JPH0125446B2 - - Google Patents
Info
- Publication number
- JPH0125446B2 JPH0125446B2 JP2723082A JP2723082A JPH0125446B2 JP H0125446 B2 JPH0125446 B2 JP H0125446B2 JP 2723082 A JP2723082 A JP 2723082A JP 2723082 A JP2723082 A JP 2723082A JP H0125446 B2 JPH0125446 B2 JP H0125446B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- variable
- capacitor
- switch
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000004965 Hartree-Fock calculation Methods 0.000 description 13
- 101100071632 Schizosaccharomyces pombe (strain 972 / ATCC 24843) hsp9 gene Proteins 0.000 description 8
- 108091007110 SCF2 complex Proteins 0.000 description 7
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
本発明は演算増幅器、キヤパシタおよびスイツ
チで構成されるスイツチトキヤパシタフイルタ
(以下、SCFという)に関し、特にカツトオフ周
波数(c)を可変するように可変スイツチトキヤ
パシタフイルタに関するものである。
チで構成されるスイツチトキヤパシタフイルタ
(以下、SCFという)に関し、特にカツトオフ周
波数(c)を可変するように可変スイツチトキヤ
パシタフイルタに関するものである。
SCFは、モノリシツクIC化が可能であること
から、集積化フイルタの実段手段として重要にな
つてきた。一方、フイルタに要求される特性にお
いて、c可変などの可変特性がある。例えば、音
声分析などにおいては、レベル検出のための低域
通過フイルタ(LPF)におけるcをチヤネルに対
して可変することが望ましい。
から、集積化フイルタの実段手段として重要にな
つてきた。一方、フイルタに要求される特性にお
いて、c可変などの可変特性がある。例えば、音
声分析などにおいては、レベル検出のための低域
通過フイルタ(LPF)におけるcをチヤネルに対
して可変することが望ましい。
このような可変SCFの構成として、従来は容量
値のみを可変する方法が用いられてきた。
値のみを可変する方法が用いられてきた。
このような方法においては、cの変化幅が大き
い場合、すなわち狭帯域LPFから広帯域LPFま
での実現が要求される場合は、SCF内部における
容量比のバラツキが大きくなる。SCFにおけるキ
ヤパシタは単位容量を組み合わせて構成されるの
で、容量値の最小値と最大値との比が大きい場合
は、最小容量において精度を確保するために、全
体としての単位容量の数が多くなり、従つてIC
のチツプサイズが大きくなるという問題がある。
い場合、すなわち狭帯域LPFから広帯域LPFま
での実現が要求される場合は、SCF内部における
容量比のバラツキが大きくなる。SCFにおけるキ
ヤパシタは単位容量を組み合わせて構成されるの
で、容量値の最小値と最大値との比が大きい場合
は、最小容量において精度を確保するために、全
体としての単位容量の数が多くなり、従つてIC
のチツプサイズが大きくなるという問題がある。
本発明は前記問題点を解消するもので、可変
SCFにおいて単位容量の数を低減し、集積回路と
してのチツプサイズを低減し得る回路構成を提供
するものである。
SCFにおいて単位容量の数を低減し、集積回路と
してのチツプサイズを低減し得る回路構成を提供
するものである。
本発明は並列接続されたキヤパシタと、各キヤ
パシタを含む各並列回路を開閉してフイルタに接
続すべきキヤパシタを選択するスイツチと、選択
されたキヤパシタの充放電を行う演算増幅器とに
よつて構成され、全容量値の制御によりカツトオ
フ周波数を可変にする可変スイツチトキヤパシタ
フイルタにおいて、 クロツク周波数Sで動作し、高い領域のカツト
オフ周波数を実現する複数のキヤパシタを具備し
た伝達関数がH1(Z)の第1可変スイツチトキヤ
パシタフイルタと、 クロツク周波数S/M(M整数)で動作し、低
い領域のカツトオフ周波数を実現する複数のキヤ
パシタを具備した伝達関数H2(ZM)の第2可変ス
イツチトキヤパシタフイルタとを有し、 両フイルタを縦続接続し、各々のフイルタにカ
ツトオフ周波数信号入力端子を共通に接続し、 さらに第2可変スイツチトキヤパシタフイルタ
を迂回して短絡回路を形成するスイツチを該第2
可変スイツチトキヤパシタフイルタと並列に設け
たものである。
パシタを含む各並列回路を開閉してフイルタに接
続すべきキヤパシタを選択するスイツチと、選択
されたキヤパシタの充放電を行う演算増幅器とに
よつて構成され、全容量値の制御によりカツトオ
フ周波数を可変にする可変スイツチトキヤパシタ
フイルタにおいて、 クロツク周波数Sで動作し、高い領域のカツト
オフ周波数を実現する複数のキヤパシタを具備し
た伝達関数がH1(Z)の第1可変スイツチトキヤ
パシタフイルタと、 クロツク周波数S/M(M整数)で動作し、低
い領域のカツトオフ周波数を実現する複数のキヤ
パシタを具備した伝達関数H2(ZM)の第2可変ス
イツチトキヤパシタフイルタとを有し、 両フイルタを縦続接続し、各々のフイルタにカ
ツトオフ周波数信号入力端子を共通に接続し、 さらに第2可変スイツチトキヤパシタフイルタ
を迂回して短絡回路を形成するスイツチを該第2
可変スイツチトキヤパシタフイルタと並列に設け
たものである。
以下に本発明の実施例を図によつて説明する。
第3図aに可変スイツチトキヤパシタフイルタ回
路の具体例を示す。図に示すように回路は、入出
力端子間に前後2段に備えたスイツチ11及びキ
ヤパシタを含む並列回路12と、並列回路12の
スイツチ11の構成によつて選択的に接続された
キヤパシタの充放電を行う演算増幅器3とからな
るものである。φ1,φ2は各スイツチ11の開閉
を制御するクロツク信号で、同図bに示すように
φ1,φ2が高レベルのときに各スイツチがオンし、
低レベルのときにスイツチをオフする。第3図a
では各スイツチ11は、これを動作させるクロツ
ク信号φ1、又はφ2にて表示している。φ10〜φ13は
各キヤパシタC10〜C13を含む前段の各並列回路の
各スイツチを開閉して各キヤパシタC10〜C13の並
列の組合せによるキヤパシタ値を任意に選定する
クロツク信号、φ00〜φ03は各キヤパシタC00〜C03
を含む後段の各並列回路の各スイツチを開閉して
各キヤパシタC00〜C03の並列組合せによるキヤパ
シタ値を任意に選定するクロツク信号である。し
たがつて、各クロツク信号φ10〜φ13およびφ00〜
φ03を印加し、スイツチの開閉を制御することに
よつてキヤパシタの値を変化させることができ
る。これはプログラマブルスイツチトキヤパシタ
として周知である(参考文献:IEEE
TRANSACTIONS ON CIRCUITS AND
SYSTEMS,VOL.CAS―28,No.6,JUNE
1981 P576〜P583)。これによつて伝達特性を可
変とすることができる。なお、φ1,φ2の1周期
の逆数をクロツク周波数という。
第3図aに可変スイツチトキヤパシタフイルタ回
路の具体例を示す。図に示すように回路は、入出
力端子間に前後2段に備えたスイツチ11及びキ
ヤパシタを含む並列回路12と、並列回路12の
スイツチ11の構成によつて選択的に接続された
キヤパシタの充放電を行う演算増幅器3とからな
るものである。φ1,φ2は各スイツチ11の開閉
を制御するクロツク信号で、同図bに示すように
φ1,φ2が高レベルのときに各スイツチがオンし、
低レベルのときにスイツチをオフする。第3図a
では各スイツチ11は、これを動作させるクロツ
ク信号φ1、又はφ2にて表示している。φ10〜φ13は
各キヤパシタC10〜C13を含む前段の各並列回路の
各スイツチを開閉して各キヤパシタC10〜C13の並
列の組合せによるキヤパシタ値を任意に選定する
クロツク信号、φ00〜φ03は各キヤパシタC00〜C03
を含む後段の各並列回路の各スイツチを開閉して
各キヤパシタC00〜C03の並列組合せによるキヤパ
シタ値を任意に選定するクロツク信号である。し
たがつて、各クロツク信号φ10〜φ13およびφ00〜
φ03を印加し、スイツチの開閉を制御することに
よつてキヤパシタの値を変化させることができ
る。これはプログラマブルスイツチトキヤパシタ
として周知である(参考文献:IEEE
TRANSACTIONS ON CIRCUITS AND
SYSTEMS,VOL.CAS―28,No.6,JUNE
1981 P576〜P583)。これによつて伝達特性を可
変とすることができる。なお、φ1,φ2の1周期
の逆数をクロツク周波数という。
以下に本発明の実施例を詳細に説明する。
可変LPFのcを次の6種類とする。
c1<c2<c3<c4<c5<c6 (1)
さらに、次の関係式が成り立つものとする。
ci=Mc(i-3),i=4,5,6 (2)
フイルタ特性の例を第1図に示す。この例では
M=8である。このような可変SCFを本発明によ
り構成した例を第2図に示す。ここで、 Z=j2π/s e ,S=標本化周波数 (3) 第2図において、1は伝達関数がH1(Z)の可
変SCF、2は伝達関数がH2(ZM)の可変SCFであ
つて、可変SCF1はSの標本化周波数(クロツク
周波数)で、可変SCF2はS/M(M:正整数)
の標本化周波数(クロツク周波数)で動作する
LPFである。X(Z)、Y(ZM)は各々標本化周波
数がS,S/Mの信号である。3はスイツチであ
る。4はカツトオフ周波数制御信号、5は可変
SCF1のクロツク周波数、6は可変SCF2のクロ
ツク周波数を示す。可変SCF1はカツトオフ周波
数:c4,c5,c6を実現する。可変SCF2は、可
変SCF1と同じ容量値を用いて、カツトオフ周波
数:c1,c2,c3を実現する。これは、可変SCF
2の標本化周波数が、可変SCF1のそれより1/
Mになつているためである。第2図全体の回路に
おいて、ci(i=1,2,3)を実現する場合は、
可変SCF1のカツトオフ周波数をc6に固定し、
可変SCF2のカツトオフ周波数を可変する。次
に、ci(i=4,5,6)を実現する場合は、ス
イツチ3をONして可変SCF2を迂回し、可変
SCF1のみを用いる。可変SCF1の役割は可変
SCF2において標本化周波数を1/Mにするため
の帯域制限である。
M=8である。このような可変SCFを本発明によ
り構成した例を第2図に示す。ここで、 Z=j2π/s e ,S=標本化周波数 (3) 第2図において、1は伝達関数がH1(Z)の可
変SCF、2は伝達関数がH2(ZM)の可変SCFであ
つて、可変SCF1はSの標本化周波数(クロツク
周波数)で、可変SCF2はS/M(M:正整数)
の標本化周波数(クロツク周波数)で動作する
LPFである。X(Z)、Y(ZM)は各々標本化周波
数がS,S/Mの信号である。3はスイツチであ
る。4はカツトオフ周波数制御信号、5は可変
SCF1のクロツク周波数、6は可変SCF2のクロ
ツク周波数を示す。可変SCF1はカツトオフ周波
数:c4,c5,c6を実現する。可変SCF2は、可
変SCF1と同じ容量値を用いて、カツトオフ周波
数:c1,c2,c3を実現する。これは、可変SCF
2の標本化周波数が、可変SCF1のそれより1/
Mになつているためである。第2図全体の回路に
おいて、ci(i=1,2,3)を実現する場合は、
可変SCF1のカツトオフ周波数をc6に固定し、
可変SCF2のカツトオフ周波数を可変する。次
に、ci(i=4,5,6)を実現する場合は、ス
イツチ3をONして可変SCF2を迂回し、可変
SCF1のみを用いる。可変SCF1の役割は可変
SCF2において標本化周波数を1/Mにするため
の帯域制限である。
以上のように、本発明によれば、実現すべきカ
ツトオフ周波数はci/S(i=4,5,6)の3
種類であり、その最大値と最小値の比は、全ての
ci/S(i=1〜6)を実現する場合に比べて十
分小さくできる。SCFにおける容量値のバラツキ
はカツトオフ周波数に比例しているため、本発明
においては容量値のバラツキを低減することがで
き、特に本発明によるときには、例えば音声認識
用のスペクトル分析器ではレベル検出のためのロ
ーパスフイルタのカツトオフ周波数を最小カツト
オフ周波数のc0の倍々と変化させる場合がある。
これを式で表わすと、 c1=21-1 c0 (4) となる。このような場合にも本発明は有効に適用
できる。
ツトオフ周波数はci/S(i=4,5,6)の3
種類であり、その最大値と最小値の比は、全ての
ci/S(i=1〜6)を実現する場合に比べて十
分小さくできる。SCFにおける容量値のバラツキ
はカツトオフ周波数に比例しているため、本発明
においては容量値のバラツキを低減することがで
き、特に本発明によるときには、例えば音声認識
用のスペクトル分析器ではレベル検出のためのロ
ーパスフイルタのカツトオフ周波数を最小カツト
オフ周波数のc0の倍々と変化させる場合がある。
これを式で表わすと、 c1=21-1 c0 (4) となる。このような場合にも本発明は有効に適用
できる。
第1図はカツトオフ周波数可変なフイルタ特性
図、第2図は本発明による可変SCFの構成図、第
3図aは可変スイツチトキヤパシタ回路の具体例
を示す図、bはクロツク信号によるスイツチオ
ン、オフのタイミングを示す図である。 1…可変スイツチトキヤパシタフイルタ、2…
可変スイツチトキヤパシタフイルタ、3…スイツ
チ。
図、第2図は本発明による可変SCFの構成図、第
3図aは可変スイツチトキヤパシタ回路の具体例
を示す図、bはクロツク信号によるスイツチオ
ン、オフのタイミングを示す図である。 1…可変スイツチトキヤパシタフイルタ、2…
可変スイツチトキヤパシタフイルタ、3…スイツ
チ。
Claims (1)
- 【特許請求の範囲】 1 並列接続されたキヤパシタと、各キヤパシタ
を含む各並列回路を開閉してフイルタに接続すべ
きキヤパシタを選択するスイツチと、選択された
キヤパシタの充放電を行う演算増幅器とによつて
構成され、全容量値の制御によりカツトオフ周波
数を可変にする可変スイツチトキヤパシタフイル
タにおいて、 クロツク周波数Sで動作し、高い領域のカツト
オフ周波数を実現する複数のキヤパシタを具備し
た伝達関数がH1(Z)の第1可変スイツチトキヤ
パシタフイルタと、 クロツク周波数S/M(M整数)で動作し、低
い領域のカツトオフ周波数を実現する複数のキヤ
パシタを具備した伝達関数H2(ZM)の第2可変ス
イツチトキヤパシタフイルタとを有し、 両フイルタを縦続接続し、各々のフイルタにカ
ツトオフ周波数信号入力端子を共通に接続し、 さらに第2可変スイツチトキヤパシタフイルタ
を迂回して短絡回路を形成するスイツチを該第2
可変スイツチトキヤパシタフイルタと並列に設け
たことを特徴とする可変スイツチトキヤパシタフ
イルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2723082A JPS58145218A (ja) | 1982-02-22 | 1982-02-22 | 可変スイツチトキヤパシタフイルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2723082A JPS58145218A (ja) | 1982-02-22 | 1982-02-22 | 可変スイツチトキヤパシタフイルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS58145218A JPS58145218A (ja) | 1983-08-30 |
JPH0125446B2 true JPH0125446B2 (ja) | 1989-05-17 |
Family
ID=12215271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2723082A Granted JPS58145218A (ja) | 1982-02-22 | 1982-02-22 | 可変スイツチトキヤパシタフイルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58145218A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61121611A (ja) * | 1984-11-19 | 1986-06-09 | Hitachi Ltd | スイツチト・キヤパシタ・フイルタの駆動方法 |
-
1982
- 1982-02-22 JP JP2723082A patent/JPS58145218A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS58145218A (ja) | 1983-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4894620A (en) | Switched-capacitor circuit with large time constant | |
CA1129509A (en) | Switched capacitor elliptic filter | |
US4716388A (en) | Multiple output allpass switched capacitor filters | |
JP2819876B2 (ja) | 周波数シンセサイザ | |
JPS6276310A (ja) | 低域通過フィルタ | |
Nossek et al. | Switched-capacitor filter design using bilinear element modeling | |
EP0340439A2 (en) | Switched capacitor amplifier circuit | |
CA1159910A (en) | Switched-capacitor cosine filter | |
CN114285398A (zh) | 一种电容充电型触摸按键检测电路及检测方法 | |
JPH0125446B2 (ja) | ||
JPH0758883B2 (ja) | 第二種フイルタ回路 | |
US4600904A (en) | Broken loop switched capacitor high pass filter | |
Hsu et al. | An improved circuit for pseudo-N-path switched-capacitor filters | |
JPS58124317A (ja) | 一次ハイパスフイルタ | |
Pereira et al. | Optimum design and implementation of IIR SC filters using small-order FIR cells | |
JPS63299406A (ja) | スイッチト・キャパシタ・フィルタ | |
Bruton et al. | Time-multiplexed active filters | |
US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
JPS62149000A (ja) | 音声分析装置 | |
US4755779A (en) | Synchronous filter with switched capacitances | |
Herbst et al. | VIS-SC-filters with reduced influences of parasitic capacitances | |
JPH0671194B2 (ja) | スイツチド・キヤパシタ・フイルタ | |
Palmisano et al. | Performance comparisons of pseudo-N-path SC cells in filters with real operational amplifiers | |
JPS61154213A (ja) | 逆相一次ハイパスフイルタ回路 | |
JPH08125495A (ja) | アナログ入力選択回路 |