JPH01238039A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01238039A JPH01238039A JP63063115A JP6311588A JPH01238039A JP H01238039 A JPH01238039 A JP H01238039A JP 63063115 A JP63063115 A JP 63063115A JP 6311588 A JP6311588 A JP 6311588A JP H01238039 A JPH01238039 A JP H01238039A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- resist
- mask
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
屈曲点のある領域に重なって存在する段差部に金属層を
形成するためになすフォトリソグラフィー法の改良に関
し、 フォトリソグラフィー法の精度を向上するよう改良した
半導体装置の製造方法を提供することを目的とし、 下段側から見た内角が１８０°より小さい角部を有する
段差に、金属層を形成するフォトリソグラフィー法を有
する半導体装置の製造方法において、前記１８０°より
小さい内角ををする角部には、なだらかな凸部を形成す
るように構成する。
形成するためになすフォトリソグラフィー法の改良に関
し、 フォトリソグラフィー法の精度を向上するよう改良した
半導体装置の製造方法を提供することを目的とし、 下段側から見た内角が１８０°より小さい角部を有する
段差に、金属層を形成するフォトリソグラフィー法を有
する半導体装置の製造方法において、前記１８０°より
小さい内角ををする角部には、なだらかな凸部を形成す
るように構成する。
〔産業上の利用分野］
屈曲点のある領域に重なって存在する段差部に金属層を
形成するためになすフォトリソグラフィー法の精度を向
上する改良に関する。
形成するためになすフォトリソグラフィー法の精度を向
上する改良に関する。
第３ａ図、第３ｂ図参照
第３ｂ図は第３ａ図のＣ−Ｃ断面図である。
図に示すごとく、シリコンＩＩＩ上に二酸化シリコン層
２が形成され、その上に表面が絶縁された多結晶シリコ
ン配線３が９０°屈曲して形成され、二酸化シリコン層
２との間に段差が形成されている場合を例として説明す
る。
２が形成され、その上に表面が絶縁された多結晶シリコ
ン配線３が９０°屈曲して形成され、二酸化シリコン層
２との間に段差が形成されている場合を例として説明す
る。
本発明は、上記の多結晶シリコン配線３が形成された二
酸化シリコンＩ’１２上の全面にアルミニウム等の金属
層４を形成し、その上にレジスト膜５を形成し、マスク
６を使用して露光し、現像して未露光のレジストを残留
し、これをマスクとしてアルミニウム等の金属層４をパ
ターニングするフォトリソグラフィー法の精度向上に関
するものである。
酸化シリコンＩ’１２上の全面にアルミニウム等の金属
層４を形成し、その上にレジスト膜５を形成し、マスク
６を使用して露光し、現像して未露光のレジストを残留
し、これをマスクとしてアルミニウム等の金属層４をパ
ターニングするフォトリソグラフィー法の精度向上に関
するものである。
従来技術においては、９０°の内角を有する角部の段差
に形成されるアルミニウム等の金属層４の内角部には、
製造上特別の手段を講じなければ、図にＥをもって示す
ように凹部が形成される。
に形成されるアルミニウム等の金属層４の内角部には、
製造上特別の手段を講じなければ、図にＥをもって示す
ように凹部が形成される。
第３ａ図、第３ｂ図再参照
９０°の内角を有する角部の段差に形成されるアルミニ
ウム等の金属層４に凹部Ｅが形成されると、これが凹面
鏡の作用をして、図に示すように露光のために照射され
た光を反射し、この反射光が集束する領域、すなわち、
図にＦをもって示す令頁域（本来露光されてはならない
領域）のレジストを露光してしまう。
ウム等の金属層４に凹部Ｅが形成されると、これが凹面
鏡の作用をして、図に示すように露光のために照射され
た光を反射し、この反射光が集束する領域、すなわち、
図にＦをもって示す令頁域（本来露光されてはならない
領域）のレジストを露光してしまう。
第４図参照
この結果、レジストマスクは本来点線をちりで示すよう
に矩形断面を有すべきものが、実線をもって示す形状と
なる。このようなレジストマスクを使用してアルミニウ
ム等の金属層４をパターニングしても、正確なパターニ
ングがなされない欠点がある。
に矩形断面を有すべきものが、実線をもって示す形状と
なる。このようなレジストマスクを使用してアルミニウ
ム等の金属層４をパターニングしても、正確なパターニ
ングがなされない欠点がある。
本発明の目的は、この欠点を解消することにあり、屈曲
点のある段差部に金属層を形成するときのフォトリソグ
ラフィー法の精度を向上するよう改良した半導体装置の
製造方法を堤供することにある。
点のある段差部に金属層を形成するときのフォトリソグ
ラフィー法の精度を向上するよう改良した半導体装置の
製造方法を堤供することにある。
上記の目的は、下段側から見た内角が１８０°より小さ
い角部を有する段差に、金属層を形成するフォトリソグ
ラフィー法を有する半導体装置の製造方法において、前
記１８０°より小さい内角を有する角部に、なだらかな
凸部を形成することによって達成される。
い角部を有する段差に、金属層を形成するフォトリソグ
ラフィー法を有する半導体装置の製造方法において、前
記１８０°より小さい内角を有する角部に、なだらかな
凸部を形成することによって達成される。
下段側から見た内角が１８０°より小さい角部を有する
段差に金属層を形成するとき、特別の手段を講じなけれ
ば、通常この段差の角部の金属層には凹部が形成される
。金属層上にレジスト膜を形成し、マスクを使用して露
光するとき、露光光がこの凹部の凹面鏡作用によって反
射して集束し、本来露光されてはならない領域のレジス
トを露光してしまうため、正しいレジストマスクが形成
されず、金属層のパターニング精度が低下する。
段差に金属層を形成するとき、特別の手段を講じなけれ
ば、通常この段差の角部の金属層には凹部が形成される
。金属層上にレジスト膜を形成し、マスクを使用して露
光するとき、露光光がこの凹部の凹面鏡作用によって反
射して集束し、本来露光されてはならない領域のレジス
トを露光してしまうため、正しいレジストマスクが形成
されず、金属層のパターニング精度が低下する。
これに対し、本発明のように、段差の角部の金属層に凸
部を形成すれば、露光光がこの凸部の凸面鏡作用によっ
て発散反射するので、不所望の領域のレジストが露光さ
れることがなく正しいレジストマスクが形成され、金属
層のパターニング精度が向上する。
部を形成すれば、露光光がこの凸部の凸面鏡作用によっ
て発散反射するので、不所望の領域のレジストが露光さ
れることがなく正しいレジストマスクが形成され、金属
層のパターニング精度が向上する。
以下、図面を参照しつ一２本発明の一実施例に係る半導
体装置の製造方法について説明する。
体装置の製造方法について説明する。
第２ａ図、第２ｂ図参照
第２ｂ図は第２ａ図のＢ−Ｂ断面図である。
例えばシリコン層ｌ上に二酸化シリコン層２が形成され
、この上に、例えば表面が絶縁膜で覆われた多結晶シリ
コン配線３が９０°屈曲して形成されており、この段差
上にアルミニウム等の金属層を形成し、パターニングす
る場合について説明する。
、この上に、例えば表面が絶縁膜で覆われた多結晶シリ
コン配線３が９０°屈曲して形成されており、この段差
上にアルミニウム等の金属層を形成し、パターニングす
る場合について説明する。
９０°の内角を有する多結晶シリコン配線３の内角部に
、図に示すように凸部りを形成する。
、図に示すように凸部りを形成する。
第１ａ図、第１ｂ図参照
第１ｂ図は第１ａ図のＡ−Ａ断面図である。
全面にアルミニウム等の金属層４を形成する。
このとき、９０″の内角を有する多結晶シリコン配線３
の内角部上に形成されるアルミニウム等の金属層４にも
、同様に凸部が形成される。
の内角部上に形成されるアルミニウム等の金属層４にも
、同様に凸部が形成される。
レジスト膜５を形成し、マスク６を使用して露光し、未
露光領域のレジストを残留し、これをマスクとしてアル
ミニウム等の金属層４をパターニングする工程において
、露光用の光が照射されたとき、９０°の内角を有する
角部に形成されたアルミニウム等の金属Ｎ４に形成され
た凸部が凸面鏡の作用をして露光光を発散反射する。こ
の結果、周辺のレジストが光反応する程度まで反射光に
よって露光されることがなく、所望の形状のレジストマ
スクが形成され、アルミニウム等の金属層４のパターニ
ング精度が向上する。
露光領域のレジストを残留し、これをマスクとしてアル
ミニウム等の金属層４をパターニングする工程において
、露光用の光が照射されたとき、９０°の内角を有する
角部に形成されたアルミニウム等の金属Ｎ４に形成され
た凸部が凸面鏡の作用をして露光光を発散反射する。こ
の結果、周辺のレジストが光反応する程度まで反射光に
よって露光されることがなく、所望の形状のレジストマ
スクが形成され、アルミニウム等の金属層４のパターニ
ング精度が向上する。
〔発明の効果］
以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、下段側から見た内角が１８０°より小さ
い角部を有する領域に重なって存在する段差に金ａｍを
形成するとき、その内角部に凸部が形成されるので、こ
れが凸面鏡の作用をして、レジスト露光用に照射された
光の金属層での反射光が発散して集束せず、そのため反
射光によってレジストが露光されることがなく、良好な
レジストマスクが形成され、アルミニウム等金属層のバ
ターニング精度が向上する。
法においては、下段側から見た内角が１８０°より小さ
い角部を有する領域に重なって存在する段差に金ａｍを
形成するとき、その内角部に凸部が形成されるので、こ
れが凸面鏡の作用をして、レジスト露光用に照射された
光の金属層での反射光が発散して集束せず、そのため反
射光によってレジストが露光されることがなく、良好な
レジストマスクが形成され、アルミニウム等金属層のバ
ターニング精度が向上する。
マスク形状を特殊な形状にすることによって、反射光に
よるレジストの露光があっても、所望のレジストパター
ンが形成されるようにする方法もあるが、それに比べて
本発明に係る製造方法は簡単であり、大きな経済的利益
が得られる。なお、本発明は光露光に限定されるもので
はなく、電子線露光等に対しても有効であることは云う
までもない。
よるレジストの露光があっても、所望のレジストパター
ンが形成されるようにする方法もあるが、それに比べて
本発明に係る製造方法は簡単であり、大きな経済的利益
が得られる。なお、本発明は光露光に限定されるもので
はなく、電子線露光等に対しても有効であることは云う
までもない。
第１ａ図、第１ｂ図は、本発明の一実施例に係る半導体
装置の製造方法の要旨を示す平面図と断面図である。 第２ａ図、第２ｂ図は、本発明の一実施例に係る半導体
装置の製造方法の工程説明図である。 第３ａ図、第３ｂ図は、従来技術に係る半導体装置の製
造方法の要旨を示す平面図と断面図である。 第４図は、従来技術に係る半導体装置の製造方法によっ
て形成されたレジストマスクの断面図である。 １ ・ ・ ・シリコン層、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ４・・・金属層、 ５・・・レジスト膜、 ６・・・マスク、 Ｄ・・・凸部、 Ｅ・・・凹部、 Ｆ・・・反射光による被露光領域。
装置の製造方法の要旨を示す平面図と断面図である。 第２ａ図、第２ｂ図は、本発明の一実施例に係る半導体
装置の製造方法の工程説明図である。 第３ａ図、第３ｂ図は、従来技術に係る半導体装置の製
造方法の要旨を示す平面図と断面図である。 第４図は、従来技術に係る半導体装置の製造方法によっ
て形成されたレジストマスクの断面図である。 １ ・ ・ ・シリコン層、 ２・・・二酸化シリコン層、 ３・・・多結晶シリコン層、 ４・・・金属層、 ５・・・レジスト膜、 ６・・・マスク、 Ｄ・・・凸部、 Ｅ・・・凹部、 Ｆ・・・反射光による被露光領域。
Claims (1)
- 【特許請求の範囲】 下段側から見た内角が１８０゜より小さい角部を有す
る段差に、金属層を形成するフォトリソグラフィー法を
有する半導体装置の製造方法において、前記１８０゜よ
り小さい内角を有する角部には、なだらかな凸部を形成
してなす ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063115A JPH01238039A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063115A JPH01238039A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238039A true JPH01238039A (ja) | 1989-09-22 |
Family
ID=13219965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063115A Pending JPH01238039A (ja) | 1988-03-18 | 1988-03-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238039A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009566A (ja) * | 2009-06-26 | 2011-01-13 | Oki Semiconductor Co Ltd | 半導体装置 |
| CN107278014A (zh) * | 2016-03-30 | 2017-10-20 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
-
1988
- 1988-03-18 JP JP63063115A patent/JPH01238039A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009566A (ja) * | 2009-06-26 | 2011-01-13 | Oki Semiconductor Co Ltd | 半導体装置 |
| CN107278014A (zh) * | 2016-03-30 | 2017-10-20 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| CN107278014B (zh) * | 2016-03-30 | 2021-04-06 | 日东电工株式会社 | 配线电路基板及其制造方法 |
| US10687427B2 (en) | 2016-04-07 | 2020-06-16 | Nitto Denko Corporation | Wired circuit board including a conductive pattern having a wire and a dummy portion |
| US11026334B2 (en) | 2016-04-07 | 2021-06-01 | Nitto Denko Corporation | Wired circuit board and producing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| JPH01238039A (ja) | 半導体装置の製造方法 | |
| JPH0219970B2 (ja) | ||
| JP2796068B2 (ja) | 感光膜パターンの形成方法 | |
| JPH04115517A (ja) | 位置合せマーク形成方法 | |
| US20030022112A1 (en) | Structuring method | |
| JPH1041302A (ja) | 半導体装置およびその製造方法 | |
| JP3395102B2 (ja) | 電子線描画用ステンシルマスク | |
| JPH04239116A (ja) | 半導体装置の製造方法 | |
| US20240258178A1 (en) | Method of detecting overlay of patterns and method of forming patterns using the same | |
| JP2979731B2 (ja) | 半導体装置 | |
| US5759723A (en) | Light exposure mask for semiconductor devices and method for forming the same | |
| JPS58219738A (ja) | 半導体装置の製造方法 | |
| JPH10144746A (ja) | 重ね合わせ精度測定用パターン | |
| JPH10198048A (ja) | パターン形成方法 | |
| JPH04199514A (ja) | 半導体集積回路装置の製造方法 | |
| JP2773704B2 (ja) | 露光マスク | |
| JPH01120019A (ja) | 半導体装置のパターン形成方法 | |
| JP2585607B2 (ja) | 半導体ウエハ | |
| JPS60249347A (ja) | セミカスタムｉｃの製造方法 | |
| JPH0644550B2 (ja) | 半導体装置の製造方法 | |
| JP2701616B2 (ja) | 半導体装置の製造方法 | |
| JP3157647B2 (ja) | 半導体装置の製造方法 | |
| JPS6279619A (ja) | ウエハアライメントマ−ク及びその形成方法 | |
| JPH04100207A (ja) | 電子ビーム露光用位置合わせマーク形成法 |