Nothing Special   »   [go: up one dir, main page]

JPH01114044A - Manufacture of semiconductor substrate - Google Patents

Manufacture of semiconductor substrate

Info

Publication number
JPH01114044A
JPH01114044A JP62272114A JP27211487A JPH01114044A JP H01114044 A JPH01114044 A JP H01114044A JP 62272114 A JP62272114 A JP 62272114A JP 27211487 A JP27211487 A JP 27211487A JP H01114044 A JPH01114044 A JP H01114044A
Authority
JP
Japan
Prior art keywords
wafer
ingot
wafers
semiconductor substrate
slicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62272114A
Other languages
Japanese (ja)
Other versions
JPH06105702B2 (en
Inventor
Shinzaburo Iwabuchi
岩渕 真三郎
Hidekatsu Ito
伊藤 秀克
Kenji Azetsubo
畦坪 憲二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP62272114A priority Critical patent/JPH06105702B2/en
Priority to US07/263,202 priority patent/US5024867A/en
Priority to KR1019880014097A priority patent/KR920009717B1/en
Publication of JPH01114044A publication Critical patent/JPH01114044A/en
Priority to US07/600,584 priority patent/US5073517A/en
Publication of JPH06105702B2 publication Critical patent/JPH06105702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To reduce material loss and to decrease a cost by dividing by slicing a substrate formed with diffused regions on both side faces in its thicknesswise direction, and providing two pairs. CONSTITUTION:A starting wafer 10 having 1200mum of thickness is prepared, and diffused region 11 are formed on both side faces. Then, the wafers 10 which has finished diffusing steps are superposed with the orientation flat parts as reference of aligning them, adhered with paraffin, thereby forming an ingot 12. Reinforcing dummy wafers 13 are adhered to both side faces of the ingot 12. They are adjusted at positions by position detecting sensors 16 adhered onto a slice carbon base 14, and sequentially sliced at a predetermined feeding pitch P by a diamond blade. Then, the paraffin is removed, the wafers are exfoliated, the sliced faces are polished, and mirror-polished. Thus, material loss can be reduced, and its cost is decreased.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は電力用半導体装置等で使用される半導体基板
の製造方法に係り、特に一方面側に低抵抗の拡散領域が
形成された半導体基板の製造方法に関する。
[Detailed Description of the Invention] [Object of the Invention] (Industrial Application Field) The present invention relates to a method for manufacturing a semiconductor substrate used in power semiconductor devices, etc. The present invention relates to a method of manufacturing the formed semiconductor substrate.

(従来の技術) 電力用半導体装置等で使用される半導体基板(以下、ウ
ェハと称する)では一方面側に低抵抗の拡散領域が形成
されており、他方面側に拡散等を行なって素子を形成し
た後に一方面側の拡散領域上に金属層を形成することに
よって電極を取り出すようにしている。このような用途
で使用されルウエバ(以下、OS L (One  S
 ide Lapped )ウェハと称する)は、従来
、出発ウェハがラップ仕上げされた厚さ600μm前後
のものから製造されている。このOSLウェハは、結晶
棒(インゴット)よりスライス、ラップ等の工程を経て
製造されるので、600μmの厚みのウェハを製造する
ためにはほぼその2倍の1200μmの厚みの材料が必
要となる。
(Prior Art) A semiconductor substrate (hereinafter referred to as a wafer) used in power semiconductor devices, etc. has a low-resistance diffusion region formed on one side, and the elements are diffused on the other side. After the formation, a metal layer is formed on the diffusion region on one side so that the electrode can be taken out. One S L is used for such purposes.
IDE Lapped wafers) are conventionally manufactured from starting wafers that are lapped to a thickness of around 600 μm. Since this OSL wafer is manufactured from a crystal rod (ingot) through processes such as slicing and lapping, in order to manufacture a wafer with a thickness of 600 μm, a material with a thickness of 1200 μm, which is approximately twice that thickness, is required.

第6図(a)ないしくd)(≠従来方法による各工程を
順次示す断面図である。まず、厚みが600μmのウェ
ハ30を用意する(第6図(a))。このウェハ30は
インゴットの状態からスライスされ、さらにラップ仕上
げされることによって所望の厚さに形成されている。こ
のときのスライス代は350μm程度であり、ラップ代
は200μm程度である。従って、出発ウエノ\の材料
ロスは550μmとなる。次にウェハ30の両面に拡散
領域31を形成しく第6図(b)) 、続いて片側をグ
ラインダーによって研磨し、さらにラッピングによる研
磨等を行なって一方の拡散領域を除去した後(第6図(
c)) 、除去面をミラーポリッシュを行なって鏡面ウ
ェハとすることによって構成する(第6図(d))。な
お、グラインディング、ラッピング及びミラーポリッシ
ュによる全体の材料ロスは300μm程度である。
FIGS. 6(a) to d) (≠ Cross-sectional views sequentially showing each process according to a conventional method. First, a wafer 30 with a thickness of 600 μm is prepared (FIG. 6(a)). This wafer 30 is an ingot. The wafer is sliced from the state of is 550 μm.Next, diffusion regions 31 were formed on both sides of the wafer 30 (FIG. 6(b)), and then one side was polished with a grinder, and the other diffusion region was removed by polishing by lapping, etc. After (Figure 6 (
c)) The removed surface is mirror-polished to form a mirror-finished wafer (FIG. 6(d)). Note that the total material loss due to grinding, lapping, and mirror polishing is about 300 μm.

従来方法の場合、出発ウェハの厚さが 600μmであるのに対し、製造後のOSLウェハでは
300μmとなり、半分の材料は捨去られることになる
。このことは従来方法では避けられない。O8Lウェハ
の中に占めるコスト配分は、市販されているものでは利
益率10%、間接費15%であり、この残り75%が直
接費となる。
In the conventional method, the starting wafer has a thickness of 600 μm, whereas the manufactured OSL wafer has a thickness of 300 μm, and half of the material is discarded. This cannot be avoided with conventional methods. Regarding the cost allocation for O8L wafers, commercially available ones have a profit margin of 10% and indirect costs of 15%, with the remaining 75% being direct costs.

さらに直接費の中に占める生つェハ代は全体の56.4
%になる。従って、O8Lウェハ中の化ウェハのコスト
影響度は非常に大きく、O8Lウェハのコストダウンの
大きな壁になっている。
Furthermore, the raw wafer costs accounted for 56.4 of the total direct costs.
%become. Therefore, the cost influence of chemical wafers in O8L wafers is very large, and is a major barrier to reducing the cost of O8L wafers.

しかし、600μmの出発ウェハを得るにはスライス、
ラップの二つの工程を経て行なわなければ完成せず、こ
れらの工程で約550μmの材料ロスが生じる。これは
直径が125mmのもので約16g以上の材料ロスとな
っている。
However, to obtain a starting wafer of 600 μm, slicing,
It cannot be completed unless two steps of lapping are performed, and these steps result in a material loss of approximately 550 μm. This has a diameter of 125 mm and results in a material loss of approximately 16 g or more.

(発明が解決しようとする問題点) このように従来では化ウェハから多(の部分を除去する
ことによって最終ウェハを仕上げているため、材料に無
駄が生じコストが高価となる欠点がある。
(Problems to be Solved by the Invention) As described above, in the conventional method, the final wafer is finished by removing large portions from the processed wafer, which has the drawback of wasting material and increasing costs.

この発明は上記のような事情を考慮してなされたもので
あり、その目的は半導体基板を安価に製造することがで
きる半導体基板の製造方法を提供することにある。
The present invention has been made in consideration of the above circumstances, and its purpose is to provide a method of manufacturing a semiconductor substrate that can manufacture a semiconductor substrate at low cost.

[発明の構成コ (問題点を解決するための手段) この発明の半導体基板の製造方法は、半導体基板の両面
に不純物を拡散して拡散領域を形成する工程と、上記基
板を厚み方向で2枚に分割する工程と、分割されたそれ
ぞれの基板の拡散領域とは反対面を研磨して鏡面化する
工程とから構成されている。
[Configuration of the Invention (Means for Solving Problems)] The method for manufacturing a semiconductor substrate of the present invention includes a step of diffusing impurities on both sides of a semiconductor substrate to form a diffusion region, and a step of diffusing the substrate in two directions in the thickness direction. The process consists of a step of dividing the substrate into pieces, and a step of polishing the surface of each divided substrate opposite to the diffusion region to a mirror finish.

(作用) この発明の方法では、両面に拡散領域を形成された基板
を厚み方向でスライスして分割し、2枚取りすることに
より、基板1枚当りの飼料ロスが従来よりも削減される
(Function) In the method of the present invention, a substrate with diffusion regions formed on both sides is sliced and divided in the thickness direction to obtain two pieces, thereby reducing feed loss per substrate compared to the conventional method.

(実施例) 以下、図面を参照してこの発明の実施例方法を説明する
。第1図(a)ないしくe)はこの発明の方法による各
工程を順次示す断面図である。
(Example) Hereinafter, an example method of the present invention will be described with reference to the drawings. FIGS. 1(a) to 1(e) are sectional views sequentially showing each step according to the method of the present invention.

まず、厚みが従来の倍である1200μmの出発ウェハ
10を用意する(第1図(a))。このウェハ10は従
来と同様、にインゴットの状態からスライスされ、さら
にラップ仕上げされることによって所望の厚さに形成さ
れている。このウェハ10は、例えば直径が125mm
±0.5mm、抵抗率が40ないし50ΩCmであり、
不純物としてN型のP(リン)が導入されており、表面
はJISの#1000ラップ仕上げであり、平行度は5
μm以下である。また、スライス代は従来と同様に35
0μm程度であり、かつラップ代は200μm程度であ
る。従って、出発ウェハの材料ロスは従来の場合と同様
に550μmとなる。
First, a starting wafer 10 having a thickness of 1200 μm, which is twice the thickness of the conventional one, is prepared (FIG. 1(a)). As in the past, this wafer 10 is sliced from an ingot and then lapped to have a desired thickness. This wafer 10 has a diameter of, for example, 125 mm.
±0.5mm, resistivity is 40 to 50ΩCm,
N-type P (phosphorus) is introduced as an impurity, the surface is JIS #1000 lapping finish, and the parallelism is 5.
It is less than μm. Also, the slice fee is 35 yen as before.
The thickness is about 0 μm, and the wrap margin is about 200 μm. Therefore, the material loss of the starting wafer is 550 μm, as in the conventional case.

次に出発ウェハ10の両面に拡散領域11を形成する(
第1図(b))。この拡散は例えば50枚の出発ウェハ
を10ツトとし、50ツト編成で行なわれる。まず、出
発ウェハをアルカリ洗浄液で前処理して表面の清浄度を
向上させた後、石英製のボート上に10ット単位で設置
する。続いて、温度1200℃の酸素雰囲気の拡散炉内
に挿入した後、POc、f3をN2ガスで蒸発させた蒸
気を酸素ガスと混合させて炉内に供給する。所定時間の
状態を維持した後、POcOsO4気の供給を停止して
ボートを炉外に取出す。次に表面に形成されたリンガラ
スをHF溶液で除去することにより、出発ウェハ10の
両面に高濃度に不純物を含む領域を堆積する、いわゆる
デポジションが終了する。
Next, diffusion regions 11 are formed on both sides of the starting wafer 10 (
Figure 1(b)). This diffusion is performed, for example, in a 50-piece formation using 50 starting wafers as 10 groups. First, the starting wafers are pretreated with an alkaline cleaning solution to improve surface cleanliness, and then placed on a quartz boat in units of 10 tons. Subsequently, after being inserted into a diffusion furnace in an oxygen atmosphere at a temperature of 1200° C., the steam obtained by evaporating POc, f3 with N2 gas is mixed with oxygen gas and supplied into the furnace. After maintaining the state for a predetermined period of time, the supply of POcOsO4 gas is stopped and the boat is taken out of the furnace. Next, by removing the phosphorus glass formed on the surface with an HF solution, so-called deposition, in which regions containing impurities at a high concentration are deposited on both sides of the starting wafer 10, is completed.

デポジション後に一部のウェハの表面不純物濃度を評価
し、10 ”/ c m3以上であることを確認する。
After deposition, the surface impurity concentration of some wafers is evaluated and confirmed to be 10"/cm3 or higher.

デポジション後のウェハは石英製のボート上に10ット
単位で密着した状態でスタックする。
After deposition, the wafers are stacked closely together in units of 10 t on a quartz boat.

この場合、50ツト単位で同時にスタックすることによ
り能率を上げる。スタックしたボートを、温度1250
℃の酸素雰囲気中の炉内に挿入し、所定時間スランビン
グを行なう。スラッピング後は、炉外にボートを出し、
表面に形成されたリンガラスを再びHF溶液で除去する
。この後、一部のウェハの拡散領域11の深さを測定し
、150μm±5μm以内にあることを確認する共に、
そのロット単位の代表値を記録しておく。
In this case, efficiency is increased by stacking 50 pieces at the same time. Stuck boat at temperature 1250
It is inserted into a furnace in an oxygen atmosphere at ℃ and subjected to slumping for a predetermined period of time. After slapping, take the boat out of the furnace,
The phosphorus glass formed on the surface is removed again with an HF solution. After this, the depth of the diffusion region 11 of some wafers is measured and confirmed that it is within 150 μm ± 5 μm,
Record the representative value for each lot.

次に拡散工程が終了したウェハlO同士を第2図の側面
図に示すように接着してインゴット12を構成する。こ
のとき接着剤として融点が70℃のパラフィンを用いる
。このとき、予め各ウェハをヒータ上で昇温しでおき、
表面にパラフィンを塗布し、その上に別のウェハを重ね
ていく方法を繰返すことにより全てのウェハを接着して
インゴット12を構成する。このとき、各ウェハに設け
られているオリエンテーリング・フラット部を位置合せ
の基準して重ね合せる。また、インゴット12の両端面
には補強用のダミー用ウェハ13を接着する。このダミ
ー用ウェハ13も直径が125mm±0.5mmであり
、厚さは例えば600μmであり、表面はJISの#1
000ラップ仕上げされている。これらのウニ11が接
着された後、100g/Cm2以上の圧力を加えて余分
なパラフィンを除外しつつ冷却する。表面の余分なパラ
フィンはトリクレンにて拭き取る。接着されたインゴッ
トはその全長を測定し、接着剤としてのパラフィンの厚
みをウニ81枚当りに換算し、記録しておく。
Next, the wafers 1O that have undergone the diffusion process are bonded together as shown in the side view of FIG. 2 to form an ingot 12. At this time, paraffin having a melting point of 70° C. is used as the adhesive. At this time, each wafer is heated in advance on a heater,
By repeating the process of applying paraffin to the surface and stacking another wafer on top of it, all the wafers are adhered to form the ingot 12. At this time, the orienteering flat portions provided on each wafer are used as alignment standards to overlap each other. Further, dummy wafers 13 for reinforcement are bonded to both end faces of the ingot 12. This dummy wafer 13 also has a diameter of 125 mm±0.5 mm, a thickness of, for example, 600 μm, and a surface of JIS #1.
Finished with 000 laps. After these sea urchins 11 are adhered, a pressure of 100 g/cm2 or more is applied to remove excess paraffin and cooled. Wipe off excess paraffin on the surface with triclean. The total length of the bonded ingot was measured, and the thickness of the paraffin used as the adhesive was calculated per 81 sea urchins and recorded.

次に上記のようなインゴット12のスライスを行なって
、第1図(C)に示すようにウェハ10を2枚のウェハ
18に分割する。このスライスは次のように行なわれる
。まず、インゴットをスライス用カーボンベース上に接
着樹脂(例えばエポキシ樹脂)を用いて接着する。ベー
ス上に接着したインゴットはM aycr  &  B
 urge社製のTS−27形式のダイヤモンドブレー
ド式スライシング装置に装着する。このとき使用するダ
イヤモンドブレードは、外形が2フインチのものであり
、刃厚が340μm、地金厚が150μmのものである
Next, the ingot 12 is sliced as described above to divide the wafer 10 into two wafers 18 as shown in FIG. 1(C). This slicing is performed as follows. First, an ingot is bonded onto a carbon base for slicing using adhesive resin (for example, epoxy resin). The ingot glued onto the base is Maycr & B
It is attached to a TS-27 type diamond blade type slicing device manufactured by Urge. The diamond blade used at this time has a two-inch outer diameter, a blade thickness of 340 μm, and a base metal thickness of 150 μm.

また、このブレードで切断した場合の切断代は400μ
mとなる。
Also, the cutting distance when cutting with this blade is 400μ
m.

次に第3図(a)ないしくd)の側面図を用いてこのス
ライス工程を詳細に説明する。まず、スライス用カーボ
ンベース14上に接着されたインゴット12の前方に位
置補正用のダミー用ウェハ15を接着する。このダミー
用ウェハ15は厚さが例えば3000μmである。次に
スライス用カーボンベース14上に接着されたインゴッ
ト12の全面に設置された位置補正用のダミー用ウェハ
15に位置検出用のセンサ16を対向させる(第3図(
a))。なお、17はスライシング装置のダイヤモンド
ブレードである。次に、スライス用カーボンベース14
上に接着されたインゴット12の前方に位置するダミー
用ウェハ15をダイヤモンドブレード16によってスラ
イスする(第3図(b))。次にスライスされたダミー
用ウェハ15を取除き、残っているダミー用ウェハ15
の平面と平行するようにセンサIBの位置を調整する(
第3図(C))。次に残っているダミー用ウェハ15を
取除いた後、インゴット12の端面の補強用ダミー用ウ
ェハ13の平面がセンサ16と平行するようにスライス
用カーボンベース14の位置を調整する。これにより、
ウェハの平面とダイヤモンドブレード1Bとの位置合せ
が完了する。
Next, this slicing process will be explained in detail using the side views shown in FIGS. 3(a) to 3(d). First, a dummy wafer 15 for position correction is bonded in front of the ingot 12 bonded onto the carbon base 14 for slicing. This dummy wafer 15 has a thickness of, for example, 3000 μm. Next, a sensor 16 for position detection is placed to face the dummy wafer 15 for position correction installed on the entire surface of the ingot 12 bonded on the carbon base 14 for slicing (see Fig. 3).
a)). Note that 17 is a diamond blade of the slicing device. Next, carbon base 14 for slicing
The dummy wafer 15 located in front of the ingot 12 bonded thereon is sliced by the diamond blade 16 (FIG. 3(b)). Next, remove the sliced dummy wafer 15 and remove the remaining dummy wafer 15.
Adjust the position of sensor IB so that it is parallel to the plane of (
Figure 3 (C)). Next, after removing the remaining dummy wafer 15, the position of the slicing carbon base 14 is adjusted so that the plane of the reinforcing dummy wafer 13 on the end face of the ingot 12 is parallel to the sensor 16. This results in
The alignment between the plane of the wafer and the diamond blade 1B is completed.

この後、スライシング装置における自動送り機構をオン
にする前に、手動によって(切断代/2)−400μm
/2−200μmを予め送った後、自動送り機構をオン
にして送りピッチPでスライスを順次行なう。P−T+
ωであり、TはウェハlOの1枚当りの平均厚さ、ωは
パラフィンのウェハ1枚当りの厚みである。ここでTは
1200μmであり、ωを2μmとすると、この場合の
送りピッチPは1202μmとなる。このとき、スライ
ス速度は50mm/分、ブレードの回転数は200Or
 pmであり、冷却水は市水を用いた。このようなスラ
イス工程が終了した状態を第4図の側面図に示す。前記
ウェハ10はそれぞれ2枚のウェハ18に分割されてい
る。
After this, before turning on the automatic feed mechanism in the slicing machine, manually cut the (cutting allowance/2) -400 μm.
/2-200 μm in advance, the automatic feeding mechanism is turned on and slices are sequentially performed at a feeding pitch P. P-T+
ω, T is the average thickness of each wafer lO, and ω is the thickness of paraffin per wafer. Here, if T is 1200 μm and ω is 2 μm, then the feed pitch P in this case is 1202 μm. At this time, the slicing speed was 50 mm/min, and the number of rotations of the blade was 200 Or
pm, and city water was used as the cooling water. The side view of FIG. 4 shows the state after such a slicing process is completed. Each of the wafers 10 is divided into two wafers 18.

次にそれぞれ2枚に分割されたウェハ18をスライス用
カーボンベース上から外した後、薬液により接着樹脂並
びにパラフィンを除去してウエノ\を剥離し、表面を清
浄化する。この後、各ウェハ18のスライス面を自動グ
ラインンダーにて研磨する(第1図(d))。このとき
の研磨代は最終工程で残される不純物が導入されていな
い、いわゆるイントリンシック層の仕上り厚さに応じて
決定されるが、例えばこの研磨代は180μmにされる
Next, after each of the two divided wafers 18 is removed from the carbon base for slicing, the adhesive resin and paraffin are removed using a chemical solution, the wafer is peeled off, and the surface is cleaned. Thereafter, the sliced surface of each wafer 18 is polished using an automatic grinder (FIG. 1(d)). The polishing stock at this time is determined according to the finished thickness of the so-called intrinsic layer in which impurities left in the final step are not introduced, and for example, the polishing stock is set to 180 μm.

このときの研磨装置としては例えば連山機械製の5VG
−502が使用可能であり、砥石としては粗研削では#
400のもの、仕上げ研削では#1200のものをそれ
ぞれ使用し、粗研削速度は150μm/分、仕上げ研削
速度は10μm/分でそれぞれ行なった。
For example, the polishing device used at this time is 5VG manufactured by Renzan Kikai.
-502 can be used, and the grindstone is # for rough grinding.
#400 and #1200 were used for finish grinding, and the rough grinding speed was 150 μm/min and the finish grinding speed was 10 μm/min.

この後、各ウェハ18の研出面をミラーポリシュして鏡
面化する。この工程はポリシュ用プレート上にワックス
を用いて各ウェハ18を接着した後に行なう。研磨剤は
5i02を材料とするコロダイルシリ力を用い、ミラー
ポリシュ代は20μmである。ポリシュが終了したウェ
ハはプレートから剥がし、薬品による洗浄を行なってワ
ックス等を除去することにより、一方面に拡散領域11
を持っO3Lウェハ19が完成する(第1図(e))。
Thereafter, the polished surface of each wafer 18 is mirror polished to have a mirror surface. This step is performed after each wafer 18 is bonded onto the polishing plate using wax. As the polishing agent, a colloidal polisher made of 5i02 is used, and the mirror polishing distance is 20 μm. After polishing, the wafer is peeled off from the plate and cleaned with chemicals to remove wax, etc., and a diffusion region 11 is formed on one side.
The O3L wafer 19 is completed (FIG. 1(e)).

第5図は各工程で発生する材料ロスを、従来方法による
場合と、この発明方法による場合とで比較して示す図で
ある。前記のように、従来方法で製造されるO3Lウェ
ハのコストに占める生ウェハの比率は高く、生ウェハの
コストダウンがOSLウェハのコストダウンに直結して
いる。生ウェハの製造工程では、出発ウェハに至るまで
のスライス時に350μm1ラツプ時に200μmの合
計550μmの材料ロスが発生するが、これはウェハの
厚さに依存しない。従って、このロスは従来方法及びこ
の発明方法とも同じ値である。
FIG. 5 is a diagram showing a comparison of material loss occurring in each process between the conventional method and the method of the present invention. As mentioned above, raw wafers account for a high proportion of the cost of O3L wafers manufactured by conventional methods, and cost reductions in raw wafers are directly linked to cost reductions in OSL wafers. In the raw wafer manufacturing process, a total of 550 μm of material loss occurs, 200 μm per lap of 350 μm during slicing up to the starting wafer, but this does not depend on the thickness of the wafer. Therefore, this loss is the same value for both the conventional method and the method of this invention.

また、この発明の方法では拡散後に1枚のウェハを2枚
にスライスするために400μmのスライスロスが生じ
るが、従来方法ではこのロスは生じない。さらに従来方
法では拡散後のグラインディング及びミラーポリシュ時
のロスとして300μm必要とするが、この発明の方法
では拡散領域を研磨する必要がない分だけこのロスを削
減でき、その値は200μmである。従来方法では上記
のようなロスの合計として850μmの材料ロスが1枚
のウェハ毎に発生する。ところが、この発明の方法では
第5図中に示されているロスは2枚のウェハ毎に発生す
るため、1枚当りの材料ロスは従来方法の850μmに
対して275μmだけ少ない575μmにすることがで
きる。
Furthermore, in the method of the present invention, a slice loss of 400 μm occurs because one wafer is sliced into two after diffusion, but this loss does not occur in the conventional method. Further, while the conventional method requires a loss of 300 μm during grinding and mirror polishing after diffusion, the method of the present invention can reduce this loss to 200 μm by eliminating the need to polish the diffusion region. In the conventional method, a total of 850 μm of material loss occurs for each wafer as described above. However, in the method of this invention, the loss shown in FIG. 5 occurs every two wafers, so the material loss per wafer can be reduced to 575 μm, which is 275 μm less than the 850 μm of the conventional method. can.

この結果、材料の無駄を削減することができ、O3Lウ
ェハを安価に製造することができる。
As a result, waste of materials can be reduced and O3L wafers can be manufactured at low cost.

[発明の効果] 以上説明したようにこの発明によれば、半導体基板を安
価に製造することができる半導体基板の製造方法を提供
することができる。
[Effects of the Invention] As explained above, according to the present invention, it is possible to provide a method for manufacturing a semiconductor substrate that can manufacture a semiconductor substrate at low cost.

【図面の簡単な説明】 第1図はこの発明の方法による各工程を順次示す断面図
、第2図は上記方法の途中の工程における側面図、第3
図は上記方法の途中の工程を詳細に示す断面図、第4図
は上記方法の最終の工程における側面図、第5図は各工
程で発生する材料ロスを示す図、第6図は従来方法によ
る各工程を順次示す断面図である。 lO・・・出発ウェハ、11・・・拡散領域、12・・
・インゴット、13・・・補強用のダミー用ウェハ、1
4・・・スライス用カーボンベース、15・・・位置補
正用のダミー用ウェハ、1B・・・位置検出用のセンサ
、17・・・ダイヤモンドブレード、18. 19・・
・ウェハ。 出願人代理人  弁理士 鈴江武彦 (a) 第1V!J 第1図 第20 第4図 第5図 (a) (C) (d) 第6図 1、事件の表示 特願昭62−272114号 2、発明の名称 半導体基板の製造方法 3、補正をする者 事件との関係 特許出願人 (307)株式会社 東 芝 4、代理人 東京都千代田区霞が関3丁目7番2号 USEピル7、
補正の内容 (1)特許請求の範囲を別紙の通り訂正する。 (a 第5頁第18行に「研磨して」とある文を削除す
る。 (3)  第12頁第4行に「グラインダー」とあるを
「グラインダー」と訂正する。 2、特許請求の範囲 (1)半導体基板の両面に不純物を拡散して拡散領域を
形成する工程と、上記基板を厚み方向で2枚に分割する
工程と、分割されたそれぞれの基板の拡散領域とは反対
面11面化する工程とを具備したことを特徴とする半導
体基板の製造方法。 (211m記基板を厚み方向で2枚に分割する工程が、
拡llI[領域が形成された基板を複数枚接着したイン
ゴットの状態で行われる特許請求の範囲第1項に記載の
半導体基板の製造方法。 (3)  前記基板を厚み方向で2枚に分割する工程が
、ダイヤモンドブレードを用いたスライス法によって行
われる特許請求の範囲第1項に記載の半導体基板の製造
方法。 (4)前記インゴットの両端面に補強用のダミー用基板
を接着した状態でスライスを行うようにした特許請求の
範囲第3項に記載の半導体基板の製造方法。 (5)  前記インゴットの一方端面に、インゴットの
平面とダイヤモンドブレードの面との位置補正を行うた
めの補正用基板を11置した状!llTニスライスを行
うようにした特許請求の範囲第3項に記載゛の半導体基
板の製造方法。 出願人代理人 弁理士 鈴江武彦
[Brief Description of the Drawings] Fig. 1 is a sectional view sequentially showing each step according to the method of the present invention, Fig. 2 is a side view of an intermediate step in the above method, and Fig.
The figure is a cross-sectional view showing detailed steps in the middle of the above method, FIG. 4 is a side view of the final step of the above method, FIG. 5 is a diagram showing material loss occurring in each step, and FIG. 6 is a conventional method. FIG. lO... Starting wafer, 11... Diffusion region, 12...
・Ingot, 13... Dummy wafer for reinforcement, 1
4... Carbon base for slicing, 15... Dummy wafer for position correction, 1B... Sensor for position detection, 17... Diamond blade, 18. 19...
・Wafer. Applicant's agent Patent attorney Takehiko Suzue (a) 1st V! J Fig. 1 Fig. 20 Fig. 4 Fig. 5 (a) (C) (d) Fig. 6 Fig. 1, Indication of case Patent applicant (307) Toshiba Corporation 4, agent USE Pill 7, 3-7-2 Kasumigaseki, Chiyoda-ku, Tokyo;
Contents of amendment (1) The scope of claims is corrected as shown in the attached sheet. (a) Delete the sentence "grind" on page 5, line 18. (3) Correct "grinder" on page 12, line 4 to read "grinder." 2. Scope of Claims (1) A step of diffusing impurities on both sides of a semiconductor substrate to form a diffusion region, a step of dividing the substrate into two in the thickness direction, and a step of forming a diffusion region on each of the divided substrates on the 11th side opposite to the diffusion region. (The step of dividing the 211m board into two pieces in the thickness direction,
2. The method of manufacturing a semiconductor substrate according to claim 1, wherein the method is performed using an ingot made by bonding a plurality of substrates each having an enlarged area formed thereon. (3) The method for manufacturing a semiconductor substrate according to claim 1, wherein the step of dividing the substrate into two pieces in the thickness direction is performed by a slicing method using a diamond blade. (4) The method for manufacturing a semiconductor substrate according to claim 3, wherein slicing is performed with reinforcing dummy substrates bonded to both end faces of the ingot. (5) Eleven correction substrates are placed on one end surface of the ingot to correct the position between the plane of the ingot and the plane of the diamond blade! 3. The method of manufacturing a semiconductor substrate according to claim 3, wherein 1T slicing is performed. Applicant's agent Patent attorney Takehiko Suzue

Claims (5)

【特許請求の範囲】[Claims] (1)半導体基板の両面に不純物を拡散して拡散領域を
形成する工程と、上記基板を厚み方向で2枚に分割する
工程と、分割されたそれぞれの基板の拡散領域とは反対
面を研磨して鏡面化する工程とを具備したことを特徴と
する半導体基板の製造方法。
(1) A step of diffusing impurities on both sides of a semiconductor substrate to form a diffusion region, a step of dividing the substrate into two in the thickness direction, and polishing the opposite side of each divided substrate from the diffusion region. 1. A method for manufacturing a semiconductor substrate, comprising a step of mirror-finishing the substrate.
(2)前記基板を厚み方向で2枚に分割する工程が一拡
散領域が形成された基板を複数枚接着したインゴットの
状態で行なわれる特許請求の範囲第1項に記載の半導体
基板の製造方法。
(2) The method for manufacturing a semiconductor substrate according to claim 1, wherein the step of dividing the substrate into two in the thickness direction is carried out in the form of an ingot made by bonding a plurality of substrates each having one diffusion region formed thereon. .
(3)前記基板を厚み方向で2枚に分割する工程が、ダ
イヤモンドブレードを用いたスライス法によって行なわ
れる特許請求の範囲第1項に記載の半導体基板の製造方
法。
(3) The method for manufacturing a semiconductor substrate according to claim 1, wherein the step of dividing the substrate into two pieces in the thickness direction is performed by a slicing method using a diamond blade.
(4)前記インゴットの両端面に補強用のダミー用基板
を接着した状態でスライスを行なうようにした特許請求
の範囲第3項に記載の半導体基板の製造方法。
(4) The method for manufacturing a semiconductor substrate according to claim 3, wherein slicing is performed with reinforcing dummy substrates bonded to both end faces of the ingot.
(5)前記インゴットの一方端面に、インゴットの平面
とダイヤモンドブレードの面との位置補正を行なうため
の補正用基板を設置した状態でスライスを行なうように
した特許請求の範囲第3項に記載の半導体基板の製造方
法。
(5) The slicing is performed with a correction substrate installed on one end surface of the ingot for correcting the position between the plane of the ingot and the plane of the diamond blade. A method for manufacturing a semiconductor substrate.
JP62272114A 1987-10-28 1987-10-28 Method for manufacturing semiconductor substrate Expired - Fee Related JPH06105702B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62272114A JPH06105702B2 (en) 1987-10-28 1987-10-28 Method for manufacturing semiconductor substrate
US07/263,202 US5024867A (en) 1987-10-28 1988-10-27 Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer
KR1019880014097A KR920009717B1 (en) 1987-10-28 1988-10-28 Dopant structure diffusive method using it and manufacturing method of semiconductor
US07/600,584 US5073517A (en) 1987-10-28 1990-10-18 Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62272114A JPH06105702B2 (en) 1987-10-28 1987-10-28 Method for manufacturing semiconductor substrate

Publications (2)

Publication Number Publication Date
JPH01114044A true JPH01114044A (en) 1989-05-02
JPH06105702B2 JPH06105702B2 (en) 1994-12-21

Family

ID=17509280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62272114A Expired - Fee Related JPH06105702B2 (en) 1987-10-28 1987-10-28 Method for manufacturing semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH06105702B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0334543A (en) * 1989-06-30 1991-02-14 Naoetsu Denshi Kogyo Kk Fixation of semiconductor wafer to backplate
JPH0358807A (en) * 1989-07-27 1991-03-14 Naoetsu Denshi Kogyo Kk Manufacture of substrate for discrete element
JPH04162609A (en) * 1990-10-25 1992-06-08 Naoetsu Denshi Kogyo Kk Manufacture of substrate for discrete element use
US5240882A (en) * 1988-06-28 1993-08-31 Naoetsu Electronics Co. Process and apparatus for making discrete type substrates by re-slicing a wafer
JPH07245279A (en) * 1994-03-04 1995-09-19 Shin Etsu Handotai Co Ltd Method for manufacturing substrate for manufacturing silicon semiconductor element
EP0709878A1 (en) * 1994-10-24 1996-05-01 Naoetsu Electronics Company Method for the preparation of discrete substrate plates of semiconductor silicon wafer
JP2004158526A (en) * 2002-11-05 2004-06-03 Toshiba Ceramics Co Ltd Substrate for discrete element and its manufacturing method
US6776841B2 (en) 2001-10-30 2004-08-17 Hynix Semiconductor Inc. Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419729A (en) * 1987-07-14 1989-01-23 Kyushu Electron Metal Manufacture of semiconductor wafer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6419729A (en) * 1987-07-14 1989-01-23 Kyushu Electron Metal Manufacture of semiconductor wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5240882A (en) * 1988-06-28 1993-08-31 Naoetsu Electronics Co. Process and apparatus for making discrete type substrates by re-slicing a wafer
JPH0334543A (en) * 1989-06-30 1991-02-14 Naoetsu Denshi Kogyo Kk Fixation of semiconductor wafer to backplate
JPH0358807A (en) * 1989-07-27 1991-03-14 Naoetsu Denshi Kogyo Kk Manufacture of substrate for discrete element
JPH04162609A (en) * 1990-10-25 1992-06-08 Naoetsu Denshi Kogyo Kk Manufacture of substrate for discrete element use
JPH07245279A (en) * 1994-03-04 1995-09-19 Shin Etsu Handotai Co Ltd Method for manufacturing substrate for manufacturing silicon semiconductor element
EP0709878A1 (en) * 1994-10-24 1996-05-01 Naoetsu Electronics Company Method for the preparation of discrete substrate plates of semiconductor silicon wafer
US6776841B2 (en) 2001-10-30 2004-08-17 Hynix Semiconductor Inc. Method for fabricating a semiconductor epitaxial wafer having doped carbon and a semiconductor epitaxial wafer
JP2004158526A (en) * 2002-11-05 2004-06-03 Toshiba Ceramics Co Ltd Substrate for discrete element and its manufacturing method

Also Published As

Publication number Publication date
JPH06105702B2 (en) 1994-12-21

Similar Documents

Publication Publication Date Title
US5087307A (en) Method of manufacturing semiconductor substrate
TW390833B (en) Method of slicing semiconductor single crystal ingot
TWI353633B (en)
JP5600867B2 (en) Manufacturing method of semiconductor wafer
JP2000235941A (en) Semiconductor wafer, and manufacture thereof, and use of the same
JP3328193B2 (en) Method for manufacturing semiconductor wafer
JP2009302410A (en) Method of manufacturing semiconductor wafer
US8092278B2 (en) Reclamation method of semiconductor wafer
TWI786006B (en) Method and apparatus for manufacturing semiconductor crystal wafer
JPH01114044A (en) Manufacture of semiconductor substrate
JP7271875B2 (en) Method for manufacturing oxide single crystal substrate
KR920009717B1 (en) Dopant structure diffusive method using it and manufacturing method of semiconductor
JP2000114216A (en) Manufacture of semiconductor wafer
JPS62128520A (en) Semiconductor wafer and manufacture thereof
CN110383427B (en) Method for manufacturing wafer
JP4492293B2 (en) Manufacturing method of semiconductor substrate
EP0350531B1 (en) Dopant film and methods of diffusing impurity into and manufacturing a semiconductor wafer
JP2011071283A (en) Lamination soi wafer and method for manufacturing the same
JP2007013012A (en) Beveling method of end face of silicon wafer for solar cell
JPH11333708A (en) Device and method for lapping
JP7429080B1 (en) Semiconductor crystal wafer manufacturing equipment and manufacturing method
JPS59188921A (en) Manufacture of dielectric isolation substrate
JP2018182144A (en) Manufacturing method of multilayer film soi wafer and multilayer film soi wafer
JP2011091143A (en) Method of manufacturing silicon epitaxial wafer
JPH1131670A (en) Manufacture of semiconductor substrate

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees