JPH0993048A - 利得制御回路および可変利得電力増幅器 - Google Patents
利得制御回路および可変利得電力増幅器Info
- Publication number
- JPH0993048A JPH0993048A JP7243049A JP24304995A JPH0993048A JP H0993048 A JPH0993048 A JP H0993048A JP 7243049 A JP7243049 A JP 7243049A JP 24304995 A JP24304995 A JP 24304995A JP H0993048 A JPH0993048 A JP H0993048A
- Authority
- JP
- Japan
- Prior art keywords
- gain
- gain control
- circuit
- power amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims description 73
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 73
- 239000004065 semiconductor Substances 0.000 claims description 39
- 230000005669 field effect Effects 0.000 claims description 30
- 150000001875 compounds Chemical class 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 150000002736 metal compounds Chemical class 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 19
- 238000010586 diagram Methods 0.000 description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 11
- 239000000758 substrate Substances 0.000 description 11
- 230000010355 oscillation Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005513 bias potential Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 101150079361 fet5 gene Proteins 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 システム簡略化の要求を満たすことができる
利得制御回路、およびこの利得制御回路が利用された可
変利得高周波電力増幅器を提供しようとするものであ
る。 【解決手段】 ドレインを、入力端子１および出力端子
７をそれぞれ有し、利得が制御される高周波電力増幅回
路１００に接続し、ソースを給電端子２５に接続し、ゲ
ートを利得制御端子１６に接続するデプレッション型Ｍ
ＥＳＦＥＴ２１と、このＭＥＳＦＥＴ２１のソース〜ド
レイン間に並列に接続され、ＭＥＳＦＥＴ２１のドレイ
ンとソースとの間に正の電位を印加する高抵抗素子２２
とを具備し、利得の制御を正電位の信号で行うことを特
徴としている。
利得制御回路、およびこの利得制御回路が利用された可
変利得高周波電力増幅器を提供しようとするものであ
る。 【解決手段】 ドレインを、入力端子１および出力端子
７をそれぞれ有し、利得が制御される高周波電力増幅回
路１００に接続し、ソースを給電端子２５に接続し、ゲ
ートを利得制御端子１６に接続するデプレッション型Ｍ
ＥＳＦＥＴ２１と、このＭＥＳＦＥＴ２１のソース〜ド
レイン間に並列に接続され、ＭＥＳＦＥＴ２１のドレイ
ンとソースとの間に正の電位を印加する高抵抗素子２２
とを具備し、利得の制御を正電位の信号で行うことを特
徴としている。
Description
【０００１】
【発明の属する技術分野】この発明は、利得制御回路
と、この利得制御回路が用いられた可変利得高周波電力
増幅器に関する。
と、この利得制御回路が用いられた可変利得高周波電力
増幅器に関する。
【０００２】
【従来の技術】図７は、従来の可変利得高周波電力増幅
器の回路図である。図７に示す可変利得高周波電力増幅
器は、高周波電力増幅回路１００と、高周波電力増幅回
路１に接続された利得を可変にするための利得制御回路
２００とを含む。
器の回路図である。図７に示す可変利得高周波電力増幅
器は、高周波電力増幅回路１００と、高周波電力増幅回
路１に接続された利得を可変にするための利得制御回路
２００とを含む。
【０００３】図７に示すように、高周波電力増幅回路１
００は、入力用外部端子１に接続された入力整合回路２
と、この入力整合回路２にゲートを接続し、ソースを接
地した、第１増幅段１１０を構成するデプレッション型
ＭＥＳＦＥＴ（MEtal Semiconductor Field Efect Tran
sistor）３と、このＭＥＳＦＥＴ３のドレインにＤＣブ
ロック・コンデンサＣｃ１およびインダクタを介して結
合された段間整合回路４と、この段間整合回路４にゲー
トを接続し、ソースを接地した、第２増幅段１２０を構
成するデプレッション型ＭＥＳＦＥＴ５と、このＭＥＳ
ＦＥＴ５のドレインにＤＣブロック・コンデンサＣｃ２
を介して結合されるとともに出力用外部端子７に接続さ
れた出力整合回路６と、ＭＥＳＦＥＴ３のドレインにバ
イパス・コンデンサＣｂ１により交流接地されたノード
８を介して接続された第１の給電用外部端子１０と、Ｍ
ＥＳＦＥＴ６のドレインにバイパス・コンデンサＣｂ２
により交流接地されたノード９およびインダクタを介し
て接続された第２の給電用外部端子１１とを含んでい
る。
００は、入力用外部端子１に接続された入力整合回路２
と、この入力整合回路２にゲートを接続し、ソースを接
地した、第１増幅段１１０を構成するデプレッション型
ＭＥＳＦＥＴ（MEtal Semiconductor Field Efect Tran
sistor）３と、このＭＥＳＦＥＴ３のドレインにＤＣブ
ロック・コンデンサＣｃ１およびインダクタを介して結
合された段間整合回路４と、この段間整合回路４にゲー
トを接続し、ソースを接地した、第２増幅段１２０を構
成するデプレッション型ＭＥＳＦＥＴ５と、このＭＥＳ
ＦＥＴ５のドレインにＤＣブロック・コンデンサＣｃ２
を介して結合されるとともに出力用外部端子７に接続さ
れた出力整合回路６と、ＭＥＳＦＥＴ３のドレインにバ
イパス・コンデンサＣｂ１により交流接地されたノード
８を介して接続された第１の給電用外部端子１０と、Ｍ
ＥＳＦＥＴ６のドレインにバイパス・コンデンサＣｂ２
により交流接地されたノード９およびインダクタを介し
て接続された第２の給電用外部端子１１とを含んでい
る。
【０００４】また、利得制御回路２００は、ＤＣブロッ
ク・コンデンサＣｃ１と段間整合回路４とのノード１２
にドレインを接続し、ソースを接地した利得制御段２１
０を構成するデプレッション型ＭＥＳＦＥＴ１４と、Ｍ
ＥＳＦＥＴ１４のゲートにバイパス・コンデンサＣｂ３
により交流接地されたノード１５を介して接続された利
得制御用外部端子１６とを含んでいる。
ク・コンデンサＣｃ１と段間整合回路４とのノード１２
にドレインを接続し、ソースを接地した利得制御段２１
０を構成するデプレッション型ＭＥＳＦＥＴ１４と、Ｍ
ＥＳＦＥＴ１４のゲートにバイパス・コンデンサＣｂ３
により交流接地されたノード１５を介して接続された利
得制御用外部端子１６とを含んでいる。
【０００５】図７に示す可変利得高周波電力増幅器で
は、利得制御段２１０において、デプレッション型ＭＥ
ＳＦＥＴ１４の電気伝導度を、ゲート電圧により制御で
きることを利用して、利得を制御する。つまり、ＭＥＳ
ＦＥＴ１４の電気伝導度を最小にすることで、図７に示
す高周波電力増幅器の利得を最大とし、反対にＭＥＳＦ
ＥＴ１４の電気伝導度を最大にすることで、その利得を
最小にする。利得を制御するためのＭＥＳＦＥＴ１４に
は、しきい値電圧の制御が容易で、かつ短ゲート幅でも
電気伝導度を高くできる、デプレッション型ＭＥＳＦＥ
Ｔが、一般的に用いられている。
は、利得制御段２１０において、デプレッション型ＭＥ
ＳＦＥＴ１４の電気伝導度を、ゲート電圧により制御で
きることを利用して、利得を制御する。つまり、ＭＥＳ
ＦＥＴ１４の電気伝導度を最小にすることで、図７に示
す高周波電力増幅器の利得を最大とし、反対にＭＥＳＦ
ＥＴ１４の電気伝導度を最大にすることで、その利得を
最小にする。利得を制御するためのＭＥＳＦＥＴ１４に
は、しきい値電圧の制御が容易で、かつ短ゲート幅でも
電気伝導度を高くできる、デプレッション型ＭＥＳＦＥ
Ｔが、一般的に用いられている。
【０００６】利得制御の一例は、次のとおりである。利
得制御端子１６に０Ｖを与えることで、デプレッション
型のＭＥＳＦＥＴ１４の電気伝導度が最大になり、高周
波電力増幅器の利得が最小になる。
得制御端子１６に０Ｖを与えることで、デプレッション
型のＭＥＳＦＥＴ１４の電気伝導度が最大になり、高周
波電力増幅器の利得が最小になる。
【０００７】また、利得制御端子１６に−３Ｖを与える
ことで、デプレッション型のＭＥＳＦＥＴ１４の電気伝
導度が最小になり、高周波電力増幅器の利得が最大にな
る。また、上記高周波電力増幅器は、化合物半導体集積
回路、例えばＧａＡｓを半導体とするＭＥＳＦＥＴによ
り構成されている。これは、ＧａＡｓの物性によって、
ＧａＡｓを半導体とする集積回路は、シリコンを半導体
とする集積回路よりも、高周波特性に優れた回路が得ら
れる、および低電圧化できる、などの利点のためであ
る。
ことで、デプレッション型のＭＥＳＦＥＴ１４の電気伝
導度が最小になり、高周波電力増幅器の利得が最大にな
る。また、上記高周波電力増幅器は、化合物半導体集積
回路、例えばＧａＡｓを半導体とするＭＥＳＦＥＴによ
り構成されている。これは、ＧａＡｓの物性によって、
ＧａＡｓを半導体とする集積回路は、シリコンを半導体
とする集積回路よりも、高周波特性に優れた回路が得ら
れる、および低電圧化できる、などの利点のためであ
る。
【０００８】
【発明が解決しようとする課題】高周波電力増幅器は、
従来より、無線送信機の終段増幅回路などに用いられ
る。しかし、近年、無線送信機として、例えば携帯電話
など、携帯型装置に属するものが現れてきた。携帯型装
置の分野では、装置の小型化が前提とされており、その
内部に組み込まれるシステムの簡略化が要求されてい
る。
従来より、無線送信機の終段増幅回路などに用いられ
る。しかし、近年、無線送信機として、例えば携帯電話
など、携帯型装置に属するものが現れてきた。携帯型装
置の分野では、装置の小型化が前提とされており、その
内部に組み込まれるシステムの簡略化が要求されてい
る。
【０００９】しかし、図７に示す従来の可変利得高周波
電力増幅器では、利得を制御するための制御信号に、負
電位が不可欠である。このため、システムに、正電位を
有した利得制御用信号を負電位に変換するコンバータを
組み込む必要があり、システムの簡略化の要求を満たせ
ない、という問題があった。
電力増幅器では、利得を制御するための制御信号に、負
電位が不可欠である。このため、システムに、正電位を
有した利得制御用信号を負電位に変換するコンバータを
組み込む必要があり、システムの簡略化の要求を満たせ
ない、という問題があった。
【００１０】この発明は、上記の点に鑑みて為されたも
ので、その第１の目的は、システム簡略化の要求を満た
すことができる、利得制御回路と、この利得制御回路が
利用された可変利得高周波電力増幅器とを提供すること
にある。
ので、その第１の目的は、システム簡略化の要求を満た
すことができる、利得制御回路と、この利得制御回路が
利用された可変利得高周波電力増幅器とを提供すること
にある。
【００１１】また、その第２の目的は、システム簡略化
の要求を満たすことができると同時に外部端子の数も増
加せず、かつ正帰還発振を抑制できる利得制御回路と、
この利得制御回路が利用された可変利得高周波電力増幅
器とを提供することにある。
の要求を満たすことができると同時に外部端子の数も増
加せず、かつ正帰還発振を抑制できる利得制御回路と、
この利得制御回路が利用された可変利得高周波電力増幅
器とを提供することにある。
【００１２】
【課題を解決するための手段】上記第１の目的を達成す
るために、この発明に係る利得制御回路では、電流通路
の一端が、利得が制御される被利得制御回路に接続さ
れ、電流通路の他端が給電端子に接続され、ゲートが利
得制御端子に接続された利得制御用金属／化合物半導体
接合型電界効果トランジスタと、前記利得制御用金属／
化合物半導体接合型電界効果トランジスタの電流通路に
並列に接続され、前記利得制御用金属／化合物半導体接
合型電界効果トランジスタの電流通路の一端と他端との
間に正の電位を印加する手段とを具備することを特徴と
している。
るために、この発明に係る利得制御回路では、電流通路
の一端が、利得が制御される被利得制御回路に接続さ
れ、電流通路の他端が給電端子に接続され、ゲートが利
得制御端子に接続された利得制御用金属／化合物半導体
接合型電界効果トランジスタと、前記利得制御用金属／
化合物半導体接合型電界効果トランジスタの電流通路に
並列に接続され、前記利得制御用金属／化合物半導体接
合型電界効果トランジスタの電流通路の一端と他端との
間に正の電位を印加する手段とを具備することを特徴と
している。
【００１３】また、上記第１の目的を達成するために、
この発明に係る可変利得電力増幅器では、複数の増幅段
を含む電力増幅回路と、前記電力増幅回路の利得を制御
する利得制御回路とを具備する。そして、前記利得制御
回路が、電流通路の一端が前記増幅回路に接続され、電
流通路の他端が給電端子に接続され、ゲートが利得制御
端子に接続された利得制御用金属／化合物半導体接合型
電界効果トランジスタと、前記利得制御用金属／化合物
半導体接合型電界効果トランジスタの電流通路に並列に
接続され、前記利得制御用金属／化合物半導体接合型電
界効果トランジスタの電流通路の一端と他端との間に正
の電位を印加する手段とを含むことを特徴としている。
この発明に係る可変利得電力増幅器では、複数の増幅段
を含む電力増幅回路と、前記電力増幅回路の利得を制御
する利得制御回路とを具備する。そして、前記利得制御
回路が、電流通路の一端が前記増幅回路に接続され、電
流通路の他端が給電端子に接続され、ゲートが利得制御
端子に接続された利得制御用金属／化合物半導体接合型
電界効果トランジスタと、前記利得制御用金属／化合物
半導体接合型電界効果トランジスタの電流通路に並列に
接続され、前記利得制御用金属／化合物半導体接合型電
界効果トランジスタの電流通路の一端と他端との間に正
の電位を印加する手段とを含むことを特徴としている。
【００１４】上記第２の目的を達成するために、この発
明に係る利得制御回路では、電流通路の一端が、利得が
制御される被利得制御回路に接続され、電流通路の他端
が給電端子に接続され、ゲートが利得制御端子に接続さ
れた利得制御用金属／化合物半導体接合型電界効果トラ
ンジスタと、前記利得制御用金属／化合物半導体接合型
電界効果トランジスタの電流通路に並列に接続され、前
記利得制御用金属／化合物半導体接合型電界効果トラン
ジスタの電流通路の一端と他端との間に正の電位を印加
する手段とを具備し、前記被利得制御回路は、少なくと
も１つの金属／化合物半導体接合型電界効果トランジス
タにより構成される複数の段を含み、前記利得制御用金
属／化合物半導体接合型電界効果トランジスタの電流通
路の一端を前記複数の段のなかの一段に接続し、その他
端に接続される給電端子を、前記一段よりも後段に設け
られている他の段に含まれた金属／化合物半導体接合型
電界効果トランジスタの給電端子に接続したことを特徴
としている。
明に係る利得制御回路では、電流通路の一端が、利得が
制御される被利得制御回路に接続され、電流通路の他端
が給電端子に接続され、ゲートが利得制御端子に接続さ
れた利得制御用金属／化合物半導体接合型電界効果トラ
ンジスタと、前記利得制御用金属／化合物半導体接合型
電界効果トランジスタの電流通路に並列に接続され、前
記利得制御用金属／化合物半導体接合型電界効果トラン
ジスタの電流通路の一端と他端との間に正の電位を印加
する手段とを具備し、前記被利得制御回路は、少なくと
も１つの金属／化合物半導体接合型電界効果トランジス
タにより構成される複数の段を含み、前記利得制御用金
属／化合物半導体接合型電界効果トランジスタの電流通
路の一端を前記複数の段のなかの一段に接続し、その他
端に接続される給電端子を、前記一段よりも後段に設け
られている他の段に含まれた金属／化合物半導体接合型
電界効果トランジスタの給電端子に接続したことを特徴
としている。
【００１５】上記第２の目的を達成するために、この発
明に係る可変利得電力増幅器では、複数の増幅段を含む
電力増幅回路と、前記電力増幅回路の利得を制御する利
得制御回路とを具備し、前記利得制御回路が、電流通路
の一端が前記増幅回路に接続され、電流通路の他端が給
電端子に接続され、ゲートが利得制御端子に接続された
利得制御用金属／化合物半導体接合型電界効果トランジ
スタと、前記利得制御用金属／化合物半導体接合型電界
効果トランジスタの電流通路に並列に接続され、前記利
得制御用金属／化合物半導体接合型電界効果トランジス
タの電流通路の一端と他端との間に正の電位を印加する
手段とを含み、前記利得制御用金属／化合物半導体接合
型電界効果トランジスタの電流通路の一端を前記複数の
増幅段のなかの一増幅段に接続し、その他端に接続され
る給電端子を、前記一増幅段よりも後段に設けられてい
る他の増幅段に含まれた電力増幅用金属／化合物半導体
接合型電界効果トランジスタの給電端子に接続したこと
を特徴としている。
明に係る可変利得電力増幅器では、複数の増幅段を含む
電力増幅回路と、前記電力増幅回路の利得を制御する利
得制御回路とを具備し、前記利得制御回路が、電流通路
の一端が前記増幅回路に接続され、電流通路の他端が給
電端子に接続され、ゲートが利得制御端子に接続された
利得制御用金属／化合物半導体接合型電界効果トランジ
スタと、前記利得制御用金属／化合物半導体接合型電界
効果トランジスタの電流通路に並列に接続され、前記利
得制御用金属／化合物半導体接合型電界効果トランジス
タの電流通路の一端と他端との間に正の電位を印加する
手段とを含み、前記利得制御用金属／化合物半導体接合
型電界効果トランジスタの電流通路の一端を前記複数の
増幅段のなかの一増幅段に接続し、その他端に接続され
る給電端子を、前記一増幅段よりも後段に設けられてい
る他の増幅段に含まれた電力増幅用金属／化合物半導体
接合型電界効果トランジスタの給電端子に接続したこと
を特徴としている。
【００１６】
【発明の実施の形態】以下、この発明の実施の形態を説
明する。この説明に際し、全図に渡り、共通する部分に
は、共通の参照符号を付すことで、重複する説明を避け
ることにする。
明する。この説明に際し、全図に渡り、共通する部分に
は、共通の参照符号を付すことで、重複する説明を避け
ることにする。
【００１７】図１は、この発明の第１の実施の形態に係
る可変利得高周波電力増幅器の回路図である。図１に示
すように、高周波電力増幅回路１００と、高周波電力増
幅回路１に接続された利得を可変にするための利得制御
回路２００とを含む。
る可変利得高周波電力増幅器の回路図である。図１に示
すように、高周波電力増幅回路１００と、高周波電力増
幅回路１に接続された利得を可変にするための利得制御
回路２００とを含む。
【００１８】まず、高周波電力増幅回路１００は、入力
用外部端子に接続される端子１に接続された入力整合回
路２と、この入力整合回路２にゲートを接続し、ソース
を接地した、第１増幅段１１０を構成するデプレッショ
ン型ＭＥＳＦＥＴ（Metal SEmiconductor Field Efect
Transistor）３と、このＭＥＳＦＥＴ３のドレインにＤ
Ｃブロック・コンデンサＣｃ１を介して結合された段間
整合回路４と、この段間整合回路４にゲートを接続し、
ソースを接地した、第２増幅段１２０を構成するデプレ
ッション型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のド
レインにＤＣブロック・コンデンサＣｃ２を介して結合
されるとともに出力用外部端子に接続される端子７に接
続された出力整合回路６と、ＭＥＳＦＥＴ３のドレイン
にバイパス・コンデンサＣｂ１により交流接地されたノ
ード８を介して接続された第１の給電用外部端子１０
と、ＭＥＳＦＥＴ６のドレインにバイパス・コンデンサ
Ｃｂ２により交流接地されたノード９を介して接続され
た第２の給電用外部端子１２とを含んでいる。
用外部端子に接続される端子１に接続された入力整合回
路２と、この入力整合回路２にゲートを接続し、ソース
を接地した、第１増幅段１１０を構成するデプレッショ
ン型ＭＥＳＦＥＴ（Metal SEmiconductor Field Efect
Transistor）３と、このＭＥＳＦＥＴ３のドレインにＤ
Ｃブロック・コンデンサＣｃ１を介して結合された段間
整合回路４と、この段間整合回路４にゲートを接続し、
ソースを接地した、第２増幅段１２０を構成するデプレ
ッション型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のド
レインにＤＣブロック・コンデンサＣｃ２を介して結合
されるとともに出力用外部端子に接続される端子７に接
続された出力整合回路６と、ＭＥＳＦＥＴ３のドレイン
にバイパス・コンデンサＣｂ１により交流接地されたノ
ード８を介して接続された第１の給電用外部端子１０
と、ＭＥＳＦＥＴ６のドレインにバイパス・コンデンサ
Ｃｂ２により交流接地されたノード９を介して接続され
た第２の給電用外部端子１２とを含んでいる。
【００１９】高周波電力増幅回路１００の増幅段１１
０、１２０にはそれぞれ、デプレッション型のＭＥＳＦ
ＥＴ３、５が用いられている。これらデプレッション型
のＭＥＳＦＥＴ３、５はそれぞれ、負電位の信号によっ
て制御される。これは、エンハンスメント型のＭＥＳＦ
ＥＴを用いて増幅段１１０、１２０を構成するよりも、
より大きい利得を得られる利点があるためである。
０、１２０にはそれぞれ、デプレッション型のＭＥＳＦ
ＥＴ３、５が用いられている。これらデプレッション型
のＭＥＳＦＥＴ３、５はそれぞれ、負電位の信号によっ
て制御される。これは、エンハンスメント型のＭＥＳＦ
ＥＴを用いて増幅段１１０、１２０を構成するよりも、
より大きい利得を得られる利点があるためである。
【００２０】なお、高周波電力増幅回路１００は、図１
に示すものに限らず、従来からある回路が使用されて良
い。利得制御回路２００は、システム簡略化の要求を満
たすために、次のように構成されている。
に示すものに限らず、従来からある回路が使用されて良
い。利得制御回路２００は、システム簡略化の要求を満
たすために、次のように構成されている。
【００２１】利得制御回路２００は、ＤＣブロック・コ
ンデンサＣｃ１と段間整合回路４とのノード１２にドレ
インを接続し、ソースを接地した利得制御段２１０を構
成するデプレッション型ＭＥＳＦＥＴ２１と、ＭＥＳＦ
ＥＴ２１のゲートにバイパス・コンデンサＣｂ３により
交流接地されたノード１５を介して接続された利得制御
用外部端子に接続される端子１６と、ＭＥＳＦＥＴ２１
のソースとドレインとの間に接続された高周波遮断素子
としての高抵抗素子２２と、ＭＥＳＦＥＴ２１のドレイ
ンと高抵抗素子２２とのノード２３にバイパス・コンデ
ンサＣｂ４により交流接地されたノード２４を介して接
続された第３の給電用外部端子に接続される端子２５と
を含んでいる。
ンデンサＣｃ１と段間整合回路４とのノード１２にドレ
インを接続し、ソースを接地した利得制御段２１０を構
成するデプレッション型ＭＥＳＦＥＴ２１と、ＭＥＳＦ
ＥＴ２１のゲートにバイパス・コンデンサＣｂ３により
交流接地されたノード１５を介して接続された利得制御
用外部端子に接続される端子１６と、ＭＥＳＦＥＴ２１
のソースとドレインとの間に接続された高周波遮断素子
としての高抵抗素子２２と、ＭＥＳＦＥＴ２１のドレイ
ンと高抵抗素子２２とのノード２３にバイパス・コンデ
ンサＣｂ４により交流接地されたノード２４を介して接
続された第３の給電用外部端子に接続される端子２５と
を含んでいる。
【００２２】なお、上記高抵抗素子２２の抵抗値は、ｋ
Ωオーダーに設定され、具体的な値の一つの例は、１０
ｋΩである。図１に示す可変利得高周波電力増幅器であ
ると、利得制御段２１０において、デプレッション型Ｍ
ＥＳＦＥＴ２１の電気伝導度を、ゲート電圧により制御
できることを利用して、利得を制御する。
Ωオーダーに設定され、具体的な値の一つの例は、１０
ｋΩである。図１に示す可変利得高周波電力増幅器であ
ると、利得制御段２１０において、デプレッション型Ｍ
ＥＳＦＥＴ２１の電気伝導度を、ゲート電圧により制御
できることを利用して、利得を制御する。
【００２３】さらに利得制御段２１０において、デプレ
ッション型ＭＥＳＦＥＴ２１のソースとドレインとに高
抵抗素子２２を介して正電位を与えることにより、利得
制御電位を正にする。
ッション型ＭＥＳＦＥＴ２１のソースとドレインとに高
抵抗素子２２を介して正電位を与えることにより、利得
制御電位を正にする。
【００２４】利得制御の一例は、次のとおりである。利
得制御端子１６に０Ｖを与えることで、ＭＥＳＦＥＴ２
１の電気伝導度が最小になり、高周波電力増幅器の利得
が最大になる。
得制御端子１６に０Ｖを与えることで、ＭＥＳＦＥＴ２
１の電気伝導度が最小になり、高周波電力増幅器の利得
が最大になる。
【００２５】また、利得制御端子１６に＋３Ｖを与える
ことで、デプレッション型のＭＥＳＦＥＴ１４の電気伝
導度が最大になり、高周波電力増幅器の利得が最小にな
る。このような図１に示す高周波電力増幅器では、その
利得を、負電位を使わずに、正電位のみで制御すること
ができる。この結果、利得制御用信号の電位を変換する
コンバータを削減でき、システム簡略化の要求を満たす
ことができる。よって、この種の増幅器が載せられるサ
ーキットボードをより小さくすることができる。より小
さなサーキットボードが得られることで、携帯型装置、
例えば携帯電話のサイズは、より小型化される。
ことで、デプレッション型のＭＥＳＦＥＴ１４の電気伝
導度が最大になり、高周波電力増幅器の利得が最小にな
る。このような図１に示す高周波電力増幅器では、その
利得を、負電位を使わずに、正電位のみで制御すること
ができる。この結果、利得制御用信号の電位を変換する
コンバータを削減でき、システム簡略化の要求を満たす
ことができる。よって、この種の増幅器が載せられるサ
ーキットボードをより小さくすることができる。より小
さなサーキットボードが得られることで、携帯型装置、
例えば携帯電話のサイズは、より小型化される。
【００２６】なお、この第１の実施の形態に係る可変利
得高周波電力増幅器では、その高周波電力増幅回路１０
０に入力される高周波信号の電位を負電位にする必要が
あり、高周波信号を負電位に変換するコンバータが必要
となっている。
得高周波電力増幅器では、その高周波電力増幅回路１０
０に入力される高周波信号の電位を負電位にする必要が
あり、高周波信号を負電位に変換するコンバータが必要
となっている。
【００２７】しかしながら、図７に示すような従来の可
変利得高周波電力増幅器に比べて、コンバータの数を減
らすことができる。また、この第１の実施の形態に係る
可変利得高周波電力増幅器を用いてシステムを構成する
とコンバータの数を減らせるために、サーキットボード
上に実装する部品（ＩＣ）点数を減らすことができる。
このため、部品コストを低減できると同時にアセンブリ
歩留りを向上させることができ、システムの製造コスト
を、従来より低く抑えることができる。
変利得高周波電力増幅器に比べて、コンバータの数を減
らすことができる。また、この第１の実施の形態に係る
可変利得高周波電力増幅器を用いてシステムを構成する
とコンバータの数を減らせるために、サーキットボード
上に実装する部品（ＩＣ）点数を減らすことができる。
このため、部品コストを低減できると同時にアセンブリ
歩留りを向上させることができ、システムの製造コスト
を、従来より低く抑えることができる。
【００２８】次に、この発明の第２の実施の形態に係る
可変利得高周波電力増幅器について説明する。図２は、
この発明の第２の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
可変利得高周波電力増幅器について説明する。図２は、
この発明の第２の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
【００２９】図２に示すように、第２の実施の形態に係
る可変利得高周波電力増幅器は、システム簡略化の要求
を満たすために、第１の実施の形態と同様な利得制御回
路２００を有している。異なる部分は、デプレッション
型ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノ
ード２３を、バイパス・コンデンサＣｂ２により交流接
地されたノード９に、配線２６によって接続し、ＭＥＳ
ＦＥＴ２１の給電端子を、ＭＥＳＦＥＴ５の給電端子１
１と共通にしたことである。これにより、第１の実施の
形態に係る増幅器に比較して、給電端子を一つ減らすこ
とができる。よって、システム簡略化できる可変高周波
電力増幅器でありながらも、その端子数を、従来の利得
制御制信号に負電位を使用した可変高周波電力増幅器と
同じ端子数とすることができる。
る可変利得高周波電力増幅器は、システム簡略化の要求
を満たすために、第１の実施の形態と同様な利得制御回
路２００を有している。異なる部分は、デプレッション
型ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノ
ード２３を、バイパス・コンデンサＣｂ２により交流接
地されたノード９に、配線２６によって接続し、ＭＥＳ
ＦＥＴ２１の給電端子を、ＭＥＳＦＥＴ５の給電端子１
１と共通にしたことである。これにより、第１の実施の
形態に係る増幅器に比較して、給電端子を一つ減らすこ
とができる。よって、システム簡略化できる可変高周波
電力増幅器でありながらも、その端子数を、従来の利得
制御制信号に負電位を使用した可変高周波電力増幅器と
同じ端子数とすることができる。
【００３０】また、システムを簡略化できる可変高周波
電力増幅器の給電端子を一つ減らせることで、この種の
増幅器が載せられるサーキットボードの配線パターンの
簡単化と、利得制御信号用コンバータの削減とを同時に
達成でき、上記第１の実施の形態に係る増幅器に比べ、
サーキットボードの縮小化を、より促進させることがで
きる。
電力増幅器の給電端子を一つ減らせることで、この種の
増幅器が載せられるサーキットボードの配線パターンの
簡単化と、利得制御信号用コンバータの削減とを同時に
達成でき、上記第１の実施の形態に係る増幅器に比べ、
サーキットボードの縮小化を、より促進させることがで
きる。
【００３１】さらには端子数が減ることにより、第１の
実施の形態に比べ、増幅器とサーキットボードとの接触
点が少なくなり、アセンブリが容易になる。アセンブリ
が容易になれば、アセンブリ歩留りが、第１の実施の形
態よりも、さらに向上するようになる。
実施の形態に比べ、増幅器とサーキットボードとの接触
点が少なくなり、アセンブリが容易になる。アセンブリ
が容易になれば、アセンブリ歩留りが、第１の実施の形
態よりも、さらに向上するようになる。
【００３２】なお、ＭＥＳＦＥＴ２１の給電端子の削減
は、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給
電端子１０と共通にすることでも達成できる。しかし、
利得は、ＭＥＳＦＥＴ３の出力電力を利得制御用ＭＥＳ
ＦＥＴ２１を通して接地電位に導くことで制限される。
このため、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ
３の給電端子１０と共通にすると、ＭＥＳＦＥＴ３の出
力電力が、再びＭＥＳＦＥＴ３の給電端子に戻ってしま
う。このため、正帰還がかかり、回路が発振してしまう
ことが予想される。
は、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給
電端子１０と共通にすることでも達成できる。しかし、
利得は、ＭＥＳＦＥＴ３の出力電力を利得制御用ＭＥＳ
ＦＥＴ２１を通して接地電位に導くことで制限される。
このため、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ
３の給電端子１０と共通にすると、ＭＥＳＦＥＴ３の出
力電力が、再びＭＥＳＦＥＴ３の給電端子に戻ってしま
う。このため、正帰還がかかり、回路が発振してしまう
ことが予想される。
【００３３】上記第２の実施の形態では、このような回
路の発振を、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥ
Ｔ５の給電端子１１と共通にすることで、解消してい
る。よって、上記第２の実施の形態では、回路が発振す
ることもなく、システムを簡略化できる可変高周波電力
増幅器の端子の数を減らせることができる。
路の発振を、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥ
Ｔ５の給電端子１１と共通にすることで、解消してい
る。よって、上記第２の実施の形態では、回路が発振す
ることもなく、システムを簡略化できる可変高周波電力
増幅器の端子の数を減らせることができる。
【００３４】次に、この発明の第３の実施の形態に係る
可変利得高周波電力増幅器について説明する。図３は、
この発明の第３の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
可変利得高周波電力増幅器について説明する。図３は、
この発明の第３の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
【００３５】図３に示すように、第３の実施の形態に係
る可変利得高周波電力増幅器は、システムの簡略化を可
能としながらも、第２の実施の形態と同様に、給電端子
の数の増加を抑制した例である。
る可変利得高周波電力増幅器は、システムの簡略化を可
能としながらも、第２の実施の形態と同様に、給電端子
の数の増加を抑制した例である。
【００３６】第２の実施の形態でも述べたように、ＭＥ
ＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１
０と共通にすると、回路の発振が予想される。この第３
の実施の形態に係る可変利得高周波電力増幅器は、ＭＥ
ＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１
０と共通にしても、回路の発振を抑制できるようにした
ものである。
ＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１
０と共通にすると、回路の発振が予想される。この第３
の実施の形態に係る可変利得高周波電力増幅器は、ＭＥ
ＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１
０と共通にしても、回路の発振を抑制できるようにした
ものである。
【００３７】詳しくは、図３に示すように、ＭＥＳＦＥ
Ｔ２１のドレインと高抵抗素子２２とのノード２３を、
バイパス・コンデンサＣｂ１により交流接地されたノー
ド８に、配線２６によって接続する。そして、この配線
２６中に、高抵抗素子２７を挿設しておく。これによ
り、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給
電端子１０と共通にしても、高抵抗素子２７によって、
ＭＥＳＦＥＴ３の出力電力が、再びＭＥＳＦＥＴ３の給
電端子に戻ることが防止される。よって、正帰還がかか
ることはなくなり、回路の発振を抑制することができ
る。
Ｔ２１のドレインと高抵抗素子２２とのノード２３を、
バイパス・コンデンサＣｂ１により交流接地されたノー
ド８に、配線２６によって接続する。そして、この配線
２６中に、高抵抗素子２７を挿設しておく。これによ
り、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給
電端子１０と共通にしても、高抵抗素子２７によって、
ＭＥＳＦＥＴ３の出力電力が、再びＭＥＳＦＥＴ３の給
電端子に戻ることが防止される。よって、正帰還がかか
ることはなくなり、回路の発振を抑制することができ
る。
【００３８】なお、上記高抵抗素子２７の抵抗値は、ｋ
Ωオーダーに設定され、具体的な値の一つの例は、１０
ｋΩである。次に、この発明の第４の実施の形態に係る
可変利得高周波電力増幅器について説明する。
Ωオーダーに設定され、具体的な値の一つの例は、１０
ｋΩである。次に、この発明の第４の実施の形態に係る
可変利得高周波電力増幅器について説明する。
【００３９】図４は、この発明の第４の実施の形態に係
る可変利得高周波電力増幅器の構成図である。第１、第
２、第３の実施の形態に係る可変利得高周波電力増幅器
はそれぞれ、ＧａＡｓを半導体に用いている。ＧａＡｓ
を半導体に用いた集積回路は、半導体を代表する材料で
あるシリコンを半導体に用いた集積回路よりも、高周波
特性に優れるとともに、低電圧で動作させることができ
る。
る可変利得高周波電力増幅器の構成図である。第１、第
２、第３の実施の形態に係る可変利得高周波電力増幅器
はそれぞれ、ＧａＡｓを半導体に用いている。ＧａＡｓ
を半導体に用いた集積回路は、半導体を代表する材料で
あるシリコンを半導体に用いた集積回路よりも、高周波
特性に優れるとともに、低電圧で動作させることができ
る。
【００４０】このようにＧａＡｓ集積回路は、シリコン
集積回路に比べて優秀な面を有しているものの、ＧａＡ
ｓはシリコンに比べて高価である。この第４の実施の形
態では、システムの簡略化を達成でき、しかも高周波特
性に優れ、かつ低電圧で動作する可変利得高周波電力増
幅器を、より低価格で消費者に提供しようとするもので
ある。
集積回路に比べて優秀な面を有しているものの、ＧａＡ
ｓはシリコンに比べて高価である。この第４の実施の形
態では、システムの簡略化を達成でき、しかも高周波特
性に優れ、かつ低電圧で動作する可変利得高周波電力増
幅器を、より低価格で消費者に提供しようとするもので
ある。
【００４１】図４に示すように、この第４の実施の形態
に係る可変利得高周波電力増幅器では増幅器の全体をＧ
ａＡｓチップに形成せず、増幅器を、ＧａＡｓチップ３
００とアルミナ基板４００とに別けて形成した。ＧａＡ
ｓチップ３００は、アルミナセラミック基板４００の上
に載せられる。ＧａＡｓチップ３００が載せられたアル
ミナセラミック基板４００は、図示せぬ外囲器（パッケ
ージ）の中に装着され、アルミナセラミック基板４００
が装着された外囲器が、可変利得高周波電力増幅器とし
て、図示せぬサーキットボードに取り付けられる。
に係る可変利得高周波電力増幅器では増幅器の全体をＧ
ａＡｓチップに形成せず、増幅器を、ＧａＡｓチップ３
００とアルミナ基板４００とに別けて形成した。ＧａＡ
ｓチップ３００は、アルミナセラミック基板４００の上
に載せられる。ＧａＡｓチップ３００が載せられたアル
ミナセラミック基板４００は、図示せぬ外囲器（パッケ
ージ）の中に装着され、アルミナセラミック基板４００
が装着された外囲器が、可変利得高周波電力増幅器とし
て、図示せぬサーキットボードに取り付けられる。
【００４２】ＧａＡｓチップ３００には、第１増幅段１
１０を構成するデプレッション型ＭＥＳＦＥＴ３と、こ
のＭＥＳＦＥＴ３のゲートに負電位のバイアス電位を与
える、図１〜図３では省略されていたゲートバイアス回
路１５０と、段間結合回路４と、この段間結合回路４と
第１増幅段１１０とを互いに結合するＤＣブロック・コ
ンデンサＣｃ１と、第２増幅段を構成するデプレッショ
ン型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のゲートに
負電位のバイアス電位を与える、図１〜図３では省略さ
れていたゲートバイアス回路１６０と、ゲートバイアス
回路１６０と段間結合回路４とを互いに結合するＤＣブ
ロック・コンデンサＣｃ４と、利得制御段２１０を構成
するデプレッション型ＭＥＳＦＥＴ２１および高抵抗素
子２２とがそれぞれ形成されている。
１０を構成するデプレッション型ＭＥＳＦＥＴ３と、こ
のＭＥＳＦＥＴ３のゲートに負電位のバイアス電位を与
える、図１〜図３では省略されていたゲートバイアス回
路１５０と、段間結合回路４と、この段間結合回路４と
第１増幅段１１０とを互いに結合するＤＣブロック・コ
ンデンサＣｃ１と、第２増幅段を構成するデプレッショ
ン型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のゲートに
負電位のバイアス電位を与える、図１〜図３では省略さ
れていたゲートバイアス回路１６０と、ゲートバイアス
回路１６０と段間結合回路４とを互いに結合するＤＣブ
ロック・コンデンサＣｃ４と、利得制御段２１０を構成
するデプレッション型ＭＥＳＦＥＴ２１および高抵抗素
子２２とがそれぞれ形成されている。
【００４３】また、アルミナセラミック基板４００上に
は、入力端子１に接続された入力整合回路２と、入力整
合回路２とＧａＡｓチップ３００の入力パッドとを結合
するＤＣブロック・コンデンサＣｃ３と、出力端子７に
接続された出力整合回路６と、出力整合回路６とＧａＡ
ｓチップ３００の出力パッドとを結合するＤＣブロック
・コンデンサＣｃ２と、ＭＥＳＦＥＴ３のドレインと給
電端子１０との接続点を交流接地するバイパス・コンデ
ンサＣｂ１と、ＭＥＳＦＥＴ５のドレインと給電端子１
１との接続点を交流接地するバイパス・コンデンサＣｂ
２と、ＭＥＳＦＥＴ２１のゲートと利得制御端子１６と
の接続点を交流接地するバイパス・コンデンサＣｂ３
と、ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２との
ノード２３と給電端子１１との接続点を交流接地するバ
イパス・コンデンサＣｂ４と、ゲートバイアス回路１５
０、１６０それぞれの低電位側抵抗とゲートバイアス用
給電端子２８との接続点を交流接地するバイパス・コン
デンサＣｂ５と、ＧａＡｓチップ３００の接地パッドそ
れぞれと接地端子２９とを互いに接続する接地線３０と
がそれぞれ形成されている。
は、入力端子１に接続された入力整合回路２と、入力整
合回路２とＧａＡｓチップ３００の入力パッドとを結合
するＤＣブロック・コンデンサＣｃ３と、出力端子７に
接続された出力整合回路６と、出力整合回路６とＧａＡ
ｓチップ３００の出力パッドとを結合するＤＣブロック
・コンデンサＣｃ２と、ＭＥＳＦＥＴ３のドレインと給
電端子１０との接続点を交流接地するバイパス・コンデ
ンサＣｂ１と、ＭＥＳＦＥＴ５のドレインと給電端子１
１との接続点を交流接地するバイパス・コンデンサＣｂ
２と、ＭＥＳＦＥＴ２１のゲートと利得制御端子１６と
の接続点を交流接地するバイパス・コンデンサＣｂ３
と、ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２との
ノード２３と給電端子１１との接続点を交流接地するバ
イパス・コンデンサＣｂ４と、ゲートバイアス回路１５
０、１６０それぞれの低電位側抵抗とゲートバイアス用
給電端子２８との接続点を交流接地するバイパス・コン
デンサＣｂ５と、ＧａＡｓチップ３００の接地パッドそ
れぞれと接地端子２９とを互いに接続する接地線３０と
がそれぞれ形成されている。
【００４４】さらに、この例では、端子数を削減するた
めに、アルミナセラミック基板４００上に、給電端子１
１に接続された配線３１を形成し、この配線３１に、バ
イパス・コンデンサＣｂ２による交流接地点９と、バイ
パス・コンデンサＣｂ４による交流接地点２４とを共通
に接続している。
めに、アルミナセラミック基板４００上に、給電端子１
１に接続された配線３１を形成し、この配線３１に、バ
イパス・コンデンサＣｂ２による交流接地点９と、バイ
パス・コンデンサＣｂ４による交流接地点２４とを共通
に接続している。
【００４５】このような可変利得高周波電力増幅器であ
ると、全てのバイパス・コンデンサＣｂ１〜Ｃｂ５、一
部のＤＣブロック・コンデンサＣｃ３、Ｃｃ４、入力整
合回路２、出力整合回路６、端子数を削減するための配
線３１をそれぞれ、アルミナセラミック基板４００の上
に形成する。これにより、ＧａＡｓチップ３００から、
面積の大きいコンデンサ、配線などを外すことができ、
ＧａＡｓチップ３００の面積を小さくすることができ
る。ＧａＡｓは高価な材料であるが、ＧａＡｓチップ３
００の面積が小さくなることで、ＧａＡｓウェーハ一枚
当たりに形成できるチップ３００の数を増加でき、製造
コストが下がる。これによって、システムの簡略化を達
成できるとともに優れた高周波特性を持ち、かつ低消費
電力な可変利得高周波電力増幅器を、より低価格で提供
することができる。
ると、全てのバイパス・コンデンサＣｂ１〜Ｃｂ５、一
部のＤＣブロック・コンデンサＣｃ３、Ｃｃ４、入力整
合回路２、出力整合回路６、端子数を削減するための配
線３１をそれぞれ、アルミナセラミック基板４００の上
に形成する。これにより、ＧａＡｓチップ３００から、
面積の大きいコンデンサ、配線などを外すことができ、
ＧａＡｓチップ３００の面積を小さくすることができ
る。ＧａＡｓは高価な材料であるが、ＧａＡｓチップ３
００の面積が小さくなることで、ＧａＡｓウェーハ一枚
当たりに形成できるチップ３００の数を増加でき、製造
コストが下がる。これによって、システムの簡略化を達
成できるとともに優れた高周波特性を持ち、かつ低消費
電力な可変利得高周波電力増幅器を、より低価格で提供
することができる。
【００４６】次に、この発明の第５の実施の形態に係る
可変利得高周波電力増幅器について説明する。図５は、
この発明の第５の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
可変利得高周波電力増幅器について説明する。図５は、
この発明の第５の実施の形態に係る可変利得高周波電力
増幅器の回路図である。
【００４７】第１〜第４の実施の形態に係る可変利得高
周波電力増幅器では、その増幅段の数が２つのものが示
されたが、増幅段の数は２つに限られるものではなく、
２つ以上にすることもできる。
周波電力増幅器では、その増幅段の数が２つのものが示
されたが、増幅段の数は２つに限られるものではなく、
２つ以上にすることもできる。
【００４８】図５に示すように、この第５の実施の形態
に係る増幅器では、第１増幅段１１０、第２増幅段１２
０に加えて、第３増幅段１３０の３つの増幅段を有して
いる。そして、利得を制御するための利得制御段２１０
は、第１増幅段１１０と第２増幅段１２０との間に設け
られている。
に係る増幅器では、第１増幅段１１０、第２増幅段１２
０に加えて、第３増幅段１３０の３つの増幅段を有して
いる。そして、利得を制御するための利得制御段２１０
は、第１増幅段１１０と第２増幅段１２０との間に設け
られている。
【００４９】利得を制御するための利得制御段２１０
は、第２増幅段１２０と第３増幅段１３０との間に設け
られても良いが、利得制御段２１０は、図５に示すよう
に、増幅段の最初の方、好ましくは最初の増幅段、即ち
第１増幅段１１０と第２増幅段１２０との間に設けられ
るのが良い。
は、第２増幅段１２０と第３増幅段１３０との間に設け
られても良いが、利得制御段２１０は、図５に示すよう
に、増幅段の最初の方、好ましくは最初の増幅段、即ち
第１増幅段１１０と第２増幅段１２０との間に設けられ
るのが良い。
【００５０】高周波電力増幅器では、第１増幅段１１
０、第２増幅段１２０、第３増幅段１３０と順次、増幅
段が後の段になるにつれ、出力電力が高まってくる。こ
のため、最終の増幅段（図５では第３増幅段１３０）で
は、かなり大きな電力が扱われることになる。大きな電
力を扱うために、最終の増幅段１３０に形成されるＭＥ
ＳＦＥＴ５-2のサイズはかなり大きくなっている。
０、第２増幅段１２０、第３増幅段１３０と順次、増幅
段が後の段になるにつれ、出力電力が高まってくる。こ
のため、最終の増幅段（図５では第３増幅段１３０）で
は、かなり大きな電力が扱われることになる。大きな電
力を扱うために、最終の増幅段１３０に形成されるＭＥ
ＳＦＥＴ５-2のサイズはかなり大きくなっている。
【００５１】これに対し、最初の増幅段（図５では第１
増幅段１１０）で扱われる電力は、最終の増幅段で扱わ
れる電力よりも小さい。このため、最初の増幅段１１０
に形成されるＭＥＳＦＥＴ３のサイズは、ＭＥＳＦＥＴ
５-2よりも、かなり小さくすることができる。
増幅段１１０）で扱われる電力は、最終の増幅段で扱わ
れる電力よりも小さい。このため、最初の増幅段１１０
に形成されるＭＥＳＦＥＴ３のサイズは、ＭＥＳＦＥＴ
５-2よりも、かなり小さくすることができる。
【００５２】つまり、利得制御段２１０を、増幅段の最
初の方、好ましくは最初の増幅段である第１増幅段１１
０と第２増幅段１２０との間に設けることによって、利
得制御段２１０を形成するＭＥＳＦＥＴ２１が扱う電力
を小さくでき、ＭＥＳＦＥＴ２１のサイズを小さくする
ことができる。ＭＥＳＦＥＴ２１のサイズを小さくでき
ると、ＧａＡｓチップの面積を縮小させることができ、
製造コストの低減を促進させることができる。
初の方、好ましくは最初の増幅段である第１増幅段１１
０と第２増幅段１２０との間に設けることによって、利
得制御段２１０を形成するＭＥＳＦＥＴ２１が扱う電力
を小さくでき、ＭＥＳＦＥＴ２１のサイズを小さくする
ことができる。ＭＥＳＦＥＴ２１のサイズを小さくでき
ると、ＧａＡｓチップの面積を縮小させることができ、
製造コストの低減を促進させることができる。
【００５３】また、第５の実施の形態に係る可変利得高
周波電力増幅器では、端子数の増加を防ぐために、ＭＥ
ＳＦＥＴ２１の給電端子を、第２増幅段１２０のＭＥＳ
ＦＥＴ５-1の給電端子１１-1と共通化している。
周波電力増幅器では、端子数の増加を防ぐために、ＭＥ
ＳＦＥＴ２１の給電端子を、第２増幅段１２０のＭＥＳ
ＦＥＴ５-1の給電端子１１-1と共通化している。
【００５４】ＭＥＳＦＥＴ２１の給電端子は、第３増幅
段１３０のＭＥＳＦＥＴ５-2の給電端子１１-2と共通化
されても、その端子数の増加を防ぐことができるが、Ｍ
ＥＳＦＥＴ２１の給電端子は、利得制御段２１０の直後
の増幅段（図５では増幅段１２０）を形成するＭＥＳＦ
ＥＴ（図５ではＭＥＳＦＥＴ５-1）の給電端子と共通化
されることが望ましい。
段１３０のＭＥＳＦＥＴ５-2の給電端子１１-2と共通化
されても、その端子数の増加を防ぐことができるが、Ｍ
ＥＳＦＥＴ２１の給電端子は、利得制御段２１０の直後
の増幅段（図５では増幅段１２０）を形成するＭＥＳＦ
ＥＴ（図５ではＭＥＳＦＥＴ５-1）の給電端子と共通化
されることが望ましい。
【００５５】この発明に係る増幅器は、携帯型装置のサ
ーキットボードへの組み込みに、好適に使われるもので
ある。携帯型装置は、人体に触れる機会が、他の装置、
例えば据付型装置に比べて圧倒的に多い。人体に触れる
機会が多いということは、静電気が印加される可能性が
より高いということである。
ーキットボードへの組み込みに、好適に使われるもので
ある。携帯型装置は、人体に触れる機会が、他の装置、
例えば据付型装置に比べて圧倒的に多い。人体に触れる
機会が多いということは、静電気が印加される可能性が
より高いということである。
【００５６】もし、扱われる電力が大きい第３増幅段１
３０側から、増幅器の中にサージが印加されると、その
サージはかなり大きさを持って増幅器の中に侵入する、
と予想される。ここで、ＭＥＳＦＥＴ２１の給電端子
が、第３増幅段１３０のＭＥＳＦＥＴ５-2の給電端子１
１-2と共通化されていたとすると、かなりの大きさを持
つサージが、ＭＥＳＦＥＴ２１に印加されることとな
る。ＭＥＳＦＥＴ２１のサイズが小さく形成されていた
とすると、ＭＥＳＦＥＴ２１が、大きなサージによって
壊れ、増幅器が故障してしまうかも知れない。
３０側から、増幅器の中にサージが印加されると、その
サージはかなり大きさを持って増幅器の中に侵入する、
と予想される。ここで、ＭＥＳＦＥＴ２１の給電端子
が、第３増幅段１３０のＭＥＳＦＥＴ５-2の給電端子１
１-2と共通化されていたとすると、かなりの大きさを持
つサージが、ＭＥＳＦＥＴ２１に印加されることとな
る。ＭＥＳＦＥＴ２１のサイズが小さく形成されていた
とすると、ＭＥＳＦＥＴ２１が、大きなサージによって
壊れ、増幅器が故障してしまうかも知れない。
【００５７】これに対し、第２増幅段１２０では、扱わ
れる電力が第３増幅段１３０よりも小さい。このため、
第２増幅段１２０側から、増幅器の中に侵入するサージ
の大きさは、第３増幅段１３０側から、増幅器の中に侵
入するサージの大きさよりも比較的小さい。
れる電力が第３増幅段１３０よりも小さい。このため、
第２増幅段１２０側から、増幅器の中に侵入するサージ
の大きさは、第３増幅段１３０側から、増幅器の中に侵
入するサージの大きさよりも比較的小さい。
【００５８】したがって、ＭＥＳＦＥＴ２１の給電端子
は、利得制御段の直後の増幅段の給電端子と共通化され
ることで、不慮のサージが原因とされるような増幅器の
故障が発生する可能性を、より低くでき、高い信頼性を
有した可変利得高周波電力増幅器を得ることができる。
は、利得制御段の直後の増幅段の給電端子と共通化され
ることで、不慮のサージが原因とされるような増幅器の
故障が発生する可能性を、より低くでき、高い信頼性を
有した可変利得高周波電力増幅器を得ることができる。
【００５９】次に、この発明の第６の実施の形態に係る
可変利得高周波電力増幅器について説明する。図６は、
この発明の第６の実施の形態に係る可変利得高周波電力
増幅器の構成図である。
可変利得高周波電力増幅器について説明する。図６は、
この発明の第６の実施の形態に係る可変利得高周波電力
増幅器の構成図である。
【００６０】第２〜第５の実施の形態に係る可変利得高
周波電力増幅器では、利得制御回路に含まれるデプレッ
ション型ＭＥＳＦＥＴ２１の給電端子を、別のＭＥＳＦ
ＥＴの給電端子と共通化することで、増幅器の端子の数
を１つ減らすことができた。
周波電力増幅器では、利得制御回路に含まれるデプレッ
ション型ＭＥＳＦＥＴ２１の給電端子を、別のＭＥＳＦ
ＥＴの給電端子と共通化することで、増幅器の端子の数
を１つ減らすことができた。
【００６１】この第６の実施の形態に係る可変利得高周
波電力増幅器では、増幅器の端子の数を２つ以上減ら
し、第２〜第５の実施の形態に比べて、増幅器の端子の
数をさらに少なくしようとするものである。
波電力増幅器では、増幅器の端子の数を２つ以上減ら
し、第２〜第５の実施の形態に比べて、増幅器の端子の
数をさらに少なくしようとするものである。
【００６２】図６に示すように、アルミナセラミック基
板４００上には、バイパス・コンデンサＣｂ２による交
流接地点９、並びにバイパス・コンデンサＣｂ４による
交流接地点２４それぞれに接続された配線３１と、バイ
パス・コンデンサＣｂ１による交流接地点８に接続され
た、上記配線３１から分離されている配線３２とが形成
されている。配線３１はバイパス・コンデンサＣｂ６に
接続され、一方、配線３２はバイパス・コンデンサＣｂ
７に接続されている。
板４００上には、バイパス・コンデンサＣｂ２による交
流接地点９、並びにバイパス・コンデンサＣｂ４による
交流接地点２４それぞれに接続された配線３１と、バイ
パス・コンデンサＣｂ１による交流接地点８に接続され
た、上記配線３１から分離されている配線３２とが形成
されている。配線３１はバイパス・コンデンサＣｂ６に
接続され、一方、配線３２はバイパス・コンデンサＣｂ
７に接続されている。
【００６３】さらに、この例では、アルミナセラミック
基板４００上に、給電端子１１に接続された配線３３が
形成され、この配線３３に、上記バイパス・コンデンサ
Ｃｂ６による交流接地点３４と、上記バイパス・コンデ
ンサＣｂ７による交流接地点３５とを共通に接続してい
る。
基板４００上に、給電端子１１に接続された配線３３が
形成され、この配線３３に、上記バイパス・コンデンサ
Ｃｂ６による交流接地点３４と、上記バイパス・コンデ
ンサＣｂ７による交流接地点３５とを共通に接続してい
る。
【００６４】このような可変利得高周波電力増幅器であ
ると、利得制御段２１０を構成するデプレッション型Ｍ
ＥＳＦＥＴ２１の給電端子と、第２増幅段１２０を構成
するＭＥＳＦＥＴ５の給電端子とをバイパス・コンデン
サＣｂ２、Ｃｂ４を介して配線３１に共通に接続し、さ
らにこの配線３１と、第１増幅段１１０を構成するＭＥ
ＳＦＥＴ３の給電端子にバイパス・コンデンサＣｂ１を
介して接続されている配線３２とをバイパス・コンデン
サＣｂ６、Ｃｂ７を介して配線３３に共通に接続する。
そして、この配線３３を１つの給電端子１１に接続す
る。これにより、３つＭＥＳＦＥＴ３、５、２１の給電
端子を、１つの給電端子１１に共通に接続でき、増幅器
の端子の数を、２つ減らすことができる。よって、この
第６の実施の形態に係る増幅器では、第２〜第５の実施
の形態に比べて、さらに端子の数を減らすことができ
る。
ると、利得制御段２１０を構成するデプレッション型Ｍ
ＥＳＦＥＴ２１の給電端子と、第２増幅段１２０を構成
するＭＥＳＦＥＴ５の給電端子とをバイパス・コンデン
サＣｂ２、Ｃｂ４を介して配線３１に共通に接続し、さ
らにこの配線３１と、第１増幅段１１０を構成するＭＥ
ＳＦＥＴ３の給電端子にバイパス・コンデンサＣｂ１を
介して接続されている配線３２とをバイパス・コンデン
サＣｂ６、Ｃｂ７を介して配線３３に共通に接続する。
そして、この配線３３を１つの給電端子１１に接続す
る。これにより、３つＭＥＳＦＥＴ３、５、２１の給電
端子を、１つの給電端子１１に共通に接続でき、増幅器
の端子の数を、２つ減らすことができる。よって、この
第６の実施の形態に係る増幅器では、第２〜第５の実施
の形態に比べて、さらに端子の数を減らすことができ
る。
【００６５】また、利得制御段２１０のＭＥＳＦＥＴ２
１の給電端子を、第１増幅段１１０のＭＥＳＦＥＴ３の
給電端子と共通とすると、回路が発振する可能性がある
ことを、上述した。
１の給電端子を、第１増幅段１１０のＭＥＳＦＥＴ３の
給電端子と共通とすると、回路が発振する可能性がある
ことを、上述した。
【００６６】しかし、この第６の実施の形態では、ＭＥ
ＳＦＥＴ２１の給電端子とを、ＭＥＳＦＥＴ３の給電端
子と直接に接続せず、ＭＥＳＦＥＴ２１の給電端子とＭ
ＥＳＦＥＴ３の給電端子との間に、図６に示すように、
３つのバイパス・コンデンサＣｂ４、Ｃｂ６、Ｃｂ７を
挿設している。このようにＭＥＳＦＥＴ２１の給電端子
とＭＥＳＦＥＴ３の給電端子とを、複数のバイパス・コ
ンデンサを介して接続することで、回路が発振する可能
性を抑制することができる。
ＳＦＥＴ２１の給電端子とを、ＭＥＳＦＥＴ３の給電端
子と直接に接続せず、ＭＥＳＦＥＴ２１の給電端子とＭ
ＥＳＦＥＴ３の給電端子との間に、図６に示すように、
３つのバイパス・コンデンサＣｂ４、Ｃｂ６、Ｃｂ７を
挿設している。このようにＭＥＳＦＥＴ２１の給電端子
とＭＥＳＦＥＴ３の給電端子とを、複数のバイパス・コ
ンデンサを介して接続することで、回路が発振する可能
性を抑制することができる。
【００６７】また、バイパス・コンデンサＣｂ２と、Ｃ
ｂ４とを一体化し、一つのバイパス・コンデンサとし、
バイパス・コンデンサＣｂ６と、Ｃｂ７とを一体化し、
一つのバイパス・コンデンサとすることも可能である。
この場合には、バイパス・コンデンサの数を２つ減らす
ことができ、増幅器の製造コストをより低く抑えること
が可能となる。
ｂ４とを一体化し、一つのバイパス・コンデンサとし、
バイパス・コンデンサＣｂ６と、Ｃｂ７とを一体化し、
一つのバイパス・コンデンサとすることも可能である。
この場合には、バイパス・コンデンサの数を２つ減らす
ことができ、増幅器の製造コストをより低く抑えること
が可能となる。
【００６８】さらに、バイパス・コンデンサＣｂ２、Ｃ
ｂ４の接地側電極に接地電位を与える配線と、バイパス
・コンデンサＣｂ６、Ｃｂ７の接地側電極に接地電位を
与える配線とを、アルミナセラミック基板４００上で別
々に形成すると、回路が発振する可能性を抑制できる効
果を、さらに高めることができる。
ｂ４の接地側電極に接地電位を与える配線と、バイパス
・コンデンサＣｂ６、Ｃｂ７の接地側電極に接地電位を
与える配線とを、アルミナセラミック基板４００上で別
々に形成すると、回路が発振する可能性を抑制できる効
果を、さらに高めることができる。
【００６９】
【発明の効果】以上説明したように、この発明によれ
ば、システム簡略化の要求を満たすことができる利得制
御回路と、この利得制御回路が利用された可変利得高周
波電力増幅器と、システム簡略化の要求を満たすことが
できると同時に外部端子の数も増加せず、かつ正帰還発
振を抑制できる利得制御回路と、この利得制御回路が利
用された可変利得高周波電力増幅器とをそれぞれ提供す
ることができる。
ば、システム簡略化の要求を満たすことができる利得制
御回路と、この利得制御回路が利用された可変利得高周
波電力増幅器と、システム簡略化の要求を満たすことが
できると同時に外部端子の数も増加せず、かつ正帰還発
振を抑制できる利得制御回路と、この利得制御回路が利
用された可変利得高周波電力増幅器とをそれぞれ提供す
ることができる。
【図１】図１はこの発明の第１の実施の形態に係る可変
利得高周波電力増幅器の回路図。
利得高周波電力増幅器の回路図。
【図２】図２はこの発明の第２の実施の形態に係る可変
利得高周波電力増幅器の回路図。
利得高周波電力増幅器の回路図。
【図３】図３はこの発明の第３の実施の形態に係る可変
利得高周波電力増幅器の回路図。
利得高周波電力増幅器の回路図。
【図４】図４はこの発明の第４の実施の形態に係る可変
利得高周波電力増幅器の構成図。
利得高周波電力増幅器の構成図。
【図５】図５はこの発明の第５の実施の形態に係る可変
利得高周波電力増幅器の回路図。
利得高周波電力増幅器の回路図。
【図６】図６はこの発明の第６の実施の形態に係る可変
利得高周波電力増幅器の構成図。
利得高周波電力増幅器の構成図。
【図７】図７は従来の可変利得高周波電力増幅器の回路
図。
図。
１…入力端子、２…入力整合回路、３…エンハンスメン
ト型ＭＥＳＦＥＴ、４、４-1、４-2…段間整合回路、
５、５-1、５-2…エンハンスメント型ＭＥＳＦＥＴ、６
…出力整合回路、７…出力端子、１０…第１の給電端
子、１１、１１-1、１１-2…第２の給電端子、１６…利
得制御端子、２１…デプレッション型ＭＥＳＦＥＴ、２
２…高抵抗素子、２５…第３の給電端子、２６…配線、
２７…高抵抗素子、３１、３２、３３…配線、１００…
高周波電力増幅回路、１１０…第１増幅段、１２０…第
２増幅段、１３０…第３増幅段、２００…利得制御回
路、２１０…利得制御段、３００…ＧａＡｓチップ、４
００…アルミナセラミック基板、Ｃｃ１〜Ｃｃ４…ＤＣ
ブロック・コンデンサ、Ｃｂ１〜Ｃｂ７…バイパス・コ
ンデンサ。
ト型ＭＥＳＦＥＴ、４、４-1、４-2…段間整合回路、
５、５-1、５-2…エンハンスメント型ＭＥＳＦＥＴ、６
…出力整合回路、７…出力端子、１０…第１の給電端
子、１１、１１-1、１１-2…第２の給電端子、１６…利
得制御端子、２１…デプレッション型ＭＥＳＦＥＴ、２
２…高抵抗素子、２５…第３の給電端子、２６…配線、
２７…高抵抗素子、３１、３２、３３…配線、１００…
高周波電力増幅回路、１１０…第１増幅段、１２０…第
２増幅段、１３０…第３増幅段、２００…利得制御回
路、２１０…利得制御段、３００…ＧａＡｓチップ、４
００…アルミナセラミック基板、Ｃｃ１〜Ｃｃ４…ＤＣ
ブロック・コンデンサ、Ｃｂ１〜Ｃｂ７…バイパス・コ
ンデンサ。
Claims (6)
- 【請求項１】 電流通路の一端が、利得が制御される被
利得制御回路に接続され、電流通路の他端が給電端子に
接続され、ゲートが利得制御端子に接続された利得制御
用金属／化合物半導体接合型電界効果トランジスタと、 前記利得制御用金属／化合物半導体接合型電界効果トラ
ンジスタの電流通路に並列に接続され、前記利得制御用
金属／化合物半導体接合型電界効果トランジスタの電流
通路の一端と他端との間に正の電位を印加する手段とを
具備することを特徴とする利得制御回路。 - 【請求項２】 複数の増幅段を含む電力増幅回路と、 前記電力増幅回路の利得を制御する利得制御回路とを具
備し、 前記利得制御回路が、電流通路の一端が前記増幅回路に
接続され、電流通路の他端が給電端子に接続され、ゲー
トが利得制御端子に接続された利得制御用金属／化合物
半導体接合型電界効果トランジスタと、 前記利得制御用金属／化合物半導体接合型電界効果トラ
ンジスタの電流通路に並列に接続され、前記利得制御用
金属／化合物半導体接合型電界効果トランジスタの電流
通路の一端と他端との間に正の電位を印加する手段とを
含むことを特徴とする可変利得電力増幅器。 - 【請求項３】 前記被利得制御回路は、少なくとも１つ
の金属／化合物半導体接合型電界効果トランジスタによ
り構成される複数の段を含み、 前記利得制御用金属／化合物半導体接合型電界効果トラ
ンジスタの電流通路の一端を前記複数の段のなかの一段
に接続し、その他端に接続される給電端子を、前記一段
よりも後段に設けられている他の段に含まれた金属／化
合物半導体接合型電界効果トランジスタの給電端子に接
続したことを特徴とする請求項１に記載の利得制御回
路。 - 【請求項４】 前記利得制御用金属／化合物半導体接合
型電界効果トランジスタの電流通路の一端を前記複数の
増幅段のなかの一増幅段に接続し、その他端に接続され
る給電端子を、前記一増幅段よりも後段に設けられてい
る他の増幅段に含まれた電力増幅用金属／化合物半導体
接合型電界効果トランジスタの給電端子に接続したこと
を特徴とする請求項２に記載の可変利得電力増幅器。 - 【請求項５】 前記一段よりも後段に設けられている他
の段は、前記一段直後に設けられていることを特徴とす
る請求項３に記載の利得制御回路。 - 【請求項６】 前記一増幅段よりも後段に設けられてい
る他の増幅段は、前記一増幅段直後に設けられているこ
とを特徴とする請求項４に記載の可変利得電力増幅器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24304995A JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
| TW085111100A TW373366B (en) | 1995-09-21 | 1996-09-11 | Gain control circuit and changeable gain electricity magnifier |
| US08/717,275 US5742206A (en) | 1995-09-21 | 1996-09-20 | Gain control circuit and variable gain power amplifier using same |
| KR1019960041009A KR100241204B1 (ko) | 1995-09-21 | 1996-09-20 | 이득제어회로 및 가변이득 전력증폭기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24304995A JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993048A true JPH0993048A (ja) | 1997-04-04 |
| JP3737549B2 JP3737549B2 (ja) | 2006-01-18 |
Family
ID=17098060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24304995A Expired - Fee Related JP3737549B2 (ja) | 1995-09-21 | 1995-09-21 | 利得制御回路および可変利得電力増幅器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5742206A (ja) |
| JP (1) | JP3737549B2 (ja) |
| KR (1) | KR100241204B1 (ja) |
| TW (1) | TW373366B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252619A (ja) * | 2008-04-09 | 2009-10-29 | Panasonic Corp | マイクロ波処理装置 |
| JP2018125681A (ja) * | 2017-01-31 | 2018-08-09 | 三菱電機株式会社 | 低雑音増幅器 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10261925A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | 高周波増幅器 |
| WO1999033172A1 (fr) * | 1997-12-22 | 1999-07-01 | Hitachi, Ltd. | Systeme d'amplification de puissance et terminal de communication radio mobile |
| KR19990053981A (ko) * | 1997-12-24 | 1999-07-15 | 정선종 | 저잡음 증폭기의 이득 제어 회로 |
| JP3324522B2 (ja) * | 1998-09-16 | 2002-09-17 | 日本電気株式会社 | 可変利得増幅回路及び利得制御方法 |
| JP3271610B2 (ja) * | 1999-04-05 | 2002-04-02 | 日本電気株式会社 | 半導体装置 |
| US20020050851A1 (en) * | 1999-12-22 | 2002-05-02 | Grundlingh Johan M. | Method and apparatus for biasing radio frequency power transistors |
| US6861905B2 (en) * | 2000-05-08 | 2005-03-01 | Renesas Technology Corp. | Power amplifier system and mobile communication terminal device |
| US6766153B2 (en) | 2001-04-02 | 2004-07-20 | Itran Communications Ltd. | Dynamic automatic gain control circuit employing kalman filtering |
| US7612610B2 (en) * | 2005-10-21 | 2009-11-03 | Northrop Grumman Corporation | Active input load wide bandwidth low noise HEMT amplifier |
| US20070207754A1 (en) * | 2006-03-02 | 2007-09-06 | Shintaro Gomi | Variable inductance LC resonant circuit and radio receiver using the same |
| US7768353B2 (en) * | 2008-06-13 | 2010-08-03 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for switching mode power amplifier control |
| JP5640725B2 (ja) * | 2010-12-20 | 2014-12-17 | 三菱電機株式会社 | 電力増幅器 |
| US8786373B2 (en) * | 2012-02-21 | 2014-07-22 | Calogero D. Presti | Adjustable bypass circuit for a supply voltage for an amplifier |
| JP6273247B2 (ja) * | 2015-12-03 | 2018-01-31 | 株式会社東芝 | 高周波半導体増幅器 |
| CN107994876A (zh) * | 2018-01-10 | 2018-05-04 | 无锡中普微电子有限公司 | 用于wi-fi模块的射频功率放大器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5327101A (en) * | 1993-07-02 | 1994-07-05 | Ford Motor Company | Distortion-free limiter for a power amplifier |
-
1995
- 1995-09-21 JP JP24304995A patent/JP3737549B2/ja not_active Expired - Fee Related
-
1996
- 1996-09-11 TW TW085111100A patent/TW373366B/zh not_active IP Right Cessation
- 1996-09-20 US US08/717,275 patent/US5742206A/en not_active Expired - Fee Related
- 1996-09-20 KR KR1019960041009A patent/KR100241204B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252619A (ja) * | 2008-04-09 | 2009-10-29 | Panasonic Corp | マイクロ波処理装置 |
| JP2018125681A (ja) * | 2017-01-31 | 2018-08-09 | 三菱電機株式会社 | 低雑音増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5742206A (en) | 1998-04-21 |
| KR970018998A (ko) | 1997-04-30 |
| JP3737549B2 (ja) | 2006-01-18 |
| KR100241204B1 (ko) | 2000-02-01 |
| TW373366B (en) | 1999-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0993048A (ja) | 利得制御回路および可変利得電力増幅器 | |
| US6172567B1 (en) | Radio communication apparatus and radio frequency power amplifier | |
| US6177834B1 (en) | Output matched LDMOS power transistor device | |
| JP3766239B2 (ja) | 半導体増幅回路および無線通信装置 | |
| US6285257B1 (en) | Feedback type variable gain amplifier | |
| US6163221A (en) | High-frequency amplification device | |
| US12047106B2 (en) | Radio-frequency module and communication device | |
| JPH11163642A (ja) | 半導体装置およびそれを用いた高周波回路 | |
| US6775525B1 (en) | Radio communication apparatus and semiconductor device | |
| WO2004049555B1 (en) | Radio frequency power amplifier active self-bias compensation circuit | |
| JPH1155156A (ja) | アンテナスイッチ半導体集積回路 | |
| JP2000244264A (ja) | 高周波電力増幅装置 | |
| EP1402628B1 (en) | Stability enhanced multistage power amplifier | |
| US6570451B2 (en) | High-frequency power amplifier | |
| CN115360988B (zh) | 功率放大装置 | |
| JP2000209038A (ja) | 高周波電力増幅装置および無線通信機 | |
| US7928815B2 (en) | Amplifier | |
| JP2012004777A (ja) | 高周波増幅器 | |
| WO1999027646A1 (en) | High-frequency amplifier circuit device and high-frequency transmission system using the same | |
| CN107769742B (zh) | 具有放大器-mosfet的集成电路 | |
| JP2021035016A (ja) | 増幅回路 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JP2007027317A (ja) | 半導体装置 | |
| JP3750890B2 (ja) | 集積化ミキサ回路 | |
| JPH11220344A (ja) | 高周波半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |