JPH09512415A - 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ - Google Patents
同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダInfo
- Publication number
- JPH09512415A JPH09512415A JP8525520A JP52552096A JPH09512415A JP H09512415 A JPH09512415 A JP H09512415A JP 8525520 A JP8525520 A JP 8525520A JP 52552096 A JP52552096 A JP 52552096A JP H09512415 A JPH09512415 A JP H09512415A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- control signal
- preset
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 238000001514 detection method Methods 0.000 claims abstract description 6
- 230000000630 rising effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Signal Processing For Recording (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
電気信号、例えばビデオ信号から獲得した同期信号(HSYNC)から、特定周波数(fcl)を有するクロック信号を獲得する装置であって、この装置は、同期信号を受信する入力端子(1)と、入力端子に結合した第1入力部、第2入力部及び出力部を有する位相コンパレータ(5)と、位相コンパレータの出力部に結合した入力部及び出力部を有する電圧制御発振器(15)と、電圧制御発振器の出力部に結合した第1入力部、プリセット制御信号を受信する第2入力部及び位相コンパレータの第2入力部に結合した出力部を有する計数手段(23)と、入力端子に結合した入力部及び計数手段の第2入力部に結合した出力部を有するプリセット制御信号発生手段(30)とを具え、前記計数手段を、そのプリセット制御信号入力部に供給された前記プリセット制御信号に応答してその計数値をプリセット値に設定するように適合させる。プリセット制御信号発生手段は、計数手段の特定の計数値に応答して窓信号を決定する窓信号発生手段(48)と、同期信号の少なくとも一つのエッジが窓信号によって規定した時間間隔の外側に位置するか否かを検出するとともにその検出に応答して前記プリセット制御信号を発生させる検出手段(34,36)とを具え、検出手段は、プリセット制御信号発生手段の入力部に結合した入力部と、プリセット制御信号発生手段の出力部に結合した出力部とを有する。
Description
【発明の詳細な説明】
同期信号からクロック信号を獲得する装置及び
この装置を設けたビデオレコーダ
本発明は、電気信号、例えばビデオ信号から獲得した同期信号から、特定周波
数を有するクロック信号を獲得する装置であって、この装置は、
同期信号を受信する入力端子と、
前記入力端子に結合した第1入力部、第2入力部及び出力部を有する位相コン
パレータと、
前記位相コンパレータの出力部に結合した入力部及び出力部を有する電圧制御
発振器と、
前記電圧制御発振器の出力部に結合した第1入力部、プリセット制御信号を受
信する第2入力部及び前記位相コンパレータの第2入力部に結合した出力部を有
する計数手段と、
前記入力端子に結合した入力部及び前記計数手段の第2入力部に結合した出力
部を有するプリセット制御信号発生手段とを具え、前記計数手段を、そのプリセ
ット制御信号入力部に供給された前記プリセット制御信号に応答してその計数値
をプリセット値に設定するように適合させたクロック信号獲得装置に関するもの
である。
冒頭で規定したような装置は、米国特許明細書第5,043,966 号(PHN12.569)か
ら既知であり、これにより、時間に基づくエラーを伴う悪影響が及ぼされた同期
信号からクロック信号を獲得することができる。既知の装置では、ヘッドスイッ
チインパルスを、プリセット制御信号を獲得するのに用いている。
本発明の目的は、プリセット制御信号を獲得するために相違する解決を提供す
ることである。
本発明による装置は、前記プリセット制御信号発生手段は、
前記計数手段の特定の計数値に応答して窓信号を決定する窓信号発生手段と、
同期信号の少なくとも一つのエッジが前記窓信号によって規定した時間間隔の
外側に位置するか否かを検出するとともにその検出に応答して前記プリセット制
御信号を発生させる検出手段とを具え、
その検出手段は、前記プリセット制御信号発生手段の入力部に結合した入力部
と、前記プリセット制御信号発生手段の出力部に結合した出力部とを有すること
を特徴とするものである。
本発明は、クロック信号獲得装置が一般に集積回路(IC)に収容されているとい
う認識に基づくものである。ある解決では、ヘッドスイッチ信号をこのようなIC
に利用できない。この場合、既に参照した従来技術に図示した装置を実現するこ
とができない。
本発明によれば、同期信号それ自体及びカウンタのみを使用して、時間に基づ
くエラーをほとんど感知しない装置を実現する。
装置の好適例は、前記プリセット制御信号発生手段は、前記同期信号のインパ
ルスの長さに関する関係を有するプリセット値を発生させるプリセット値決定手
段も具え、このプリセット値決定手段の出力部を、前記計数手段のプリセット値
入力部に結合したことを特徴とするものである。
好適にはこの装置をビデオレコーダに使用し、この場合、クロック信号を、再
生されたビデオ信号に存在する水平線同期信号から獲得することができる。
本発明のこれら及び他の態様を、添付図面を参照して明らかにする。図面中、
図1は装置の実施の形態を示し、
図2は装置に発生する種々の信号を示し、
図3は装置に発生する他の信号を示す。
図1は、本発明による装置の一実施の形態を示す。この装置は、同期信号HSY NC
を受信する入力端子1を具え、この同期信号は、位相コンパレータ5の第1入
力部3に供給される。同期信号HSYNCを、ビデオ信号の水平同期パルスを検出す
ることによりビデオ信号から獲得することができる。このために、ビデオ信号の
有効な同期パルスを検出できる同期検出器(図示せず)を利用することができ、
例えばカウンタを用いる。カウンタは、同期信号の負方向エッジの発生に応答し
て始動され、同期信号の正方向エッジの発生に応答して停止される。計数値が同
期パルスの公称長にほぼ等しい場合、有効な同期パルスが存在すると決定される
。
コンパレータ5は、ループフィルタ11を介して電圧制御発振器15の入力部
13に結合された出力部7を有する。発振器15は、その入力部13に供給され
る信号に応答して、周波数fclを有するクロック信号を発生させ、このクロック
信号は出力部17に供給される。発振器15の出力部17を、装置の出力端子1
9及びカウンタ23の入力部21に結合する。カウンタ23の出力部25を、位
相コンパレータ5の第2入力部9に結合する。カウンタ23は、プリセット制御
信号を受信するプリセット入力部27を有する。
この装置はプリセット制御信号発生ユニット30も具え、このユニットは、同
期信号長検出器(カウンタ)32と、エッジ検出器34と、窓信号発生器48と
、ゲート36とを具える。入力端子1を、検出器32及び34の入力部に結合す
る。検出器32の出力部を、カウンタ23のプリセット値入力部44に結合する
。エッジ検出器34は、ゲート36の第1入力部38に結合した出力部を有する
。カウンタ23の出力部40を、窓信号発生器48の入力部42に結合し、その
出力部を、ゲート36の第2入力部43に結合する。
カウンタ23をモジュロNカウンタとし、このカウンタは、計数値'O' から'N
-1' まで周期的に計数する。Href信号を、N/fclの周期を有するようにfcl
の分割によって作成する。fHsをHSYNC信号の周波数とし、fHrをHref信号の
周波数とする場合、同期中fHrはfHsに等しい。fHrの置換は、クロック周波数
fclと線周波数fHsとの間の関係を付与する。例えば、PALビデオ信号、fHs=15
,625及びN=864では、クロック周波数fclは13.5MHz となる(fcl=N*fHs)
。
図2は、作動中図1の装置に発生する、時間関数としての種々の信号を示す。
図2の信号(a)を、入力端子1で受信された同期信号HSYNCとする。図2の信号(
b)を、カウンタ23で発生するとともにコンパレータ5の入力部9に供給される
信号Hrefとする。信号(c)を、プリセット制御信号発生器30から発生するとと
もにカウンタ23の入力部27に供給されるプリセット信号とする。
素子5,11,15及び23を具える位相同期ループが同期すると、パルスHref
をカウンタ23から発生させる。t0より前の時間瞬時に対する図2の信号(a)
及び(b)参照。図2に図示した瞬時t1とt2との間のサイクルにおいて、カウンタ
23は、時間瞬時t1において計数値「零」で始動し、値N(=863,上記例を
参照)まで計数する。時間瞬時t2でこの計数値に到達する。Hrefパルスの幅は
、多かれ少なかれ任意である。パルスHSYNCの幅は公称状態4.7 μs 中にある。
これは、13.5MHz のクロック周波数fclで実行する際、カウンタ23の64クロ
ック計数に相当する。上記例参照。カウンタ23は、計数値が「零」となる、す
なわちHref信号の立上がり縁の瞬時を表す出力信号を出力部40に供給する。
この出力信号を、Href信号の立上がり縁で開始する窓信号を発生させる窓信号
発生器48に供給する。この窓信号はパルスHSYNCの幅より長い。この窓信号を
、出力部46で発生させるとともに、ゲート36に供給する。HSYNC信号の正方
向エッジが、窓信号によって特定された時間間隔内で検出器34によって検出さ
れると、プリセット信号が発生せず、カウンタ23は、「0」から「N−1」ま
で周期的に計数する。
パルスの飛び越しが図2の信号(a)の時間瞬時t0で発生する際、周波数fHrは
ほぼ同一のままである。図2の信号(b)参照。しかしながら、HSYNCパルスはこ
の瞬時に発生しない。カウンタ23は瞬時t0で「零」から計数を開始し、同期長
カウンタは、瞬時t3においてHSYNC信号の負方向エッジで「零」から計数を開始
する。信号(d)〜(h)は、瞬時t3に続く時間間隔内で発生する種々の信号を時間拡
張したスケールで示す。図2の信号(d)を、カウンタ23の入力部21に供給さ
れるクロック信号fclとする。図2の信号(e)を信号HSYNCとし、これは瞬時t3
で開始した同期パルスHSYNCの時間瞬時t6の正方向エッジを示す。図2の信号(f
)を、クロックパルスfclの影響の下で計数するカウンタ23の計数値とする。
図2の信号(g)は、クロックパルスfclの影響の下で計数する同期長カウンタ3
2の計数値を示す。図2の信号(h)を、t4で発生したプリセット制御信号とする
。図2の信号(i)を、時間間隔(t3,t6)に既に存在しない窓信号とする。
既に説明したように、カウンタ23は、瞬時t0で「零」から計数を開始した。
時間瞬時t6において、この計数値は「421」となる。カウンタ32は、パルス
HSYNCの負方向エッジにて瞬時t3で「零」から計数を開始した。時間瞬時t6にお
いて、この計数値は「63」となる。したがって、時間瞬時t3で発生するパルス
HSYNCは、64クロックパルス幅、すなわちほぼ4.7 μs 長となる。窓信号が存在
しないので、図2のHSYNC信号(e)のエッジにより、ゲート36にプリセット信
号が発生する。図2の時間瞬時t4における信号(h)のパルスを参照。その結果、
値「66」である同期長カウンタ32の値が入力部44に供給されて、カウンタ
23を、プリセット制御入力部27に供給されたプリセット信号(h)の発生に応
答してカウント値「66」にプリセットすることができる。したがって、時間瞬
時t4におけるカウンタ23の現在の計数値は、時間瞬時t4におけるカウンタ32
の現在の計数値「66」に置き換えられる。その結果、カウンタ23の次のHre f
出力信号は、入力端子1の次のHSYNCパルスとほぼ同期し、その結果VCO 入力
部にほんの僅かな妨害しか生じない。
図3は、次のHSYNCパルス、すなわち時間瞬時t0で生じるHSYNCパルスが非常
に早く到来する状況を示す。図2を参照して説明した場合と同様に、窓信号は存
在せず、その結果、t0で生じるHSYNCパルスの正方向エッジを検出すると、プリ
セット制御信号が発生する。図3の信号(c)参照。ほぼ「63」の値であるカウ
ンタ32の計数値もカウンタ23に供給され、このカウンタは、入力部27に供
給されたプリセット信号の影響の下のこのプリセット値とともに存在する。
プリセット信号が遅かれ早かれ到達し、必ずしも図2の時間瞬時t6で正確に発
生させる必要がない。プリセット信号が、例えばt6より早い二つのクロック周期
の時間瞬時に発生する場合、プリセット値「64」が用いられ、この値は、二つ
のクロック周期より早く発生する計数値「424」と入れ代わる。さらに、図2
に図示した例において、プリセット値「66」は、1クロック周期早いカウンタ
23の計数値と入れ代わることができ、その結果、それは計数値「424」と入
れ代わる。
更に説明しない第2の実施の形態において、同期長カウンタ32を省略するこ
とができ、これを、固定されたプリセット値を発生させる発生器に置き換えるこ
とができる。正方向エッジの時間瞬時t6とプリセットパルスの時間瞬時t4との間
の大体3クロック周期の時間遅延(図2参照)により、この固定されたプリセッ
ト値を値「66」とすることができる。
ビデオレコーダによって再生されたようなビデオ信号の水平線同期信号からの
クロック信号の獲得を参照して本発明を説明したが、本発明は、任意の同期信号
からクロック信号を獲得するのにより広く適用することができる。
─────────────────────────────────────────────────────
【要約の続き】
を検出するとともにその検出に応答して前記プリセット
制御信号を発生させる検出手段(34,36)とを具
え、検出手段は、プリセット制御信号発生手段の入力部
に結合した入力部と、プリセット制御信号発生手段の出
力部に結合した出力部とを有する。
Claims (1)
- 【特許請求の範囲】 1.電気信号、例えばビデオ信号から獲得した同期信号から、特定周波数を有す るクロック信号を獲得する装置であって、この装置は、 同期信号を受信する入力端子と、 前記入力端子に結合した第1入力部、第2入力部及び出力部を有する位相コ ンパレータと、 前記位相コンパレータの出力部に結合した入力部及び出力部を有する電圧制 御発振器と、 前記電圧制御発振器の出力部に結合した第1入力部、プリセット制御信号を 受信する第2入力部及び前記位相コンパレータの第2入力部に結合した出力部を 有する計数手段と、 前記入力端子に結合した入力部及び前記計数手段の第2入力部に結合した出 力部を有するプリセット制御信号発生手段とを具え、前記計数手段を、そのプリ セット制御信号入力部に供給された前記プリセット制御信号に応答してその計数 値をプリセット値に設定するように適合させたクロック信号獲得装置において、 前記プリセット制御信号発生手段は、 前記計数手段の特定の計数値に応答して窓信号を決定する窓信号発生手段と 、 同期信号の少なくとも一つのエッジが前記窓信号によって規定した時間間隔 の外側に位置するか否かを検出するとともにその検出に応答して前記プリセット 制御信号を発生させる検出手段とを具え、 その検出手段は、前記プリセット制御信号発生手段の入力部に結合した入力 部と、前記プリセット制御信号発生手段の出力部に結合した出力部とを有するこ とを特徴とするクロック信号獲得装置。 2.前記プリセット制御信号発生手段は、前記同期信号のインパルスの長さに関 する関係を有するプリセット値を発生させるプリセット値決定手段も具え、この プリセット値決定手段の出力部を、前記計数手段のプリセット値入力部に結 合したことを特徴とする請求の範囲1記載のクロック信号獲得装置。 3.請求の範囲1又は2に記載したような装置を設けたビデオレコーダ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL95200403,4 | 1995-02-20 | ||
EP95200403 | 1995-02-20 | ||
PCT/IB1996/000078 WO1996026604A2 (en) | 1995-02-20 | 1996-01-29 | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09512415A true JPH09512415A (ja) | 1997-12-09 |
Family
ID=8220032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8525520A Abandoned JPH09512415A (ja) | 1995-02-20 | 1996-01-29 | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ |
Country Status (6)
Country | Link |
---|---|
US (1) | US5877640A (ja) |
EP (1) | EP0756799B1 (ja) |
JP (1) | JPH09512415A (ja) |
AT (1) | ATE202253T1 (ja) |
DE (1) | DE69613282T2 (ja) |
WO (1) | WO1996026604A2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19737326A1 (de) * | 1997-08-27 | 1999-03-04 | Thomson Brandt Gmbh | Verfahren zur Gewinnung von Zeilensynchronisationsinformationen aus einem Videosignal und Vorrichtung zur Durchführung des Verfahrens |
WO1999013582A1 (en) * | 1997-09-09 | 1999-03-18 | Advanced Fibre Communications, Inc. | Perturbation tolerant digital phase-locked loop employing phase-frequency detector |
US6556249B1 (en) * | 1999-09-07 | 2003-04-29 | Fairchild Semiconductors, Inc. | Jitter cancellation technique for video clock recovery circuitry |
US6741289B1 (en) * | 2000-10-31 | 2004-05-25 | Fairchild Semiconductors, Inc. | Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system |
US6472913B2 (en) * | 2001-01-26 | 2002-10-29 | Oki Electric Industry Co., Ltd | Method and apparatus for data sampling |
FR2831756B1 (fr) * | 2001-10-26 | 2004-01-30 | St Microelectronics Sa | Procede et dispositif de synchronisation d'un signal de reference sur un signal video |
FR2868891B1 (fr) * | 2004-04-08 | 2006-07-07 | Eads Telecom Soc Par Actions S | Boucle a asservissement de phase a demi-pas |
DE102018100692B4 (de) * | 2018-01-12 | 2019-08-22 | Infineon Technologies Ag | Verfahren zum Überwachen einer Batterie, Überwachungssystem und Überwachungsschaltung |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3573634A (en) * | 1968-09-04 | 1971-04-06 | Bell Telephone Labor Inc | Timing of regenerator and receiver apparatus for an unrestricted digital communication signal |
US3701953A (en) * | 1970-11-16 | 1972-10-31 | Telecommunications Technology | Digital phase lock loop circuit employing oscillator triggered at zero voltage crossing of input signal |
NL8801340A (nl) * | 1988-05-25 | 1989-12-18 | Philips Nv | Inrichting voor het afleiden van een variabele bemonsteringsfrekwentie. |
JPH0292021A (ja) * | 1988-09-29 | 1990-03-30 | Mitsubishi Rayon Co Ltd | ディジタルpll回路 |
JPH071423B2 (ja) * | 1988-12-20 | 1995-01-11 | 株式会社山下電子設計 | パルス発生回路 |
EP0555569B1 (en) * | 1992-02-11 | 1997-01-08 | International Business Machines Corporation | Signal processing apparatus |
JPH0799446A (ja) * | 1993-03-02 | 1995-04-11 | Mitsubishi Electric Corp | Pll回路 |
US5457428A (en) * | 1993-12-09 | 1995-10-10 | At&T Corp. | Method and apparatus for the reduction of time interval error in a phase locked loop circuit |
-
1996
- 1996-01-29 JP JP8525520A patent/JPH09512415A/ja not_active Abandoned
- 1996-01-29 WO PCT/IB1996/000078 patent/WO1996026604A2/en active IP Right Grant
- 1996-01-29 DE DE69613282T patent/DE69613282T2/de not_active Expired - Fee Related
- 1996-01-29 AT AT96900415T patent/ATE202253T1/de not_active IP Right Cessation
- 1996-01-29 EP EP96900415A patent/EP0756799B1/en not_active Expired - Lifetime
- 1996-02-20 US US08/605,544 patent/US5877640A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0756799B1 (en) | 2001-06-13 |
DE69613282T2 (de) | 2002-05-02 |
DE69613282D1 (de) | 2001-07-19 |
ATE202253T1 (de) | 2001-06-15 |
US5877640A (en) | 1999-03-02 |
WO1996026604A3 (en) | 1996-10-31 |
EP0756799A1 (en) | 1997-02-05 |
WO1996026604A2 (en) | 1996-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920010172B1 (ko) | 자동주파수 절환장치 | |
JPS5824284A (ja) | マイクロプロセッサのタイミングをビデオ信号に合せる装置 | |
EP0798861A1 (en) | Phase synchronization system | |
KR19990069420A (ko) | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 | |
JPH09512415A (ja) | 同期信号からクロック信号を獲得する装置及びこの装置を設けたビデオレコーダ | |
KR100221438B1 (ko) | 동기 클록 발생 회로 | |
EP0253402B1 (en) | Sync detection circuit | |
US5963267A (en) | Delay correction circuit | |
JP3209741B2 (ja) | 同期装置 | |
JPH0218636B2 (ja) | ||
JPH08242391A (ja) | 同期分離回路及びモニタ | |
JP2004260321A (ja) | 同期検出回路、同期検出方法 | |
JPH0528849Y2 (ja) | ||
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
KR950002212Y1 (ko) | 수직동기 분리회로 | |
JP4032540B2 (ja) | テレビジョン受像機のタイミング信号発生装置 | |
JPH0724861Y2 (ja) | カラーバーストpll回路 | |
JPH0335675A (ja) | ビデオ信号のpll回路 | |
JPS6116678A (ja) | フイ−ルド同期信号発生回路 | |
JPH02105680A (ja) | テレビジョン受像機用フィールド同期装置 | |
JPS61192173A (ja) | ゴ−スト除去装置 | |
JPH06253321A (ja) | カラーフレーム同期結合方式 | |
JPH0846818A (ja) | 映像信号処理回路 | |
JPH057308A (ja) | 同期信号検出および再生方式 | |
JP2000261692A (ja) | Pll回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20051003 |