JPH09327914A

JPH09327914A - 記録ヘッド及びその記録ヘッドを用いた記録装置

Info

Publication number: JPH09327914A
Application number: JP8145975A
Authority: JP
Inventors: Yasuyuki Tamura; 泰之田村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-06-07
Filing date: 1996-06-07
Publication date: 1997-12-22
Anticipated expiration: 2016-06-07
Also published as: JP3347584B2

Abstract

(57)【要約】【課題】誤動作の発生が少なく信頼性の高い、コンパ
クトで安価な記録ヘッドとその記録ヘッドを用いた記録
装置を提供する。【解決手段】記録データＤＡＴＡの入力タイミングと
発熱素子Ｈ１〜Ｈ１２８との駆動タイミングを異ならせ
るように記録制御を行い、さらに、記録データＤＡＴＡ
をシリアルに記録ヘッドに入力し、その入力記録データ
をフリップフロップに格納するように記録ヘッドを構成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は記録ヘッド及びその
記録ヘッドを用いた記録装置に関し、特に、例えば、熱
エネルギーを利用してインクを吐出するインクジェット
方式に従った記録ヘッド及びその記録ヘッドを用いた記
録装置にに関する。

【０００２】

【従来の技術】熱エネルギーを利用して記録を行うイン
クジェット方式に従う記録ヘッドは、インク液滴を吐出
する吐出口に連通する部位に発熱素子を設け、この発熱
素子に数μ秒程度の間通電することにより、インク中に
気泡を発生させ、インク液滴を吐出し記録を行なう。こ
のような記録ヘッドは、多数の吐出口及び発熱素子を高
密度に配置することが容易であり、これにより、高精細
な記録画像を行うことができる。

【０００３】さて、このような記録ヘッドの全ての発熱
素子を同時に駆動すると瞬時に流れる電流が大きくなっ
てしまうので、通常は、数１０ないし数１００の発熱素
子を４ないし８程度のブロックに分け、ブロック毎の駆
動のタイミングを僅かに異ならせることにより、瞬時に
流れる電流を低く押えるようにしている。

【０００４】また、多数の発熱素子を駆動するにあた
り、各々の発熱素子に電力を供給する線を記録ヘッド外
部より設けると配線数が多くなり、記録ヘッドとこれを
搭載する記録装置本体との間の電気的接続がやっかいに
なるという問題が有る。このため、通常は、記録ヘッド
に発熱素子の駆動回路を内蔵し、記録ヘッドと記録装置
との間の配線数が多くならないようにしている。この駆
動回路は発熱素子の基板とは独立に設けられ、両者の間
をワイヤボンディングなどの方法で接続していたが、最
近では、発熱素子の基板として駆動回路を内蔵したＳｉ
（シリコン）ウエハが広く用いられている。

【０００５】この駆動回路の構成には、様々なものがあ
るが、以下にその代表的な構成を挙げる。

【０００６】（１）まず最も一般的な構成として、発熱
素子の数と等しいビット数のシフトレジスタ、ラッチ回
路、ゲート、トランジスタを設け、記録データを記録装
置よりそのシフトレジスタにシリアル転送し、これをラ
ッチし、ラッチされた信号でブロック毎に与えられる駆
動信号に対応するゲートを介してトランジスタを駆動す
るものがある。

【０００７】（２）これは、ダイオードマトリックスを
用いる構成である。即ち、発熱素子をＮ×Ｍのマトリッ
クスに配線し、各発熱素子間の電流のクロストークを避
けるため、各発熱素子に直列にダイオードを設けるよう
に構成している。従って、記録ヘッド外部と接続する配
線の数は、Ｎ＋Ｍでよい。

【０００８】（３）これは、トランジスタマトリックス
を用いる構成である。これは、各発熱素子に対応したト
ランジスタを設け、そのコレクタを発熱素子の一端に接
続し、エミッタを共通に接続した回路を用い、発熱素子
の電力供給線とトランジスタのベース信号線をマトリッ
クスに配線し、駆動するものである。従って、記録ヘッ
ド外部と接続すべき配線の数は、ダイオードマトリック
スを用いる構成と比較してエミッタの共通配線だけ多く
なるのみである。トランジスタとしてはバイポーラトラ
ンジスタ、ＦＥＴの何れでも良い。

【０００９】

【発明が解決しようとする課題】しかしながら上記従来
例の駆動回路では、以下のような問題がある。

【００１０】即ち、上記（１）で述べた構成であるシフ
トレジスタやラッチを設けたものは、接続すべき配線の
数が少ないという利点が有るものの、回路規模が大きい
ためコストが高いという問題が有る。殊に発熱素子の数
が多い場合には駆動回路の製造時の歩留まりが低く、著
しくコストを高くしてしまう。また、発熱素子を駆動す
るときには瞬時に大きな電流が流れ、強い電気的ノイズ
が発生するが、この構成の回路は多数のフリップフロッ
プを高速のクロックで駆動する回路であるので、シフト
レジスタのデータがノイズによりシフトしたり、データ
が変化するなどの問題が生じ易い。加えて、発熱素子は
複数のブロックに分割され、僅かに動作タイミングを異
ならせて駆動されるので、１回のデータ転送の間に強い
ノイズが繰返し発生し、さらに、誤動作の確率が高くな
る。

【００１１】ダイオードマトリックスやトランジスタマ
トリックスを用いた回路では、基本的にフリップフロッ
プを用いていないので、強いノイズが混入した場合で
も、そのノイズの入った瞬間以外は正常な動作をし、一
瞬のノイズの影響がその後に及ぶことがないので、誤動
作の問題は少ない。また、通常、１回の記録動作で発熱
素子は数μｓｅｃ駆動されるのに対し、ノイズの発生時
間は１０ｎｓｅｃ程度の場合が多く、その影響は無視す
ることが出来る。しかし、この２つの回路構成は何れ
も、記録ヘッド内の駆動回路を駆動する記録装置側の回
路で電力線を高速度でスイッチングする必要が有る。そ
のため、記録装置側の駆動回路が大形かつ高価になると
いう問題が有る。さらに、記録ヘッドの電源から接地の
間に、発熱素子のプラス側でスイッチングするトランジ
スタ、マイナス側でスイッチングするトランジスタの２
つのトランジスタが存在することになるので、電力の損
失が大きいという問題が有る。

【００１２】さらに、ダイオードマトリックスやトラン
ジスタマトリックスを用いたマトリックスドライブの回
路では、信号線の本数がＮ＋Ｍ本以上必要であるので、
ノズル数の多い、即ち、多くの発熱素子を駆動する記録
ヘッドでは、記録ヘッドと記録装置とを電気的に接続す
る配線の数が多くなってしまうという問題が生じる。こ
れは結局のところコストの上昇や信頼性の低下につなが
る。

【００１３】本発明は上記従来例に鑑みてなされたもの
で、誤動作の発生が少なく信頼性の高い、コンパクトで
安価な記録ヘッドとその記録ヘッドを用いた記録装置を
提供することを目的としている。

【００１４】

【課題を解決するための手段】上記目的を達成するため
に本発明の記録ヘッドは、以下のような構成からなる。

【００１５】即ち、Ｍ個ずつＮ個のブロックに分割され
てＭ個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録
素子と、前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ
×Ｎ個の駆動回路と、前記分割駆動されるブロックを選
択する選択回路と、Ｍ個の記録素子に対応した記録デー
タを入力する入力回路と、前記入力回路から入力する記
録データと前記選択回路によるブロック選択信号に応じ
て駆動信号を前記駆動回路に出力する出力回路とを有す
ることを特徴とする記録ヘッドを備える。

【００１６】また他の発明によれば、上記構成の記録ヘ
ッドを用いた記録装置を備える。

【００１７】

【発明の実施の形態】以上の構成により本発明の記録ヘ
ッドは、Ｍ個ずつＮ個のブロックに分割されてＭ個ずつ
Ｎ回に分けて分割駆動されるＭ×Ｎ個の記録素子と、Ｍ
×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の駆動回
路と、Ｍ個の記録素子に対応した記録データを入力する
入力回路とを備え、その駆動回路により記録素子を駆動
する場合には、分割駆動されるブロックをブロック選択
信号によって選択し、入力回路から入力される記録デー
タとブロック選択信号に応じて駆動信号を駆動回路に出
力するよう動作する。

【００１８】ここで、駆動信号を駆動回路に出力する出
力回路は、ブロック選択信号と記録データとの論理積を
演算するＡＮＤ回路を備え、そのＡＮＤ回路の演算結果
によって駆動信号を駆動回路に出力するように構成して
も良いし、さらに、出力回路は、Ｍビットパラレルに入
力される記録データとブロック選択信号との論理積を演
算し、その演算結果に基づいて記録素子を駆動するため
の駆動信号を出力するようにしても良い。

【００１９】また、入力回路は、供給されるクロックに
従って記録データをシリアルに入力して一時的に格納す
るシフトレジスタと、シフトレジスタに格納された記録
データをラッチするラッチ回路とを有するように構成で
きる。

【００２０】そして、上記の出力回路は、ラッチ回路に
よってラッチされた記録データとブロック選択信号との
論理積を演算するＡＮＤ回路を備え、そのＡＮＤ回路の
演算結果に従って駆動回路に駆動信号を出力するように
構成できる。

【００２１】或は、上記の入力回路は、記録データを入
力して一時的にホールドする複数のフリップフロップ
と、フリップフロップに格納された記録データをラッチ
するラッチ回路と、選択信号を入力してデコードし、そ
のデコード結果に従って記録データをホールドすべきフ
リップフロップを複数のフリップフロップから選択する
デコード回路とを有するように構成しても良い。

【００２２】なお、記録ヘッドの記録素子は発熱体を備
え、その発熱体から発生する熱エネルギーを利用してイ
ンクを吐出して記録を行うインクジェット記録ヘッドを
用いることができる。

【００２３】以下添付図面を参照して本発明の好適な実
施形態について詳細に説明する。

【００２４】＜装置本体の概略説明＞図１は、本発明の
代表的な実施の形態であるインクジェットプリンタ（以
下、プリンタという）ＩＪＲＡの構成の概要を示す外観
斜視図である。図１において、駆動モータ５０１３の正
逆回転に連動して駆動力伝達ギア５００９〜５０１１を
介して回転するリードスクリュー５００５の螺旋溝５０
０４に対して係合するキャリッジＨＣはピン（不図示）
を有し、ガイドレール５００３に支持されて矢印ａ，ｂ
方向を往復移動する。キャリッジＨＣには、記録ヘッド
ＩＪＨとインクタンクＩＴとを内蔵した一体型インクジ
ェットカートリッジＩＪＣが搭載されている。５００２
は紙押え板であり、キャリッジＨＣの移動方向に亙って
記録用紙Ｐをプラテン５０００に対して押圧する。５０
０７，５００８はフォトカプラで、キャリッジのレバー
５００６のこの域での存在を確認して、モータ５０１３
の回転方向切り換え等を行うためのホームポジション検
知器である。５０１６は記録ヘッドＩＪＨの前面をキャ
ップするキャップ部材５０２２を支持する部材で、５０
１５はこのキャップ内を吸引する吸引器で、キャップ内
開口５０２３を介して記録ヘッドの吸引回復を行う。５
０１７はクリーニングブレードで、５０１９はこのブレ
ードを前後方向に移動可能にする部材であり、本体支持
板５０１８にこれらが支持されている。ブレードは、こ
の形態でなく周知のクリーニングブレードが本例に適用
できることは言うまでもない。又、５０２１は、吸引回
復の吸引を開始するためのレバーで、キャリッジと係合
するカム５０２０の移動に伴って移動し、駆動モータか
らの駆動力がクラッチ切り換え等の公知の伝達機構で移
動制御される。

【００２５】これらのキャッピング、クリーニング、吸
引回復は、キャリッジがホームポジション側の領域に来
た時にリードスクリュー５００５の作用によってそれら
の対応位置で所望の処理が行えるように構成されている
が、周知のタイミングで所望の動作を行うようにすれ
ば、本例にはいずれも適用できる。

【００２６】＜制御構成の説明＞次に、上述した装置の
記録制御を実行するための制御構成について説明する。

【００２７】図２はプリンタＩＪＲＡの制御回路の構成
を示すブロック図である。制御回路を示す同図におい
て、１７００は記録信号を入力するインタフェース、１
７０１はＭＰＵ、１７０２はＭＰＵ１７０１が実行する
制御プログラムを格納するプログラムＲＯＭ、１７０３
は各種データ（上記記録信号やヘッドに供給される記録
データ等）を保存しておくダイナミック型のＲＡＭであ
る。１７０４は記録ヘッド１７０８に対する記録データ
の供給制御を行うゲートアレイであり、インタフェース
１７００、ＭＰＵ１７０１、ＲＡＭ１７０３間のデータ
転送制御も行う。１７１０は記録ヘッド１７０８を搬送
するためのキャリアモータ、１７０９は記録紙搬送のた
めの搬送モータである。１７０５はヘッドを駆動するヘ
ッドドライバ、１７０６，１７０７はそれぞれ搬送モー
タ１７０９、キャリアモータ１７１０を駆動するための
モータドライバである。

【００２８】上記制御構成の動作を説明すると、インタ
フェース１７００に記録信号が入るとゲートアレイ１７
０４とＭＰＵ１７０１との間で記録信号がプリント用の
記録データに変換される。そして、モータドライバ１７
０６、１７０７が駆動されると共に、ヘッドドライバ１
７０５に送られた記録データに従って記録ヘッドが駆動
され、記録が行われる。

【００２９】以下、上記構成のプリンタＩＪＲＡで用い
られる記録ヘッドＩＪＨの３つの実施形態について説明
する。なお、以下に説明する実施形態の記録ヘッドＩＪ
Ｈは全て、１２８個の記録素子を有し、これらの記録素
子が８個づつ１６のブロック（分割数Ｎ：１６）に分割
され、各ブロックより１つずつの記録素子（８個の記録
素子）が同時に駆動される（同時駆動記録素子数Ｍ：
８）構成となっている。また、３つの実施形態におい
て、共通の構成要素には同じ参照番号（記号）を付して
説明する。

【００３０】＜記録ヘッドＩＪＨの第１の実施形態＞図
３は記録ヘッドＩＪＨの第１の実施形態に従う駆動回路
の構成を示すブロック図である。図３において、１００
はプリンタＩＪＲＡから供給されるブロック制御信号Ｂ
１、Ｂ２、Ｂ３、Ｂ４を入力してデコードしブロック選
択信号Ｎ１、Ｎ２、…、Ｎ１６を発生する４→１６デコ
ーダ、１０１はプリンタＩＪＲＡから供給されるイネー
ブル信号ＥＮＢを反転するインバータ、１０２は反転さ
れたイネーブル信号ＥＮＢとブロック選択信号Ｎ１、Ｎ
２、…、Ｎ１６各々の論理積を演算する１６個のＡＮＤ
回路、Ｈ１〜Ｈ１２８は発熱素子、Ｔ１〜Ｔ１２８は発
熱素子Ｈ１〜Ｈ１２８に通電するパワートランジスタ、
Ａ１〜Ａ１２８はパワートランジスタＴ１〜Ｔ１２８に
対応したＡＮＤ回路である。

【００３１】また、ＡＮＤ回路Ａ１〜Ａ１２８は、プリ
ンタＩＪＲＡから入力される記録信号Ｄ１〜Ｄ８とブロ
ック選択信号Ｎ１、Ｎ２、…、Ｎ１６との論理積とを演
算する。

【００３２】この構成から明らかなように、記録素子の
分割数（Ｎ）は１６であるが、デコーダにより４つの信
号線より入力されるブロック制御信号Ｂ１、Ｂ２、Ｂ
３、Ｂ４に基づいて、１６個のブロック選択信号Ｎ１、
Ｎ２、…、Ｎ１６を発生している。さらに、誤動作によ
り発熱素子Ｈ１〜Ｈ１２８が駆動されることを確実に防
止するためにイネーブル信号ＥＮＢを供給する信号線が
備えられている。

【００３３】図４は図３に示す構成の記録ヘッドＩＪＨ
のに駆動タイミングを示すタイムチャートである。この
タイムチャートによれば、プリンタＩＪＲＡから送られ
るブロック制御信号Ｂ１〜Ｂ４の組み合わせによってバ
イナリ表現で０（００００）から１５（１１１１）を示
す信号が順次送られる。これによって、４→１６デコー
ダ１００の出力であるブロック選択信号Ｎ１〜Ｎ１６が
順次１つだけ“ハイ”となる。しかしながら、これらの
ブロック選択信号は直接、ＡＮＤ回路Ａ１〜Ａ１２８、
パワートランジスタＴ１〜Ｔ１２８、そして、発熱素子
Ｈ１〜Ｈ１２８に供給されるのではなく、ＡＮＤ回路１
０２を介して供給される。

【００３４】一方、ＡＮＤ回路１０２にはプリンタＩＪ
ＲＡから送られるイネーブル信号ＥＮＢの反転信号が供
給されるので、イネーブル信号ＥＮＢが“ロウ”である
ときのみ、ブロック選択信号Ｎ１〜Ｎ１６が発熱素子に
供給され駆動されることになる。

【００３５】なお、発熱素子の発熱時間とそのタイミン
グは、イネーブル信号ＥＮＢ又は記録信号Ｄ１〜Ｄ８で
定めることができる。また、イネーブル信号をダブルパ
ルスとした制御を行っても良い。この回路では、データ
のパルス幅を制御すれば、個々の発熱素子毎にヒートパ
ルスの幅を制御することができ、それによりインクジェ
ットヘッドの吐出を細かく制御することも可能である。

【００３６】図３に示した構成によれば、電源電圧（Ｖ
H）の供給線と接地電圧（ＧH）の信号線とを含めて、１
５本の信号線（記録信号Ｄ１〜Ｄ８の信号線が８本、ブ
ロック制御信号Ｂ１〜Ｂ４の信号線が４本、イネーブル
信号ＥＮＢ、電源電圧（ＶH）、接地電圧（ＧH）の信号
線が各１本ずつ）がプリンタＩＪＲＡとの間に存在す
る。

【００３７】従ってこの実施形態に従えば、プリンタＩ
ＪＲＡから供給されるブロック制御信号をデコードした
ブロック選択信号によって直接発熱素子が駆動されるの
ではなく、イネーブル信号とブロック選択信号とによっ
て駆動されるので、例えば、デコーダの誤動作による発
熱素子の駆動がされる。

【００３８】＜記録ヘッドＩＪＨの第２の実施形態＞図
５は記録ヘッドＩＪＨの第２の実施形態に従う駆動回路
の構成を示すブロック図である。この回路は第１の実施
形態の記録ヘッドＩＪＨに供給される記録信号Ｄ１〜Ｄ
８をシフトレジスタ及びラッチ回路を介して与えるよう
に構成されている。図５において、１０３はプリンタＩ
ＪＲＡから供給されるクロック信号ＣＫに従って記録デ
ータＤＡＴＡをシリアルに入力する８ビットシフトレジ
スタ、１０４はプリンタＩＪＲＡから供給されるラッチ
信号ＬＡＴＣＨに従って８ビットシフトレジスタ１０３
に格納された８ビット分の記録データＤＡＴＡをラッチ
する８ビットラッチ回路、１０５はイネーブル信号ＥＮ
Ｂと８ビットラッチ回路１０４にラッチされた８ビット
のデータ各ビットとの論理積を演算するＡＮＤ回路１０
５である。

【００３９】そして、ＡＮＤ回路１０５からの出力が記
録信号Ｄ１〜Ｄ８として発熱素子に供給される。これら
の出力と４→１６デコーダ１００からの出力であるブロ
ック選択信号Ｎ１〜Ｎ１６により発熱素子の駆動のタイ
ミング及びパルス幅を定める。この実施形態と第１実施
形態とを比較すると、イネーブル信号ＥＮＢは正論理で
動作するようになっている。即ち、イネーブル信号ＥＮ
Ｂが“ハイ”のときに発熱素子は駆動される。

【００４０】図５に示した構成によれば、電源電圧（Ｖ
H）の供給線と接地電圧（ＧH）の信号線とを含めて、１
０本の信号線（ブロック制御信号Ｂ１〜Ｂ４の信号線が
４本、記録データＤＡＴＡ、クロックＣＫ、イネーブル
信号ＥＮＢ、ラッチ信号ＬＡＴＣＨ、電源電圧（Ｖ
H）、接地電圧（ＧH）の信号線が各１本ずつ）がプリン
タＩＪＲＡとの間に存在する。このようにこの構成は、
第１実施形態で説明した構成と比較してさらに信号線の
本数を減らすことが出来る。

【００４１】図６は図５に示す構成の記録ヘッドＩＪＨ
のに駆動タイミングを示すタイムチャートである。この
タイムチャートによれば、記録データを８ビットシフト
レジスタ１０３にシリアル転送するタイミングと発熱素
子を駆動するタイミングとが重複しないようになってい
る。さて、ノイズの発生はヒートパルス（イネーブル信
号ＥＮＢ）のエッジ付近に集中するが、図６のタイムチ
ャートが示すような制御であれば、１回のデータ転送に
対して、イネーブル信号ＥＮＢとデータ転送のタイミン
グが近接、或は、重複する可能性は、１回又は２回程度
であるので、誤動作の可能性はほとんど無視できるよう
になる。

【００４２】このように、プリンタＩＪＲＡのＭＰＵ１
７０１がヘッドドライバ１７０５を介して制御すること
で、記録データの転送中に発熱素子の駆動による発熱素
子などからのノイズが発生しないようにし、誤動作の可
能性はほとんど無視し得るようにしている。

【００４３】従ってこの実施形態に従えば、ノイズの発
生原因となる発熱素子の駆動が記録データの転送中にな
らないように記録制御することで誤動作の発生を防止す
ることができる。

【００４４】さらには、駆動回路にシフトレジスタやラ
ッチ回路を備えることで、プリンタＩＪＲＡと記録ヘッ
ドとの信号線の数をより減らすようにしている。これに
よって、記録ヘッドとプリンタとの間を接続するケーブ
ルがより小さなものとなり、装置の小型化やコストの削
減にも資する。

【００４５】また、図６に示すように、記録データの転
送を発熱素子の駆動が終了した後に行なう場合には、図
５に示した８ビットラッチ回路１０４を省略することも
可能であり、それにより回路規模を小さくすることも可
能となる。

【００４６】なお、以上の構成に第１実施形態と同じよ
うに、４→１６デコーダ１００の出力であるブロック信
号Ｎ１〜Ｎ１６とイネーブル信号ＥＮＢとの論理積を求
めるＡＮＤゲートを設けてもよい。このようにして誤動
作により発熱素子が駆動されることを一層確実に防ぐこ
とが出来る。

【００４７】さらに、発熱素子の数が多い構成の記録ヘ
ッドの場合には、シフトレジスタの容量をより大きくし
ても良いが、クロックの周波数を高めることなく多数の
発熱素子を駆動するために、複数のシフトレジスタ及び
ラッチ回路を備え、デコーダは各々のシフトレジスタで
駆動される発熱素子に共通に用いるように構成しても良
い。

【００４８】＜記録ヘッドＩＪＨの第３の実施形態＞図
７は記録ヘッドＩＪＨの第３の実施形態に従う駆動回路
の構成を示すブロック図である。この回路は第２の実施
形態の記録ヘッドＩＪＨに含まれる８ビットシフトレジ
スタ１０３に代えて、８つのフリップフロップ回路と３
ビットのデータ選択信号Ｓ１、Ｓ２、Ｓ３をデコードす
る３→８デコーダが設けられている。図７において、１
０６は３→８デコーダ、１０７はフリップフロップ回路
である。

【００４９】このような構成の駆動回路において、記録
データＤＡＴＡは第２実施形態と同様にシリアルに転送
され、その転送データは１ビットずつ、３→８デコーダ
１０６の出力に従って選択されたフリップフロップから
ラッチ回路１０４に記憶される。その他の点では第２実
施形態と同様である。

【００５０】この実施形態ではプリンタＩＪＲＡとの信
号線の数は１２（ブロック制御信号Ｂ１〜Ｂ４の信号線
が４本、データ選択信号Ｓ１〜Ｓ３の信号線が３本、記
録データＤＡＴＡ、イネーブル信号ＥＮＢ、ラッチ信号
ＬＡＴＣＨ、電源電圧（ＶH）、接地電圧（ＧH）の信号
線が各１本ずつ）となり、第２実施形態の構成のように
シフトレジスタを使用した場合と比較して、信号線の本
数は若干増す。しかし、シフトレジスタを使用した場合
には、クロック信号ＣＫに１パルス分のノイズが混入し
ただけでその時の転送データの並び全体がずれてしま
い、異なる位置にドットが記録されるという問題がある
が、この実施形態ではデータ転送中に同様にデータ１ビ
ット分のノイズが混入しても誤動作の及ぶ範囲がその１
ビットだけに限定される。

【００５１】このように、この実施形態に従えば、ノイ
ズ混入時の誤動作の及ぶ範囲をより局所化できるという
利点がある。また、この実施形態のようにフリップフロ
ップを用いた回路は、シフトレジスタ回路と比較してそ
の回路規模が非常に小さいので、回路構造上も、ノイズ
による誤動作の可能性を一層小さくすることができる。

【００５２】さらに、この実施形態でも第２実施形態と
同様に、発熱素子の数が多い構成の記録ヘッドの場合に
は、クロックの周波数を高めることなく多数の発熱素子
を駆動するために、複数のラッチ回路や３→８デコーダ
を備えるように構成しても良い。

【００５３】以上説明した記録ヘッドの駆動回路は、発
熱素子の基板としてＳｉなどを用いる場合にはその基板
に内蔵することができるし、或は、その駆動回路を発熱
素子を有する基板として接続して用いるようにしても良
い。さらに、その駆動回路は、発熱素子の基板に対して
垂直方向にインクを吐出するいわゆるサイドシュータタ
イプの記録ヘッドにも、或は、その基板の端面から基板
に平行方向にインク吐出するいわゆるエッジシュータタ
イプの記録ヘッドにも適用可能である。

【００５４】また、以上説明した３つの実施形態の記録
ヘッドは、その駆動回路の主要部が基本的にはマトリッ
クス回路であり、ノイズによる誤動作が発生したとして
も、その影響は発熱素子の駆動時間と比較して非常に短
い、ノイズが発生した瞬間の僅か１０ｎｓｅｃ程度の時
間だけであるので、インク吐出への影響を小さくできる
という利点もある。

【００５５】以上の実施形態は、特にインクジェット記
録方式の中でも、インク吐出を行わせるために利用され
るエネルギーとして熱エネルギーを発生する手段（例え
ば、電気熱変換体）を備え、前記熱エネルギーによりイ
ンクの状態変化を生起させる方式を用いることにより記
録の高密度化、高精細化が達成できる。

【００５６】その代表的な構成や原理については、例え
ば、米国特許第４７２３１２９号明細書、同第４７４０
７９６号明細書に開示されている基本的な原理を用いて
行うものが好ましい。この方式はいわゆるオンデマンド
型、コンティニュアス型のいずれにも適用可能である
が、特に、本発明に従ってオンデマンド型とした場合に
は、液体（インク）が保持されているシートや液路に対
応して配置されている電気熱変換体に、記録情報に対応
していて膜沸騰を越える急速な温度上昇を与える少なく
とも１つの駆動信号を印加することによって、電気熱変
換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用
面に膜沸騰を生じさせて、結果的にこの駆動信号に１対
１で対応した液体（インク）内の気泡を形成できるので
有効である。この気泡の成長、収縮により吐出用開口を
介して液体（インク）を吐出させて、少なくとも１つの
滴を形成する。この駆動信号をパルス形状をすると、即
時適切に気泡の成長収縮が行われるので、特に応答性に
優れた液体（インク）の吐出が達成でき、より好まし
い。

【００５７】このパルス形状の駆動信号としては、米国
特許第４４６３３５９号明細書、同第４３４５２６２号
明細書に記載されているようなものが適している。な
お、上記熱作用面の温度上昇率に関する発明の米国特許
第４３１３１２４号明細書に記載されている条件を採用
すると、さらに優れた記録を行うことができる。

【００５８】記録ヘッドの構成としては、上述の各明細
書に開示されているような吐出口、液路、電気熱変換体
の組み合わせ構成（直線状液流路または直角液流路）の
他に熱作用面が屈曲する領域に配置されている構成を開
示する米国特許第４５５８３３３号明細書、米国特許第
４４５９６００号明細書を用いた構成も本発明に含まれ
るものである。加えて、複数の電気熱変換体に対して、
共通するスロットを電気熱変換体の吐出部とする構成を
開示する特開昭５９−１２３６７０号公報や熱エネルギ
ーの圧力波を吸収する開口を吐出部に対応させる構成を
開示する特開昭５９−１３８４６１号公報に基づいた構
成としても良い。

【００５９】さらに、記録装置が記録できる最大記録媒
体の幅に対応した長さを有するフルラインタイプの記録
ヘッドとしては、上述した明細書に開示されているよう
な複数記録ヘッドの組み合わせによってその長さを満た
す構成や、一体的に形成された１個の記録ヘッドとして
の構成のいずれでもよい。

【００６０】加えて、上記の実施形態で説明した記録ヘ
ッド自体に一体的にインクタンクが設けられたカートリ
ッジタイプの記録ヘッドのみならず、装置本体に装着さ
れることで、装置本体との電気的な接続や装置本体から
のインクの供給が可能になる交換自在のチップタイプの
記録ヘッドを用いてもよい。

【００６１】また、以上説明した記録装置の構成に、記
録ヘッドに対する回復手段、予備的な手段等を付加する
ことは記録動作を一層安定にできるので好ましいもので
ある。これらを具体的に挙げれば、記録ヘッドに対して
のキャッピング手段、クリーニング手段、加圧あるいは
吸引手段、電気熱変換体あるいはこれとは別の加熱素子
あるいはこれらの組み合わせによる予備加熱手段などが
ある。また、記録とは別の吐出を行う予備吐出モードを
備えることも安定した記録を行うために有効である。

【００６２】さらに、記録装置の記録モードとしては黒
色等の主流色のみの記録モードだけではなく、記録ヘッ
ドを一体的に構成するか複数個の組み合わせによってで
も良いが、異なる色の複色カラー、または混色によるフ
ルカラーの少なくとも１つを備えた装置とすることもで
きる。

【００６３】以上説明した実施の形態においては、イン
クが液体であることを前提として説明しているが、室温
やそれ以下で固化するインクであっても、室温で軟化も
しくは液化するものを用いても良く、あるいはインクジ
ェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下
の範囲内で温度調整を行ってインクの粘性を安定吐出範
囲にあるように温度制御するものが一般的であるから、
使用記録信号付与時にインクが液状をなすものであれば
よい。

【００６４】加えて、積極的に熱エネルギーによる昇温
をインクの固形状態から液体状態への状態変化のエネル
ギーとして使用せしめることで積極的に防止するため、
またはインクの蒸発を防止するため、放置状態で固化し
加熱によって液化するインクを用いても良い。いずれに
しても熱エネルギーの記録信号に応じた付与によってイ
ンクが液化し、液状インクが吐出されるものや、記録媒
体に到達する時点では既に固化し始めるもの等のよう
な、熱エネルギーの付与によって初めて液化する性質の
インクを使用する場合も本発明は適用可能である。この
ような場合インクは、特開昭５４−５６８４７号公報あ
るいは特開昭６０−７１２６０号公報に記載されるよう
な、多孔質シート凹部または貫通孔に液状または固形物
として保持された状態で、電気熱変換体に対して対向す
るような形態としてもよい。本発明においては、上述し
た各インクに対して最も有効なものは、上述した膜沸騰
方式を実行するものである。

【００６５】さらに加えて、本発明に係る記録装置の形
態としては、コンピュータ等の情報処理機器の画像出力
端末として一体または別体に設けられるものの他、リー
ダ等と組み合わせた複写装置、さらには送受信機能を有
するファクシミリ装置の形態を取るものであっても良
い。

【００６６】なお、本発明は、複数の機器（例えば、ホ
ストコンピュータ、インタフェース機器、リーダ、プリ
ンタなど）から構成されるシステムに適用しても、一つ
の機器からなる装置（例えば、複写機、ファクシミリ装
置など）に適用してもよい。

【００６７】

【発明の効果】以上説明したように本発明によれば、
Ｍ個ずつＮ個のブロックに分割されてＭ個ずつＮ回に分
けて分割駆動されるＭ×Ｎ個の記録素子と、Ｍ×Ｎ個の
記録素子に通電して駆動するＭ×Ｎ個の駆動回路と、Ｍ
個の記録素子に対応した記録データを入力する入力回路
とを備え、その駆動回路により記録素子を駆動する場合
には、分割駆動されるブロックをブロック選択信号によ
って選択し、入力回路から入力される記録データとブロ
ック選択信号に応じて駆動信号を駆動回路に出力するの
で、記録素子の選択のみによって記録動作が発生する場
合と比べて、誤動作の可能性をより低く抑え、信頼性の
高い記録動作を実行できるという効果がある。

【００６８】また、請求項４や請求項６に記載の発明に
よれば、記録データをシリアルに入力することでその記
録ヘッドを用いる記録装置との信号線の数を減らした
り、或は、入力記録データのホールドのためにフリップ
フロップを用いることで回路規模をより小さくすること
ができるので、記録ヘッドそれ自体とその記録装置の小
型化やコストの削減に貢献できる。

【００６９】

【図面の簡単な説明】

【図１】本発明の代表的な実施の形態であるインクジェ
ットプリンタＩＪＲＡの構成の概要を示す外観斜視図で
ある。

【図２】インクジェットプリンタＩＪＲＡの制御回路の
構成を示すブロック図である。

【図３】記録ヘッドＩＪＨの第１の実施形態に従う駆動
回路の構成を示すブロック図である。

【図４】図３に示す構成の記録ヘッドＩＪＨのに駆動タ
イミングを示すタイムチャートである。

【図５】記録ヘッドＩＪＨの第２の実施形態に従う駆動
回路の構成を示すブロック図である。

【図６】図５に示す構成の記録ヘッドＩＪＨのに駆動タ
イミングを示すタイムチャートである。

【図７】記録ヘッドＩＪＨの第３の実施形態に従う駆動
回路の構成を示すブロック図である。

【符号の説明】

１７００インタフェース１７０１ＭＰＵ１７０２ＲＯＭ１７０３ＲＡＭ１７０４ゲートアレイ（Ｇ．Ａ．）１７０５ヘッドドライバＩＪＨ記録ヘッド

Claims

【特許請求の範囲】

【請求項１】Ｍ個ずつＮ個のブロックに分割されてＭ
個ずつＮ回に分けて分割駆動されるＭ×Ｎ個の記録素子
と、前記Ｍ×Ｎ個の記録素子に通電して駆動するＭ×Ｎ個の
駆動回路と、前記分割駆動されるブロックを選択する選択回路と、Ｍ個の記録素子に対応した記録データを入力する入力回
路と、前記入力回路から入力する記録データと前記選択回路に
よるブロック選択信号に応じて駆動信号を前記駆動回路
に出力する出力回路とを有することを特徴とする記録ヘ
ッド。
【請求項２】前記出力回路は、前記選択回路によるブ
ロック選択信号と前記記録データとの論理積を演算する
ＡＮＤ回路を備え、前記ＡＮＤ回路の演算結果によって前記駆動信号を前記
駆動回路に出力することを特徴とする請求項１に記載の
記録ヘッド。
【請求項３】前記出力回路は、Ｍビットパラレルに入
力される記録データと前記ブロック選択信号との論理積
を演算し、該演算結果に基づいて記録素子を駆動するた
めの駆動信号を出力することを特徴とする請求項２に記
載の記録ヘッド。
【請求項４】前記入力回路は、供給されるクロックに
従って記録データをシリアルに入力して一時的に格納す
るシフトレジスタと、前記シフトレジスタに格納された記録データをラッチす
るラッチ回路とを有することを特徴とする請求項１に記
載の記録ヘッド。
【請求項５】前記出力回路は、前記ラッチ回路によっ
てラッチされた記録データと前記ブロック選択信号との
論理積を演算するＡＮＤ回路を備え、前記ＡＮＤ回路の演算結果に従って前記駆動回路に前記
駆動信号を出力することを特徴とする請求項４に記載の
記録ヘッド。
【請求項６】前記入力回路は、記録データを入力して一時的にホールドする複数のフリ
ップフロップと、前記フリップフロップに格納された記録データをラッチ
するラッチ回路と、選択信号を入力してデコードし前記デコード結果に従っ
て前記記録データをホールドすべきフリップフロップを
前記複数のフリップフロップから選択するデコード回路
とを有することを特徴とする請求項１に記載の記録ヘッ
ド。
【請求項７】前記記録素子は発熱体を備えることを特
徴とする請求項１に記載の記録ヘッド。
【請求項８】前記記録ヘッドは、前記発熱体から発生
する熱エネルギーを利用してインクを吐出する記録ヘッ
ドであることを特徴とする請求項７に記載の記録ヘッ
ド。
【請求項９】前記記録ヘッドは、インクを吐出して記
録を行うインクジェット記録ヘッドであることを特徴と
する請求項１に記載の記録ヘッド。
【請求項１０】請求項１に記載の記録ヘッドを備えた
ことを特徴とする記録装置。