JPH09312336A - 接続孔形成法 - Google Patents
接続孔形成法Info
- Publication number
- JPH09312336A JPH09312336A JP8148658A JP14865896A JPH09312336A JP H09312336 A JPH09312336 A JP H09312336A JP 8148658 A JP8148658 A JP 8148658A JP 14865896 A JP14865896 A JP 14865896A JP H09312336 A JPH09312336 A JP H09312336A
- Authority
- JP
- Japan
- Prior art keywords
- connection hole
- resist
- insulating film
- layers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 高アスペクト比で微細な接続孔を簡単に形成
する。 【解決手段】 基板１０の表面に所望の接続孔パターン
に対応してレジスト層１２Ａ，１２Ｂを形成した後、層
１２Ａ，１２Ｂを覆ってＳＯＧ（スピン・オン・ガラ
ス）等の絶縁膜１４を形成する。絶縁膜１４を層１２
Ａ，１２Ｂが露呈するまでエッチバックした後、アッシ
ング等により層１２Ａ，１２Ｂを除去する。この結果、
層１２Ａ，１２Ｂに対応する接続孔が得られる。パター
ン形成材層としては、レジスト層の代りにＳｉＮ又はポ
リＳｉ層等を用いてもよい。基板１０は、基板表面に絶
縁膜を介して配線が予め形成されているもの又は形成さ
れていないもののいずれでもよい。
する。 【解決手段】 基板１０の表面に所望の接続孔パターン
に対応してレジスト層１２Ａ，１２Ｂを形成した後、層
１２Ａ，１２Ｂを覆ってＳＯＧ（スピン・オン・ガラ
ス）等の絶縁膜１４を形成する。絶縁膜１４を層１２
Ａ，１２Ｂが露呈するまでエッチバックした後、アッシ
ング等により層１２Ａ，１２Ｂを除去する。この結果、
層１２Ａ，１２Ｂに対応する接続孔が得られる。パター
ン形成材層としては、レジスト層の代りにＳｉＮ又はポ
リＳｉ層等を用いてもよい。基板１０は、基板表面に絶
縁膜を介して配線が予め形成されているもの又は形成さ
れていないもののいずれでもよい。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩ等の半導
体装置の製造に用いるに好適な接続孔形成法に関し、特
に所望の接続孔パターンに対応してレジスト等のパター
ン形成材層を形成した後パターン形成材層を覆う絶縁膜
の形成、絶縁膜の平面的除去及びパターン形成材層の除
去を行なうことにより高アスペクト比（孔径に対して孔
深さが大）で微細な接続孔を簡単に形成可能としたもの
である。
体装置の製造に用いるに好適な接続孔形成法に関し、特
に所望の接続孔パターンに対応してレジスト等のパター
ン形成材層を形成した後パターン形成材層を覆う絶縁膜
の形成、絶縁膜の平面的除去及びパターン形成材層の除
去を行なうことにより高アスペクト比（孔径に対して孔
深さが大）で微細な接続孔を簡単に形成可能としたもの
である。
【０００２】
【従来の技術】従来、ＬＳＩ製造に用いられる接続孔形
成法としては、図１９〜２１に示すものが知られてい
る。
成法としては、図１９〜２１に示すものが知られてい
る。
【０００３】図１９の工程では、基板１の表面を覆うシ
リコンオキサイド等の絶縁膜２の上にレジスト層３を形
成した後、レジスト層３に周知の露光・現像処理を施し
て所望の接続孔パターンに対応した孔３ａ，３ｂを形成
する。
リコンオキサイド等の絶縁膜２の上にレジスト層３を形
成した後、レジスト層３に周知の露光・現像処理を施し
て所望の接続孔パターンに対応した孔３ａ，３ｂを形成
する。
【０００４】次に、図２０の工程では、レジスト層３を
マスクとする選択エッチング処理により孔３ａ，３ｂに
それぞれ対応した接続孔２ａ，２ｂを絶縁膜２に形成す
る。選択エッチング処理は、１回の異方性ドライエッチ
ングで行なうこともあるが、等方性のウェット又はドラ
イエッチングを行なった後異方性のドライエッチングを
行なうと、図２０に示すように開口部の段差が軽減され
た接続孔２ａ，２ｂが得られる。
マスクとする選択エッチング処理により孔３ａ，３ｂに
それぞれ対応した接続孔２ａ，２ｂを絶縁膜２に形成す
る。選択エッチング処理は、１回の異方性ドライエッチ
ングで行なうこともあるが、等方性のウェット又はドラ
イエッチングを行なった後異方性のドライエッチングを
行なうと、図２０に示すように開口部の段差が軽減され
た接続孔２ａ，２ｂが得られる。
【０００５】この後、図２１の工程では、基板上面にＡ
ｌ等の配線材を被着し、その被着層を周知のホトリソグ
ラフィ及び選択エッチング処理によりパターニングして
接続孔２ａ，２ｂにそれぞれ通ずる配線層４Ａ，４Ｂを
形成する。
ｌ等の配線材を被着し、その被着層を周知のホトリソグ
ラフィ及び選択エッチング処理によりパターニングして
接続孔２ａ，２ｂにそれぞれ通ずる配線層４Ａ，４Ｂを
形成する。
【０００６】基板１は、基板表面に絶縁膜を介して配線
が予め形成されていたり、形成されていなかったりす
る。基板表面に配線が形成されている場合、配線層４
Ａ，４Ｂは、通常、基板表面の配線に接続される。基板
表面に配線が形成されていない場合、配線層４Ａ，４Ｂ
は、通常、基板表面の不純物ドープ領域に接続される。
が予め形成されていたり、形成されていなかったりす
る。基板表面に配線が形成されている場合、配線層４
Ａ，４Ｂは、通常、基板表面の配線に接続される。基板
表面に配線が形成されていない場合、配線層４Ａ，４Ｂ
は、通常、基板表面の不純物ドープ領域に接続される。
【０００７】図２０に示したように接続孔２ａ，２ｂの
開口部で段差を軽減すると、図２１に示したように配線
層４Ａ，４Ｂの段差被覆性が改善される。
開口部で段差を軽減すると、図２１に示したように配線
層４Ａ，４Ｂの段差被覆性が改善される。
【０００８】
【発明が解決しようとする課題】上記した従来技術によ
ると、レジスト層をマスクとして絶縁膜を選択的にドラ
イエッチングして接続孔を形成するので、接続孔のアス
ペクト比（孔径に対する孔深さの比）が大きくなるにつ
れてエッチングガスの入り込みが不十分となり、加工が
困難になる。
ると、レジスト層をマスクとして絶縁膜を選択的にドラ
イエッチングして接続孔を形成するので、接続孔のアス
ペクト比（孔径に対する孔深さの比）が大きくなるにつ
れてエッチングガスの入り込みが不十分となり、加工が
困難になる。
【０００９】また、接続孔の開口部で段差を軽減するた
めに等方性のウェット又はドライエッチングを行なう
と、工程数が増加する。
めに等方性のウェット又はドライエッチングを行なう
と、工程数が増加する。
【００１０】さらに、接続孔２ａ，２ｂを基板表面の不
純物ドープ領域への接続孔として形成する場合、エッチ
ング用のプラズマが接続孔を介して不純物ドープ領域の
表面に到達し、結晶欠陥等のダメージ層を発生させた
り、過剰エッチングや反応生成物のデポジションを招い
たりする。このため、ダメージ回復のためにアニール処
理を行なったり、ダメージ層除去のためにドライエッチ
ング処理を行なったりする必要があり、工程数が増加す
る。
純物ドープ領域への接続孔として形成する場合、エッチ
ング用のプラズマが接続孔を介して不純物ドープ領域の
表面に到達し、結晶欠陥等のダメージ層を発生させた
り、過剰エッチングや反応生成物のデポジションを招い
たりする。このため、ダメージ回復のためにアニール処
理を行なったり、ダメージ層除去のためにドライエッチ
ング処理を行なったりする必要があり、工程数が増加す
る。
【００１１】この発明の目的は、高アスペクト比で微細
な接続孔を簡単に形成することができる新規な接続孔形
成法を提供することにある。
な接続孔を簡単に形成することができる新規な接続孔形
成法を提供することにある。
【００１２】
【課題を解決するための手段】この発明に係る接続孔形
成法は、基板に所望の接続孔パターンに対応してパター
ン形成材層を形成する工程と、前記基板に前記パターン
形成材層を覆って絶縁膜を形成する工程と、前記絶縁膜
を前記パターン形成材層の上部が露呈するまで平面的に
除去する工程と、この除去工程の後前記パターン形成材
層を除去することにより前記絶縁膜に前記パターン形成
材層に対応する接続孔を形成する工程とを含むものであ
る。絶縁膜を平面的に除去する処理としては、エッチバ
ック処理又はＣＭＰ（化学的機械的研磨）処理等を用い
ることができる。
成法は、基板に所望の接続孔パターンに対応してパター
ン形成材層を形成する工程と、前記基板に前記パターン
形成材層を覆って絶縁膜を形成する工程と、前記絶縁膜
を前記パターン形成材層の上部が露呈するまで平面的に
除去する工程と、この除去工程の後前記パターン形成材
層を除去することにより前記絶縁膜に前記パターン形成
材層に対応する接続孔を形成する工程とを含むものであ
る。絶縁膜を平面的に除去する処理としては、エッチバ
ック処理又はＣＭＰ（化学的機械的研磨）処理等を用い
ることができる。
【００１３】この発明の方法によると、所望の接続孔パ
ターンに対応して形成したパターン形成材層を絶縁膜の
形成及び平面的除去の後に除去することにより接続孔が
形成される。従って、ドライエッチングによる困難な孔
加工を必要とせず、高アスペクト比で微細な接続孔を簡
単に形成可能である。また、基板表面にプラズマによる
ダメージ層が形成されることもなくなる。
ターンに対応して形成したパターン形成材層を絶縁膜の
形成及び平面的除去の後に除去することにより接続孔が
形成される。従って、ドライエッチングによる困難な孔
加工を必要とせず、高アスペクト比で微細な接続孔を簡
単に形成可能である。また、基板表面にプラズマによる
ダメージ層が形成されることもなくなる。
【００１４】この発明に係る接続孔形成法にあっては、
パターン形成材層を形成する工程でパターン形成材層を
上部より下部が細くなるように形成することにより接続
孔形成工程では接続孔を下部より上部が大サイズとなる
ように形成してもよい。レジスト等のパターン形成材層
を上部より下部が細くなるように形成することは、ネガ
レジストの使用等により簡単に実現できる。従って、下
部より上部が大サイズとなって開口部の段差が軽減され
た接続孔を簡単に得ることができる。
パターン形成材層を形成する工程でパターン形成材層を
上部より下部が細くなるように形成することにより接続
孔形成工程では接続孔を下部より上部が大サイズとなる
ように形成してもよい。レジスト等のパターン形成材層
を上部より下部が細くなるように形成することは、ネガ
レジストの使用等により簡単に実現できる。従って、下
部より上部が大サイズとなって開口部の段差が軽減され
た接続孔を簡単に得ることができる。
【００１５】
【発明の実施の形態】図１〜６は、この発明に係る接続
孔形成法を示すもので、各々の図に対応する工程（１）
〜（６）を順次に説明する。
孔形成法を示すもので、各々の図に対応する工程（１）
〜（６）を順次に説明する。
【００１６】（１）基板１０の表面には、周知の回転塗
布法等によりレジスト層１２を形成する。基板１０とし
ては、Ｓｉ等の半導体基板の表面に所要の不純物ドープ
領域が形成されただけで配線が未形成のもの又は基板表
面に絶縁膜を介して配線が形成済みのもののいずれを用
いてもよい。
布法等によりレジスト層１２を形成する。基板１０とし
ては、Ｓｉ等の半導体基板の表面に所要の不純物ドープ
領域が形成されただけで配線が未形成のもの又は基板表
面に絶縁膜を介して配線が形成済みのもののいずれを用
いてもよい。
【００１７】（２）レジスト層１２に周知の露光・現像
処理を施すことにより所望の接続孔パターンに対応して
レジスト層１２Ａ，１２Ｂ（いずれもレジスト層１２の
一部）を残存させる。この場合、レジスト層１２Ａ，１
２Ｂは、側部が基板表面とほぼ直角をなすように形成す
る。この後、レジスト層１２Ａ，１２Ｂに遠紫外線照
射、ベーキング等の硬化処理を施す。これは、次のＳＯ
Ｇ（スピン・オン・ガラス）塗布工程でレジスト層１２
Ａ，１２Ｂが変形するのを防ぐためである。
処理を施すことにより所望の接続孔パターンに対応して
レジスト層１２Ａ，１２Ｂ（いずれもレジスト層１２の
一部）を残存させる。この場合、レジスト層１２Ａ，１
２Ｂは、側部が基板表面とほぼ直角をなすように形成す
る。この後、レジスト層１２Ａ，１２Ｂに遠紫外線照
射、ベーキング等の硬化処理を施す。これは、次のＳＯ
Ｇ（スピン・オン・ガラス）塗布工程でレジスト層１２
Ａ，１２Ｂが変形するのを防ぐためである。
【００１８】（３）基板１０の表面に回転塗布法等によ
りレジスト層１２Ａ，１２Ｂを覆ってＳＯＧを塗布した
後例えば１５０℃〜２００℃でホットプレートベークを
行なうことによりＳＯＧからなる絶縁膜１４を形成す
る。ＳＯＧの代りに水素シルセスキオキサン樹脂等を用
いてもよい。
りレジスト層１２Ａ，１２Ｂを覆ってＳＯＧを塗布した
後例えば１５０℃〜２００℃でホットプレートベークを
行なうことによりＳＯＧからなる絶縁膜１４を形成す
る。ＳＯＧの代りに水素シルセスキオキサン樹脂等を用
いてもよい。
【００１９】（４）レジスト層１２Ａ，１２Ｂの上部が
露呈するまで絶縁膜１４をエッチバックする。このとき
のエッチバック条件は、一例として、 ガス流量：ＣＨＦ3 ／ＣＦ4 ／Ｈｅ＝２０／２０／９０
ｓｃｃｍ 圧力：２６０Ｐａ ＲＦパワー：２７５Ｗ とすることができる。
露呈するまで絶縁膜１４をエッチバックする。このとき
のエッチバック条件は、一例として、 ガス流量：ＣＨＦ3 ／ＣＦ4 ／Ｈｅ＝２０／２０／９０
ｓｃｃｍ 圧力：２６０Ｐａ ＲＦパワー：２７５Ｗ とすることができる。
【００２０】（５）アッシングによりレジスト層１２
Ａ，１２Ｂを除去する。この結果、層１２Ａ，１２Ｂに
それぞれ対応する接続孔１４ａ，１４ｂが絶縁膜１４に
形成される。このときのアッシング条件は、一例とし
て、 ガス流量：Ｏ2 ＝１０００ｓｃｃｍ 圧力：８００ｍＴｏｒｒ ＲＦパワー：８００Ｗ とすることができる。
Ａ，１２Ｂを除去する。この結果、層１２Ａ，１２Ｂに
それぞれ対応する接続孔１４ａ，１４ｂが絶縁膜１４に
形成される。このときのアッシング条件は、一例とし
て、 ガス流量：Ｏ2 ＝１０００ｓｃｃｍ 圧力：８００ｍＴｏｒｒ ＲＦパワー：８００Ｗ とすることができる。
【００２１】アッシング処理に代えて次の（イ）又は
（ロ）のような処理を用いてもレジスト層１２Ａ，１２
Ｂを除去することができる。
（ロ）のような処理を用いてもレジスト層１２Ａ，１２
Ｂを除去することができる。
【００２２】（イ）酸剥離処理：Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2
＝１０／１の混合液（１４０℃）にディップすることに
よりレジスト層１２Ａ，１２Ｂを除去する。
＝１０／１の混合液（１４０℃）にディップすることに
よりレジスト層１２Ａ，１２Ｂを除去する。
【００２３】（ロ）有機剥離処理：有機系剥離液をスプ
レー噴射することによりレジスト層１２Ａ，１２Ｂを除
去する。
レー噴射することによりレジスト層１２Ａ，１２Ｂを除
去する。
【００２４】接続孔１４ａ，１４ｂを形成した後、絶縁
膜１４に約４００℃でアニール処理を施す。
膜１４に約４００℃でアニール処理を施す。
【００２５】（６）絶縁膜１４の上に接続孔１４ａ，１
４ｂを覆ってＡｌ又はＡｌ合金等の配線材をスパッタ法
等により被着した後、その被着層をホトリソグラフィ及
び選択エッチング処理によってパターニングすることに
より接続孔１４ａ，１４ｂにそれぞれ通ずる配線層１６
Ａ，１６Ｂを形成する。配線材を被着する前にバリア性
の導電層を形成したり、バリア性の導電層を形成した後
接続孔１４ａ，１４ｂにＷ（タングステン）等の導電材
層を埋め込んだり、配線材を被着した後埋め込み性を改
善するためリフロー処理を施したりしてもよい。
４ｂを覆ってＡｌ又はＡｌ合金等の配線材をスパッタ法
等により被着した後、その被着層をホトリソグラフィ及
び選択エッチング処理によってパターニングすることに
より接続孔１４ａ，１４ｂにそれぞれ通ずる配線層１６
Ａ，１６Ｂを形成する。配線材を被着する前にバリア性
の導電層を形成したり、バリア性の導電層を形成した後
接続孔１４ａ，１４ｂにＷ（タングステン）等の導電材
層を埋め込んだり、配線材を被着した後埋め込み性を改
善するためリフロー処理を施したりしてもよい。
【００２６】配線層１６Ａ，１６Ｂは、絶縁膜１４の直
下に複数の不純物ドープ領域がある場合はそれらの不純
物ドープ領域にそれぞれ接続され、絶縁膜１４の直下に
複数の配線層が形成されている場合はそれらの配線層に
それぞれ接続される。絶縁膜１４は、配線層１６Ａ，１
６Ｂを絶縁膜１４の直下の不純物ドープ領域に接続した
場合は配線下地膜として作用し、配線層１６Ａ，１６Ｂ
を絶縁膜１４の直下の配線層に接続した場合は上下配線
層間を絶縁する層間絶縁膜として作用する。
下に複数の不純物ドープ領域がある場合はそれらの不純
物ドープ領域にそれぞれ接続され、絶縁膜１４の直下に
複数の配線層が形成されている場合はそれらの配線層に
それぞれ接続される。絶縁膜１４は、配線層１６Ａ，１
６Ｂを絶縁膜１４の直下の不純物ドープ領域に接続した
場合は配線下地膜として作用し、配線層１６Ａ，１６Ｂ
を絶縁膜１４の直下の配線層に接続した場合は上下配線
層間を絶縁する層間絶縁膜として作用する。
【００２７】図１〜６に関して上記した実施形態によれ
ば、レジスト層１２Ａ，１２Ｂの形状及び大きさを忠実
に反映した形で絶縁膜１４に接続孔１４ａ，１４ｂを形
成することができる。近年、レジストを用いたホトリソ
グラフィの微細加工技術は著しく進歩しており、この技
術をそのまま接続孔形成に生かせるため、高アスペクト
比で微細な接続孔を簡単に形成することができる。
ば、レジスト層１２Ａ，１２Ｂの形状及び大きさを忠実
に反映した形で絶縁膜１４に接続孔１４ａ，１４ｂを形
成することができる。近年、レジストを用いたホトリソ
グラフィの微細加工技術は著しく進歩しており、この技
術をそのまま接続孔形成に生かせるため、高アスペクト
比で微細な接続孔を簡単に形成することができる。
【００２８】また、孔加工にドライエッチングを使用し
ないので、寸法変換差を考慮する必要がなく、ホトリソ
グラフィでの加工寸法通りに忠実に接続孔が形成され、
寸法制御性が極めて良好である。
ないので、寸法変換差を考慮する必要がなく、ホトリソ
グラフィでの加工寸法通りに忠実に接続孔が形成され、
寸法制御性が極めて良好である。
【００２９】さらに、孔加工にドライエッチングを使用
しないので、ドライエッチング時のパーティクル付着に
よる歩留り低下を回避することができる。接続孔１４
ａ，１４ｂを基板表面の不純物ドープ領域への接続孔と
して形成する場合でも、ドライエッチング時のプラズマ
によるダメージ発生がないため、ダメージ除去処理やダ
メージ回復のためのアニール処理等は不要であり、工程
的に簡単である。
しないので、ドライエッチング時のパーティクル付着に
よる歩留り低下を回避することができる。接続孔１４
ａ，１４ｂを基板表面の不純物ドープ領域への接続孔と
して形成する場合でも、ドライエッチング時のプラズマ
によるダメージ発生がないため、ダメージ除去処理やダ
メージ回復のためのアニール処理等は不要であり、工程
的に簡単である。
【００３０】図７〜１２は、この発明の他の実施形態に
係る接続孔形成法を示すものである。
係る接続孔形成法を示すものである。
【００３１】図７の工程では、基板１０の表面にＳｉＮ
（シリコンナイトライド）又はポリＳｉ層２０をＣＶＤ
（ケミカル・ベーパー・デポジション）法等により形成
する。そして、ＳｉＮ又はポリＳｉ層２０の上には、図
１に関して前述したと同様にしてレジスト層２２を形成
すると共にレジスト層２２に露光・現像処理を施すこと
により所望の接続孔パターンに対応してレジスト層２２
Ａ，２２Ｂ（いずれもレジスト層２２の一部）を残存さ
せる。
（シリコンナイトライド）又はポリＳｉ層２０をＣＶＤ
（ケミカル・ベーパー・デポジション）法等により形成
する。そして、ＳｉＮ又はポリＳｉ層２０の上には、図
１に関して前述したと同様にしてレジスト層２２を形成
すると共にレジスト層２２に露光・現像処理を施すこと
により所望の接続孔パターンに対応してレジスト層２２
Ａ，２２Ｂ（いずれもレジスト層２２の一部）を残存さ
せる。
【００３２】図８の工程では、レジスト層２２Ａ，２２
ＢをマスクとしてＳｉＮ又はポリＳｉ層２０をドライエ
ッチングすることにより接続孔パターンに対応してＳｉ
Ｎ又はポリＳｉ層２０Ａ，２０Ｂ（いずれもＳｉＮ又は
ポリＳｉ層２０の一部）を残存させる。このときのドラ
イエッチング条件を例示すると、ＳｉＮについては、 ガス流量：ＳＦ6 ／Ｈｅ＝１５／６５ｓｃｃｍ 圧力：０．２Ｔｏｒｒ ＲＦパワー：３００Ｗ とすることができ、ポリＳｉについては、 ガス流量：ＳＦ6 ／フロン３２／Ｃｌ2 ＝４／２５／８
０ｓｃｃｍ 圧力：１０ｍＴｏｒｒ ＲＦパワー：３０Ｗ とすることができる。
ＢをマスクとしてＳｉＮ又はポリＳｉ層２０をドライエ
ッチングすることにより接続孔パターンに対応してＳｉ
Ｎ又はポリＳｉ層２０Ａ，２０Ｂ（いずれもＳｉＮ又は
ポリＳｉ層２０の一部）を残存させる。このときのドラ
イエッチング条件を例示すると、ＳｉＮについては、 ガス流量：ＳＦ6 ／Ｈｅ＝１５／６５ｓｃｃｍ 圧力：０．２Ｔｏｒｒ ＲＦパワー：３００Ｗ とすることができ、ポリＳｉについては、 ガス流量：ＳＦ6 ／フロン３２／Ｃｌ2 ＝４／２５／８
０ｓｃｃｍ 圧力：１０ｍＴｏｒｒ ＲＦパワー：３０Ｗ とすることができる。
【００３３】図９の工程では、基板１０の表面にＳｉＮ
又はポリＳｉ層２０Ａ，２０Ｂを覆って層間絶縁膜２４
を形成する。絶縁膜２４は、一例として次のように形成
することができる。すなわち、プラズマＣＶＤ法により
５５０ｎｍの厚さのシリコンオキサイド（ＳｉＯ2 ）膜
を最下層として形成した後、５６０ｎｍの厚さのＳＯＧ
膜を最下層のシリコンオキサイド膜の上に形成すると共
にＳＯＧ膜を６３０ｎｍの厚さだけエッチバックするこ
とにより表面の平坦化を図り、更に平坦化された表面の
上に５００ｎｍの厚さのシリコンオキサイド（ＳｉＯ
2 ）膜をプラズマＣＶＤ法により形成する。場合によっ
ては、ＳＯＧ膜の形成及びエッチバックを含む平坦化工
程を省略してもよい。
又はポリＳｉ層２０Ａ，２０Ｂを覆って層間絶縁膜２４
を形成する。絶縁膜２４は、一例として次のように形成
することができる。すなわち、プラズマＣＶＤ法により
５５０ｎｍの厚さのシリコンオキサイド（ＳｉＯ2 ）膜
を最下層として形成した後、５６０ｎｍの厚さのＳＯＧ
膜を最下層のシリコンオキサイド膜の上に形成すると共
にＳＯＧ膜を６３０ｎｍの厚さだけエッチバックするこ
とにより表面の平坦化を図り、更に平坦化された表面の
上に５００ｎｍの厚さのシリコンオキサイド（ＳｉＯ
2 ）膜をプラズマＣＶＤ法により形成する。場合によっ
ては、ＳＯＧ膜の形成及びエッチバックを含む平坦化工
程を省略してもよい。
【００３４】図１０の工程では、ＳｉＮ又はポリＳｉ層
２０Ａ，２０Ｂの上部が露呈するまで絶縁膜２４をエッ
チバック又はＣＭＰ処理して除去する。このときのエッ
チバック条件は、図４で述べたＳＯＧのエッチバック条
件と同様にすることができる。
２０Ａ，２０Ｂの上部が露呈するまで絶縁膜２４をエッ
チバック又はＣＭＰ処理して除去する。このときのエッ
チバック条件は、図４で述べたＳＯＧのエッチバック条
件と同様にすることができる。
【００３５】図１１の工程では、ＳｉＮ又はポリＳｉ層
２０Ａ，２０Ｂを除去する。この結果、層２０Ａ，２０
Ｂにそれぞれ対応する接続孔２４ａ，２４ｂが絶縁膜２
４に形成される。層２０Ａ，２０ＢがＳｉＮからなる場
合は、１６０℃に加熱したリン酸（Ｈ3 ＰＯ4 ）液にデ
ィップすることにより層２０Ａ，２０Ｂを除去すること
ができる。また、層２０Ａ，２０ＢがポリＳｉからなる
場合は、図８で述べたポリＳｉのドライエッチングと同
様の条件でドライエッチングを行なうことにより層２０
Ａ，２０Ｂを除去することができ、ドライエッチングの
代りに薬液を用いてもポリＳｉを除去することができ
る。ＳｉＮ又はポリＳｉのいずれの場合でも、絶縁膜２
４に対して高選択比で除去可能である。
２０Ａ，２０Ｂを除去する。この結果、層２０Ａ，２０
Ｂにそれぞれ対応する接続孔２４ａ，２４ｂが絶縁膜２
４に形成される。層２０Ａ，２０ＢがＳｉＮからなる場
合は、１６０℃に加熱したリン酸（Ｈ3 ＰＯ4 ）液にデ
ィップすることにより層２０Ａ，２０Ｂを除去すること
ができる。また、層２０Ａ，２０ＢがポリＳｉからなる
場合は、図８で述べたポリＳｉのドライエッチングと同
様の条件でドライエッチングを行なうことにより層２０
Ａ，２０Ｂを除去することができ、ドライエッチングの
代りに薬液を用いてもポリＳｉを除去することができ
る。ＳｉＮ又はポリＳｉのいずれの場合でも、絶縁膜２
４に対して高選択比で除去可能である。
【００３６】図１２の工程では、図６に関して前述した
と同様にして接続孔２４ａ，２４ｂにそれぞれ通ずる配
線層２６Ａ，２６Ｂを絶縁膜２４の上に形成する。配線
層２６Ａ，２６Ｂは、図６に関して前述したと同様に下
層配線に接続される。
と同様にして接続孔２４ａ，２４ｂにそれぞれ通ずる配
線層２６Ａ，２６Ｂを絶縁膜２４の上に形成する。配線
層２６Ａ，２６Ｂは、図６に関して前述したと同様に下
層配線に接続される。
【００３７】図７〜１２に関して上記した実施形態によ
れば、孔加工にドライエッチングを用いないので、高ア
スペクト比で微細な接続孔を簡単に形成することができ
る。また、ドライエッチング時のダメージ発生を回避で
きるため、ダメージ回復処理又はダメージ層除去処理も
不要である。
れば、孔加工にドライエッチングを用いないので、高ア
スペクト比で微細な接続孔を簡単に形成することができ
る。また、ドライエッチング時のダメージ発生を回避で
きるため、ダメージ回復処理又はダメージ層除去処理も
不要である。
【００３８】その上、パターン形成材としてＳｉＮ又は
ポリＳｉを用いたので、レジスト層を用いた場合に比べ
て高温でプラズマＣＶＤ法、常圧ＣＶＤ法等によりシリ
コンオキサイド等の層間絶縁膜２４を形成することがで
き、高信頼化に有利である。すなわち、パターン形成材
としてレジストを用いた場合、レジストが耐えられる程
度の低温で形成可能なＳＯＧ等の層間絶縁膜を用いるこ
とになる。例えばＳＯＧのみで層間絶縁膜を構成した場
合、ＳＯＧが多くの水分を含む性質を有するため、層間
絶縁膜の下方でトランジスタ特性に悪影響を及ぼすおそ
れがある。そこで、上記した実施形態で示したようにプ
ラズマＣＶＤ法で形成したシリコンオキサイド膜をＳＯ
Ｇ膜の下に敷いた構造にすると、トランジスタ特性への
悪影響を回避することができる。なお、図７〜１２に示
した工程は、基板表面に形成した不純物ドープ領域に配
線層２６Ａ，２６Ｂを接続する場合（絶縁膜２４を配線
下地膜とする場合）にも応用可能である。
ポリＳｉを用いたので、レジスト層を用いた場合に比べ
て高温でプラズマＣＶＤ法、常圧ＣＶＤ法等によりシリ
コンオキサイド等の層間絶縁膜２４を形成することがで
き、高信頼化に有利である。すなわち、パターン形成材
としてレジストを用いた場合、レジストが耐えられる程
度の低温で形成可能なＳＯＧ等の層間絶縁膜を用いるこ
とになる。例えばＳＯＧのみで層間絶縁膜を構成した場
合、ＳＯＧが多くの水分を含む性質を有するため、層間
絶縁膜の下方でトランジスタ特性に悪影響を及ぼすおそ
れがある。そこで、上記した実施形態で示したようにプ
ラズマＣＶＤ法で形成したシリコンオキサイド膜をＳＯ
Ｇ膜の下に敷いた構造にすると、トランジスタ特性への
悪影響を回避することができる。なお、図７〜１２に示
した工程は、基板表面に形成した不純物ドープ領域に配
線層２６Ａ，２６Ｂを接続する場合（絶縁膜２４を配線
下地膜とする場合）にも応用可能である。
【００３９】図１３〜１５は、この発明の更に他の実施
形態に係る接続孔形成法を示すものである。
形態に係る接続孔形成法を示すものである。
【００４０】図１３の工程では、基板１０の表面に回転
塗布法等により高感度レジスト層３２及び低感度レジス
ト層３４を順次に形成する。一例として、層３２，３４
の厚さは、０．６μｍとすることができる。感度の異な
るレジスト層を所定の条件で露光・現像したとき残膜率
がゼロになる露光時間をＥthとすると、レジスト層３
２，３４としては、相対的に２〜３倍程度Ｅthを異にす
るレジスト層を用いるとよい。また、レジスト塗布時に
層３２，３４のレジストが混合するのを防ぐため、高感
度レジスト層３２に遠紫外線照射、ベーキング等の硬化
処理を施したり、層３２，３４のレジストの溶剤を異な
らせたりするとよい。
塗布法等により高感度レジスト層３２及び低感度レジス
ト層３４を順次に形成する。一例として、層３２，３４
の厚さは、０．６μｍとすることができる。感度の異な
るレジスト層を所定の条件で露光・現像したとき残膜率
がゼロになる露光時間をＥthとすると、レジスト層３
２，３４としては、相対的に２〜３倍程度Ｅthを異にす
るレジスト層を用いるとよい。また、レジスト塗布時に
層３２，３４のレジストが混合するのを防ぐため、高感
度レジスト層３２に遠紫外線照射、ベーキング等の硬化
処理を施したり、層３２，３４のレジストの溶剤を異な
らせたりするとよい。
【００４１】図１４の工程では、レジスト層３２，３４
に露光・現像処理を施すことにより所望の接続孔パター
ンに対応してレジスト積層Ａ，Ｂを基板１０上に残存さ
せる。レジスト積層Ａは、レジスト層３２の一部３２Ａ
とレジスト層３４の一部３４Ａとの積層であり、レジス
ト積層Ｂは、レジスト層３２Ａの一部３２Ｂとレジスト
層３４の一部３４Ｂとの積層である。レジスト層３４に
比べてレジスト層３２は現像液に対する溶解速度が速い
ため、レジスト積層Ａ，Ｂはいずれも上部より下部が細
くなるように形成される。
に露光・現像処理を施すことにより所望の接続孔パター
ンに対応してレジスト積層Ａ，Ｂを基板１０上に残存さ
せる。レジスト積層Ａは、レジスト層３２の一部３２Ａ
とレジスト層３４の一部３４Ａとの積層であり、レジス
ト積層Ｂは、レジスト層３２Ａの一部３２Ｂとレジスト
層３４の一部３４Ｂとの積層である。レジスト層３４に
比べてレジスト層３２は現像液に対する溶解速度が速い
ため、レジスト積層Ａ，Ｂはいずれも上部より下部が細
くなるように形成される。
【００４２】この後、図３〜６で述べたと同様の工程を
実施することにより図１５に示すようにＳＯＧからなる
絶縁膜３６にレジスト積層Ａ，Ｂの除去部に相当する接
続孔３６ａ，３６ｂを形成すると共に絶縁膜３６上に接
続孔３６ａ，３６ｂにそれぞれ通ずる配線層３８Ａ，３
８Ｂを形成する。
実施することにより図１５に示すようにＳＯＧからなる
絶縁膜３６にレジスト積層Ａ，Ｂの除去部に相当する接
続孔３６ａ，３６ｂを形成すると共に絶縁膜３６上に接
続孔３６ａ，３６ｂにそれぞれ通ずる配線層３８Ａ，３
８Ｂを形成する。
【００４３】図１３〜１５に関して上記した実施形態に
よれば、図１〜６の実施形態と同様の作用効果が得られ
る他、図１５に示すように接続孔３６ａ，３６ｂが下部
より上部で大サイズになるように形成されるため、配線
層３８Ａ，３８Ｂの段差被覆性が改善される効果があ
る。
よれば、図１〜６の実施形態と同様の作用効果が得られ
る他、図１５に示すように接続孔３６ａ，３６ｂが下部
より上部で大サイズになるように形成されるため、配線
層３８Ａ，３８Ｂの段差被覆性が改善される効果があ
る。
【００４４】なお、図１３〜１５の実施形態にあって
は、レジストの種類や層数を増やすことで様々な形状の
接続孔を得ることができる。例えば、レジスト層として
下から順に高感度、中感度、低感度の３層を用いれば、
接続孔３６ａ，３６ｂの開口形状を外方に向けて更に滑
らかに拡大することができる。
は、レジストの種類や層数を増やすことで様々な形状の
接続孔を得ることができる。例えば、レジスト層として
下から順に高感度、中感度、低感度の３層を用いれば、
接続孔３６ａ，３６ｂの開口形状を外方に向けて更に滑
らかに拡大することができる。
【００４５】図１６〜１８は、この発明の更に他の実施
形態に係る接続孔形成法を示すものである。
形態に係る接続孔形成法を示すものである。
【００４６】図１６の工程では、基板１０の表面に回転
塗布法等によりノボラック系樹脂等のネガレジスト層４
０を形成する。そして、レジスト層４０に所望の接続孔
パターンに対応して光Ｌａ，Ｌｂを照射して露光処理を
行なう。
塗布法等によりノボラック系樹脂等のネガレジスト層４
０を形成する。そして、レジスト層４０に所望の接続孔
パターンに対応して光Ｌａ，Ｌｂを照射して露光処理を
行なう。
【００４７】図１７の工程では、レジスト層４０に現像
処理を施すことにより接続孔パターンに対応してレジス
ト層４０Ａ，４０Ｂ（いずれもレジスト層４０の一部）
を残存させる。ネガレジスト層４０にあっては、現像す
ると露光部が残存するので、入射光の減衰度が大きい底
部ほど露光度が低下する。従って、レジスト層４０Ａ，
４０Ｂは、上部から下部にいくほど細くなり、いわゆる
逆テーパー形状となる。
処理を施すことにより接続孔パターンに対応してレジス
ト層４０Ａ，４０Ｂ（いずれもレジスト層４０の一部）
を残存させる。ネガレジスト層４０にあっては、現像す
ると露光部が残存するので、入射光の減衰度が大きい底
部ほど露光度が低下する。従って、レジスト層４０Ａ，
４０Ｂは、上部から下部にいくほど細くなり、いわゆる
逆テーパー形状となる。
【００４８】この後、図３〜６で述べたと同様の工程を
実施することにより図１８に示すようにＳＯＧからなる
絶縁膜４２にレジスト層４０Ａ，４０Ｂの除去部に相当
する接続孔４２ａ，４２ｂを形成すると共に絶縁膜４２
上に接続孔４２ａ，４２ｂにそれぞれ通ずる配線層４４
Ａ，４４Ｂを形成する。
実施することにより図１８に示すようにＳＯＧからなる
絶縁膜４２にレジスト層４０Ａ，４０Ｂの除去部に相当
する接続孔４２ａ，４２ｂを形成すると共に絶縁膜４２
上に接続孔４２ａ，４２ｂにそれぞれ通ずる配線層４４
Ａ，４４Ｂを形成する。
【００４９】図１６〜１８に関して上記した実施形態に
よれば、図１〜６の実施形態と同様の作用効果が得られ
る他、図１８に示すように接続孔４２ａ，４２ｂが下部
より上部にいくにつれて大サイズになるように（いわゆ
る順テーパー形状に）形成されるため、配線層４４Ａ，
４４Ｂの段差被覆性が改善される効果がある。
よれば、図１〜６の実施形態と同様の作用効果が得られ
る他、図１８に示すように接続孔４２ａ，４２ｂが下部
より上部にいくにつれて大サイズになるように（いわゆ
る順テーパー形状に）形成されるため、配線層４４Ａ，
４４Ｂの段差被覆性が改善される効果がある。
【００５０】図１７に示したような逆テーパー形状のレ
ジスト層を得るためには、公知のイメージリバーサル
（画像反転）法を利用してもよい。例えばポジレジスト
層に図１６に示したものと同様の接続孔パターンを露光
処理により転写した後カルボン酸に脱炭酸を起こさせる
ためのベーキング処理をポジレジスト層に施すと、ポジ
レジスト層では露光部（接続孔に対応する部分）と未露
光部（接続孔の周辺に対応する部分）とで現像時の溶解
速度の大小関係が逆転する。この後、ポジレジスト層に
現像処理を施すと、ネガパターン（露光部が残り、未露
光部が溶けたレジストパターン）が得られる。このネガ
パターンにあっては、露光部において下部から上部にい
くほど溶解速度が小さいので、図１７に示したのと同様
のレジストパターンが得られる。
ジスト層を得るためには、公知のイメージリバーサル
（画像反転）法を利用してもよい。例えばポジレジスト
層に図１６に示したものと同様の接続孔パターンを露光
処理により転写した後カルボン酸に脱炭酸を起こさせる
ためのベーキング処理をポジレジスト層に施すと、ポジ
レジスト層では露光部（接続孔に対応する部分）と未露
光部（接続孔の周辺に対応する部分）とで現像時の溶解
速度の大小関係が逆転する。この後、ポジレジスト層に
現像処理を施すと、ネガパターン（露光部が残り、未露
光部が溶けたレジストパターン）が得られる。このネガ
パターンにあっては、露光部において下部から上部にい
くほど溶解速度が小さいので、図１７に示したのと同様
のレジストパターンが得られる。
【００５１】通常、イメージリバーサル法では、側部が
基板表面と直角をなすレジストパターンを得るため、露
光後のベーキング処理の後でポジレジスト層に全面露光
処理を施すが、この全面露光処理を省略することで、図
１７に示したような逆テーパー形状のレジストパターン
が得られる。逆テーパー形状のレジストパターンを得る
ためには、露光処理においてｉ線光又はエキシマレーザ
ー光を用いるのが好ましい。
基板表面と直角をなすレジストパターンを得るため、露
光後のベーキング処理の後でポジレジスト層に全面露光
処理を施すが、この全面露光処理を省略することで、図
１７に示したような逆テーパー形状のレジストパターン
が得られる。逆テーパー形状のレジストパターンを得る
ためには、露光処理においてｉ線光又はエキシマレーザ
ー光を用いるのが好ましい。
【００５２】図７〜１２の実施形態にあっては、図８の
ドライエッチング工程においてＳｉＮ又はポリＳｉ層２
０Ａ，２０Ｂが逆テーパー形状となる条件でドライエッ
チングを行なうことにより図１１の工程では接続孔２４
ａ，２４ｂとして順テーパー形状のものを得ることがで
きる。逆テーパー形状を得るためのドライエッチング条
件としては、ＲＩＥ（反応性イオンエッチング）方式の
ドライエッチャにおいてオーバーエッチ量を増やすよう
にするとよい。
ドライエッチング工程においてＳｉＮ又はポリＳｉ層２
０Ａ，２０Ｂが逆テーパー形状となる条件でドライエッ
チングを行なうことにより図１１の工程では接続孔２４
ａ，２４ｂとして順テーパー形状のものを得ることがで
きる。逆テーパー形状を得るためのドライエッチング条
件としては、ＲＩＥ（反応性イオンエッチング）方式の
ドライエッチャにおいてオーバーエッチ量を増やすよう
にするとよい。
【００５３】この発明は、上記した実施形態に限定され
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、各実施形態に係る方法は、１層目配線の形
成に適用した後２層目以降の配線の形成に適用してもよ
い。また、１層目及び２層目の配線形成に異なる実施形
態に係る方法を適用してもよい。さらに、パターン形成
材としては、レジスト、ＳｉＮ、ポリＳｉに限らず、他
の適宜の材料を用いてもよい。
るものではなく、種々の改変形態で実施可能なものであ
る。例えば、各実施形態に係る方法は、１層目配線の形
成に適用した後２層目以降の配線の形成に適用してもよ
い。また、１層目及び２層目の配線形成に異なる実施形
態に係る方法を適用してもよい。さらに、パターン形成
材としては、レジスト、ＳｉＮ、ポリＳｉに限らず、他
の適宜の材料を用いてもよい。
【００５４】
【発明の効果】以上のように、この発明によれば、所望
の接続孔パターンに対応して形成したパターン形成材層
を絶縁膜の形成及び平面的除去の後に除去することによ
り接続孔を形成するようにしたので、ドライエッチング
による困難な孔加工を用いることなく簡単に高アスペク
ト比で微細な接続孔を形成することができ、接続孔形成
歩留りが向上する効果が得られるものである。
の接続孔パターンに対応して形成したパターン形成材層
を絶縁膜の形成及び平面的除去の後に除去することによ
り接続孔を形成するようにしたので、ドライエッチング
による困難な孔加工を用いることなく簡単に高アスペク
ト比で微細な接続孔を形成することができ、接続孔形成
歩留りが向上する効果が得られるものである。
【００５５】また、基板表面の不純物ドープ領域に直結
する接続孔をこの発明に従って形成すると、ドライエッ
チングによる孔加工を使わなくて済むので、プラズマに
よる結晶欠陥等のダメージ発生、過剰エッチング、反応
生成物のデポジション等を回避できる利点がある。
する接続孔をこの発明に従って形成すると、ドライエッ
チングによる孔加工を使わなくて済むので、プラズマに
よる結晶欠陥等のダメージ発生、過剰エッチング、反応
生成物のデポジション等を回避できる利点がある。
【００５６】さらに、パターン形成材層を上部より下部
が細くなるように形成するだけで簡単に接続孔の開口部
の段差を軽減でき、それによって配線の段差被覆性を改
善できる利点もある。
が細くなるように形成するだけで簡単に接続孔の開口部
の段差を軽減でき、それによって配線の段差被覆性を改
善できる利点もある。
【図１】 この発明に係る接続孔形成法におけるレジス
ト層形成工程を示す基板断面図である。
ト層形成工程を示す基板断面図である。
【図２】 図１の工程に続くレジスト現像工程工程を示
す基板断面図である。
す基板断面図である。
【図３】 図２の工程に続く絶縁膜形成工程を示す基板
断面図である。
断面図である。
【図４】 図３の工程に続くエッチバック工程を示す基
板断面図である。
板断面図である。
【図５】 図４の工程に続くレジスト除去工程を示す基
板断面図である。
板断面図である。
【図６】 図５の工程に続く配線形成工程を示す基板断
面図である。
面図である。
【図７】 この発明の他の実施形態に係る接続孔形成法
におけるレジスト現像工程を示す基板断面図である。
におけるレジスト現像工程を示す基板断面図である。
【図８】 図７の工程に続くＳｉＮ又はポリＳｉ層のパ
ターニング工程を示す基板断面図である。
ターニング工程を示す基板断面図である。
【図９】 図８の工程に続く層間絶縁膜形成工程を示す
基板断面図である。
基板断面図である。
【図１０】 図９の工程に続くエッチバック工程を示す
基板断面図である。
基板断面図である。
【図１１】 図１０の工程に続くＳｉＮ又はポリＳｉ除
去工程を示す基板断面図である。
去工程を示す基板断面図である。
【図１２】 図１１の工程に続く配線形成工程を示す基
板断面図である。
板断面図である。
【図１３】 この発明の更に他の実施形態に係る接続孔
形成法におけるレジスト層形成工程を示す基板断面図で
ある。
形成法におけるレジスト層形成工程を示す基板断面図で
ある。
【図１４】 図１３の工程に続くレジスト現像工程を示
す基板断面図である。
す基板断面図である。
【図１５】 図１４の工程に続く絶縁膜形成工程及び配
線形成工程を示す基板断面図である。
線形成工程を示す基板断面図である。
【図１６】 この発明の更に他の実施形態に係る接続孔
形成法におけるレジスト層形成工程及びレジスト露光工
程を示す基板断面図である。
形成法におけるレジスト層形成工程及びレジスト露光工
程を示す基板断面図である。
【図１７】 図１６の工程に続くレジスト現像工程を示
す基板断面図である。
す基板断面図である。
【図１８】 図１７の工程に続く絶縁膜形成工程及び配
線形成工程を示す基板断面図である。
線形成工程を示す基板断面図である。
【図１９】 従来の接続孔形成法におけるレジスト現像
工程を示す基板断面図である。
工程を示す基板断面図である。
【図２０】 図１９の工程に続く選択エッチング工程を
示す基板断面図である。
示す基板断面図である。
【図２１】 図２０の工程に続く配線形成工程を示す基
板断面図である。
板断面図である。
１０：基板、１２，２２，３２，３４，４０：レジスト
層、１４，３６，４２：絶縁膜、１６Ａ，１６Ｂ，２６
Ａ，２６Ｂ，３８Ａ，３８Ｂ，４４Ａ，４４Ｂ：配線
層、２０：ＳｉＮ又はポリＳｉ層、２４：層間絶縁膜。
層、１４，３６，４２：絶縁膜、１６Ａ，１６Ｂ，２６
Ａ，２６Ｂ，３８Ａ，３８Ｂ，４４Ａ，４４Ｂ：配線
層、２０：ＳｉＮ又はポリＳｉ層、２４：層間絶縁膜。
Claims (2)
- 【請求項１】基板に所望の接続孔パターンに対応してパ
ターン形成材層を形成する工程と、 前記基板に前記パターン形成材層を覆って絶縁膜を形成
する工程と、 前記絶縁膜を前記パターン形成材層の上部が露呈するま
で平面的に除去する工程と、 この除去工程の後前記パターン形成材層を除去すること
により前記絶縁膜に前記パターン形成材層に対応する接
続孔を形成する工程とを含む接続孔形成法。 - 【請求項２】 前記パターン形成材層を形成する工程で
は前記パターン形成材層を上部より下部が細くなるよう
に形成することにより前記接続孔を形成する工程では前
記接続孔を下部より上部が大サイズとなるように形成す
ることを特徴とする請求項１記載の接続孔形成法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148658A JPH09312336A (ja) | 1996-05-20 | 1996-05-20 | 接続孔形成法 |
| US08/857,207 US5930672A (en) | 1996-05-20 | 1997-05-15 | Manufacture of semiconductor device having reliable and fine connection hole |
| TW086106615A TW337590B (en) | 1996-05-20 | 1997-05-17 | Manufacture of semiconductor device having reliable and fine connection hole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8148658A JPH09312336A (ja) | 1996-05-20 | 1996-05-20 | 接続孔形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312336A true JPH09312336A (ja) | 1997-12-02 |
Family
ID=15457739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8148658A Pending JPH09312336A (ja) | 1996-05-20 | 1996-05-20 | 接続孔形成法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5930672A (ja) |
| JP (1) | JPH09312336A (ja) |
| TW (1) | TW337590B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005032759A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP2005244205A (ja) * | 2004-01-29 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びｅｌ表示装置の作製方法 |
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| US7960090B2 (en) | 2007-05-23 | 2011-06-14 | Canon Kabushiki Kaisha | Pattern forming method, pattern formed thereby, mold, processing apparatus, and processing method |
| JP2019530242A (ja) * | 2016-09-30 | 2019-10-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 自己整合ビアの形成方法 |
| JP2020530663A (ja) * | 2017-08-13 | 2020-10-22 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 自己整合高アスペクト比構造及びその作製方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126533A (ja) * | 1997-07-04 | 1999-01-29 | Oki Electric Ind Co Ltd | 層間絶縁膜の膜厚測定方法 |
| JP3428905B2 (ja) * | 1998-06-30 | 2003-07-22 | ティーディーケイ株式会社 | 金属膜形成方法及び薄膜磁気ヘッドのポール形成方法 |
| JP3956499B2 (ja) * | 1998-09-07 | 2007-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
| TW406369B (en) * | 1998-12-18 | 2000-09-21 | United Microelectronics Corp | Method for manufacturing damascene |
| US6204143B1 (en) * | 1999-04-15 | 2001-03-20 | Micron Technology Inc. | Method of forming high aspect ratio structures for semiconductor devices |
| JP2002057123A (ja) * | 2000-08-10 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6355563B1 (en) * | 2001-03-05 | 2002-03-12 | Chartered Semiconductor Manufacturing Ltd. | Versatile copper-wiring layout design with low-k dielectric integration |
| US6686247B1 (en) * | 2002-08-22 | 2004-02-03 | Intel Corporation | Self-aligned contacts to gates |
-
1996
- 1996-05-20 JP JP8148658A patent/JPH09312336A/ja active Pending
-
1997
- 1997-05-15 US US08/857,207 patent/US5930672A/en not_active Expired - Lifetime
- 1997-05-17 TW TW086106615A patent/TW337590B/zh not_active IP Right Cessation
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7179733B2 (en) | 2003-03-17 | 2007-02-20 | Seiko Epson Corporation | Method of forming contact holes and electronic device formed thereby |
| CN100380626C (zh) * | 2003-03-17 | 2008-04-09 | 精工爱普生株式会社 | 接触孔形成方法、薄膜半导体装置的制法、电子器件及其制法 |
| JP2005032759A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| JP2005032758A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
| JP4617642B2 (ja) * | 2003-07-07 | 2011-01-26 | セイコーエプソン株式会社 | 配線基板の製造方法、及び電気光学装置の製造方法 |
| JP2005142326A (ja) * | 2003-11-06 | 2005-06-02 | Seiko Epson Corp | コンタクトホールの形成方法、コンタクトホール、液晶パネル、半導体装置および電子機器 |
| JP4645018B2 (ja) * | 2003-11-06 | 2011-03-09 | セイコーエプソン株式会社 | コンタクトホールの形成方法 |
| JP2005244205A (ja) * | 2004-01-29 | 2005-09-08 | Semiconductor Energy Lab Co Ltd | コンタクトホールの形成方法、半導体装置の作製方法、液晶表示装置の作製方法及びｅｌ表示装置の作製方法 |
| JP4667051B2 (ja) * | 2004-01-29 | 2011-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7960090B2 (en) | 2007-05-23 | 2011-06-14 | Canon Kabushiki Kaisha | Pattern forming method, pattern formed thereby, mold, processing apparatus, and processing method |
| JP2019530242A (ja) * | 2016-09-30 | 2019-10-17 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 自己整合ビアの形成方法 |
| JP2020530663A (ja) * | 2017-08-13 | 2020-10-22 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 自己整合高アスペクト比構造及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW337590B (en) | 1998-08-01 |
| US5930672A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| US5310626A (en) | Method for forming a patterned layer using dielectric materials as a light-sensitive material | |
| JPH09312336A (ja) | 接続孔形成法 | |
| JPH0955429A (ja) | 半導体装置およびその製造方法 | |
| JPH0573338B2 (ja) | ||
| US5801093A (en) | Process for creating vias using pillar technology | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| JP3665095B2 (ja) | パターン形成方法 | |
| JPH07122638A (ja) | 半導体装置の製造方法 | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| US6207546B1 (en) | Prevent passivation from keyhole damage and resist extrusion by a crosslinking mechanism | |
| JP4675534B2 (ja) | デュアル・ダマシン処理中に下層の配線層を保護する方法 | |
| US6281115B1 (en) | Sidewall protection for a via hole formed in a photosensitive, low dielectric constant layer | |
| US6861376B1 (en) | Photoresist scum free process for via first dual damascene process | |
| US6551938B1 (en) | N2/H2 chemistry for dry development in top surface imaging technology | |
| US8940641B1 (en) | Methods for fabricating integrated circuits with improved patterning schemes | |
| US6143596A (en) | Planarization for interlayer dielectric | |
| US6143644A (en) | Method to prevent passivation from keyhole damage and resist extrusion | |
| KR100632422B1 (ko) | 반도체 기판내에 구조를 형성하는 방법 | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JPH05326718A (ja) | 半導体装置およびその製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JP2000260871A (ja) | 半導体装置の製造方法 | |
| KR100685618B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070306 |