JPH0926662A - Substrate for exposure - Google Patents
Substrate for exposureInfo
- Publication number
- JPH0926662A JPH0926662A JP17696795A JP17696795A JPH0926662A JP H0926662 A JPH0926662 A JP H0926662A JP 17696795 A JP17696795 A JP 17696795A JP 17696795 A JP17696795 A JP 17696795A JP H0926662 A JPH0926662 A JP H0926662A
- Authority
- JP
- Japan
- Prior art keywords
- mark
- chip data
- reticle
- area
- dimension
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体基板に所定のパ
ターンを露光する際に縮小投影露光装置に原画として用
いられる露光用基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an exposure substrate used as an original image in a reduction projection exposure apparatus when a semiconductor substrate is exposed with a predetermined pattern.
【0002】[0002]
【従来の技術】半導体基板に所望のトランジスタパター
ンや、配線パターン等を形成する工程においては、半導
体基板上にフォトレジスト等の感光剤を形成し、この感
光剤に縮小投影露光装置から特定のパターンを転写する
露光工程が行われる。この露光工程では、パターンの原
画として特定のチップデータが形成された露光用基板
(以下、レティクルと称する。)が用いられ、そのレテ
ィクル上から所定の波長の露光光を照射することによ
り、そのデータに応じたパターンを半導体基板上のフォ
トレジストに転写している。2. Description of the Related Art In the process of forming a desired transistor pattern, wiring pattern, etc. on a semiconductor substrate, a photosensitive agent such as photoresist is formed on the semiconductor substrate, and a specific pattern is formed on the photosensitive agent from a reduction projection exposure apparatus. The exposure step of transferring In this exposure step, an exposure substrate (hereinafter, referred to as a reticle) on which specific chip data is formed is used as an original image of a pattern, and the exposure light of a predetermined wavelength is irradiated from the reticle to expose the data. The pattern corresponding to is transferred to the photoresist on the semiconductor substrate.
【0003】このレティクルは、ガラス等透光性を有す
る基板上に紫外線を遮断する金属や酸化物等の薄膜を形
成し、フォトリソグラフィー法等によりパターンをエッ
チングすることにより薄膜を除去し、計算機処理された
パターンを形成している。従ってレティクルに形成され
ているパターンが、半導体基板に形成されるパターンに
対応するため、レティクルの製造の際には、パターンの
微細化に伴って特に精度が要求されるようになってい
る。This reticle is formed by forming a thin film of a metal or oxide that blocks ultraviolet rays on a transparent substrate such as glass, and removing the thin film by etching the pattern by a photolithography method or the like. To form a patterned pattern. Therefore, since the pattern formed on the reticle corresponds to the pattern formed on the semiconductor substrate, particularly precision is required in manufacturing the reticle as the pattern becomes finer.
【0004】従来より用いられているレティクルとして
は、図5や図6の概略図に示すものが挙げられる。尚、
図5、図6共に、実際のチップデータの詳細について
は、説明のため省略している。As a reticle that has been conventionally used, the one shown in the schematic views of FIGS. 5 and 6 can be mentioned. still,
Details of the actual chip data are omitted in FIGS. 5 and 6 for the sake of explanation.
【0005】例えば図5に示すレティクル111は、半
導体基板に同時に複数のパターンを転写する際に用いら
れるものであり、一枚のレティクル上には複数のチップ
データ112が形成されている。また近年の半導体基板
の大型化や高集積化によるチップサイズの大型化に伴っ
て、図6に示すレティクルのように、一枚のレティクル
上には一枚或いは二枚程度のチップに対応した、一つ或
いは二つ程度のチップデータ121が形成されたレティ
クルが用いられるようになっている。For example, the reticle 111 shown in FIG. 5 is used for simultaneously transferring a plurality of patterns onto a semiconductor substrate, and a plurality of chip data 112 is formed on one reticle. Further, with the recent increase in the size of semiconductor substrates and the increase in chip size due to high integration, as shown in FIG. 6, one or more reticles can accommodate about one or two chips. A reticle on which one or two pieces of chip data 121 are formed is used.
【0006】図5、図6に示すようなレティクルに所定
のパターンを形成した工程の後には、そのレティクルに
形成したパターンが、設計通りの寸法に仕上がっている
か、また規格通りの値に納まっているかどうかの検査工
程が行われる。After the step of forming a predetermined pattern on the reticle as shown in FIGS. 5 and 6, the pattern formed on the reticle is finished to the size as designed or the value is set to the standard. The inspection process of whether or not there is is performed.
【0007】この検査工程は、図5に示すようなレティ
クル111においては、あらかじめ各々のチップデータ
112の間のスクライブ領域113に、図7の拡大図に
示すような寸法測定用マーク114を複数個形成してお
き、オペレータが顕微鏡等を用い、その寸法測定用マー
ク114の寸法を測定し評価することによって、チップ
データが正確に形成されているかどうかの判断を行って
いる。In this inspection process, in the reticle 111 as shown in FIG. 5, a plurality of dimension measuring marks 114 as shown in an enlarged view of FIG. 7 are previously provided in the scribe area 113 between the chip data 112. After being formed, the operator uses a microscope or the like to measure and evaluate the dimension of the dimension measuring mark 114 to judge whether or not the chip data is accurately formed.
【0008】また図6に示すようなレティクル121に
おいては、その中心部にはチップデータ122が形成さ
れているため、レティクルの周辺領域123にのみ図7
の拡大図に示すような複数の寸法測定用マーク114を
形成しておき、これを図5に示すレティクルにおける寸
法測定と同様の方法で測定し、その判断を行っている。
しかし上記のように、近年の半導体素子の微細化によっ
てレティクルの規格も厳しくなっており、従来のように
レティクルの周辺領域のみの寸法測定用マークによる判
断のみでは、この規格を十分に満足する検査工程を行う
ことが困難になりつつあり、またレティクルを精度よく
製造することが困難になりつつある。すなわち、レティ
クル121の周辺領域に形成されている寸法測定用マー
ク124が正確に形成されていると判断されても、レテ
ィクル121の中心部においてはチップデータに誤差が
生じている場合がある。Further, in the reticle 121 as shown in FIG. 6, since the chip data 122 is formed in the central portion thereof, only the peripheral area 123 of the reticle is shown in FIG.
A plurality of dimension measuring marks 114 as shown in the enlarged view of FIG. 4 are formed, and this is measured by the same method as the dimension measurement in the reticle shown in FIG.
However, as mentioned above, the reticle standard has become stricter due to the recent miniaturization of semiconductor elements, and the inspection that sufficiently satisfies this standard can only be judged by the dimension measurement mark only in the peripheral area of the reticle as in the past. It is becoming difficult to perform the process, and it is becoming difficult to manufacture the reticle with high accuracy. That is, even if it is determined that the dimension measurement mark 124 formed in the peripheral area of the reticle 121 is accurately formed, an error may occur in the chip data at the center of the reticle 121.
【0009】この問題点を解決するために、従来ではチ
ップデータの内、中心部と周辺部のそれぞれに予め寸法
を測定する箇所を決めておき、この決められた箇所を特
定し、その箇所の寸法を測定し、この値が設計通りかど
うかを設計図等と照らし合わせて評価することによっ
て、チップデータが正確に形成されているかどうかの判
断を行っている。In order to solve this problem, conventionally, in the chip data, locations for measuring the dimensions are determined in advance in each of the central portion and the peripheral portion, the determined locations are specified, and the locations of the locations are determined. By measuring the dimension and evaluating whether this value is as designed or not by comparing it with a design drawing or the like, it is determined whether or not the chip data is accurately formed.
【0010】しかしながらこのような評価の方法では、
次に述べるような問題点がある。すなわちチップデータ
の内、予め寸法測定の箇所を特定しておいても、実際に
パターンが形成されたレティクル上でこの箇所を特定す
るのには、多大な時間を要する。また寸法を測定する箇
所が特定できたとしても、その箇所の寸法が幾らであれ
ば、規格を満たすのかを判断するための資料等を準備し
なければならず、手間がかかる。特にロジック製品等の
ようにパターンに規則性が少ないものはその測定箇所は
特定し難く、評価のために時間を要するため特に問題で
ある。However, in such an evaluation method,
There are the following problems. That is, even if the dimension measurement location is specified in advance in the chip data, it takes a lot of time to specify this location on the reticle on which the pattern is actually formed. Even if the location where the dimension is to be measured can be specified, it is troublesome because it is necessary to prepare materials and the like to determine whether the location meets the standard if the dimension of the location is large. In particular, a logic product or the like having a less regular pattern has a problem in that it is difficult to specify the measurement point and it takes time for evaluation.
【0011】[0011]
【発明が解決しようとする課題】上記のように近年の半
導体基板の大型化やチップサイズの大型化に伴って、一
枚のレティクル上には一枚、或いは二枚程度のチップに
対応した一つ或いは二つ程度のチップデータが形成され
たレティクルが、用いられるようになってきた。よって
レティクルの検査工程においては、そのレティクルが正
確に形成されているかどうかを判断することが困難とな
りつつあり、その結果、レティクルを精度よく製造する
ことが困難となりつつある。As described above, with the recent increase in the size of the semiconductor substrate and the increase in the chip size, one or more chips can be accommodated on one reticle. Reticles on which one or two chip data are formed have been used. Therefore, in the reticle inspection process, it is becoming difficult to judge whether or not the reticle is accurately formed, and as a result, it is becoming difficult to manufacture the reticle with high accuracy.
【0012】このため従来では、チップデータの内、予
め寸法を測定する箇所を特定しておき、その箇所の寸法
を測定することによって、レティクルの評価を行ってい
る。しかし実際にチップデータが形成されたレティクル
上でこの箇所を特定するのには、多大な時間を要し、ま
た寸法をする箇所が特定できたとしても、その箇所の寸
法が幾らであれば、規格を満たすのかを判断するための
資料等を準備しなければならず、手間がかかるという問
題点を有する。For this reason, conventionally, the reticle is evaluated by previously specifying a portion of the chip data whose dimension is to be measured and measuring the dimension of the portion. However, it takes a lot of time to specify this part on the reticle on which the chip data is actually formed, and even if the part to be sized can be specified, if the size of the part is large, There is a problem that it takes time and effort to prepare materials for judging whether or not the standard is satisfied.
【0013】以上のように従来のレティクルの評価方法
においては、オペレータに係る負担や検査工程のための
時間が増加し、このため半導体製品の製造コストも上昇
するという問題点を有している。As described above, the conventional reticle evaluation method has a problem in that the burden on the operator and the time for the inspection process increase, which increases the manufacturing cost of the semiconductor product.
【0014】[0014]
【課題を解決するための手段】上記の問題点を解決する
ため、本発明においては以下のような手段を用いる。す
なわち本発明の第一は、チップデータが形成されたチッ
プデータ領域と、このチップデータ領域の周辺領域とを
有する露光用基板において、前記チップデータ領域に形
成された寸法測定用マークと、この寸法測定用マークの
前記露光用基板のX方向またはY方向の延長線上の前記
周辺領域に形成された位置検出用マークとを有すること
を特徴とする。In order to solve the above problems, the following means are used in the present invention. That is, the first aspect of the present invention is, in an exposure substrate having a chip data area in which chip data is formed and a peripheral area of the chip data area, a dimension measurement mark formed in the chip data area, and a dimension of the dimension measurement mark. And a position detection mark formed in the peripheral region on an extension line of the measurement substrate in the X direction or the Y direction of the exposure substrate.
【0015】また本発明の第二は、チップデータが形成
されたチップデータ領域と、このチップデータ領域の周
辺領域とを有する露光用基板において、前記チップデー
タ領域に形成され前記チップデータの一部を指し示す位
置特定用マークと、この位置特定用マークの前記露光用
基板のX方向またはY方向の延長線上の前記周辺領域に
形成された位置検出用マークとを有することを特徴とす
る。A second aspect of the present invention is, in an exposure substrate having a chip data area in which chip data is formed and a peripheral area of the chip data area, a part of the chip data formed in the chip data area. And a position detecting mark formed in the peripheral region on an extension line of the position specifying mark in the X direction or the Y direction of the exposure substrate.
【0016】[0016]
【作用】本発明においてはチップデータ領域に、寸法測
定用マーク或いは測定箇所を特定する位置特定用マーク
を形成し、これらのマークをレティクルの周辺領域に形
成した位置検出用マークにより、容易に特定することが
できるため、チップデータが正確に形成されたかどうか
の評価、判断も容易に行うことができる。さらに、これ
らのマークの周辺に、例えば本来有るべき寸法の数値を
示した情報マークを形成しておくことにより、さらにこ
の評価、判断が容易になる。従って検査工程に係るオペ
レータに係る負担や検査工程のための時間を低減し、従
って半導体製品の製造コストを減少させることができ
る。In the present invention, the dimension measurement mark or the position specifying mark for specifying the measurement point is formed in the chip data area, and these marks are easily specified by the position detecting mark formed in the peripheral area of the reticle. Therefore, it is possible to easily evaluate and judge whether or not the chip data is accurately formed. Further, by forming an information mark indicating a numerical value of an originally desired size around these marks, this evaluation and judgment can be further facilitated. Therefore, it is possible to reduce the burden on the operator involved in the inspection process and the time for the inspection process, and thus to reduce the manufacturing cost of the semiconductor product.
【0017】[0017]
【実施例】本発明の実施例について図面を参照して説明
する。第1図において、図中11は本発明の第一実施例
におけるレティクルの模式図であり、図示せぬ半導体基
板に転写するパターンが形成されるチップデータ領域1
2と、レティクル11の周辺領域13を有している。
尚、実際のチップデータについては説明のため省略して
示している。パターンは12、13の領域に形成するこ
とが可能である。また周辺領域13には、周辺領域の寸
法を測定評価する寸法測定用マーク14を有する。以上
の構成は、従来のレティクルと同様の構成である。Embodiments of the present invention will be described with reference to the drawings. In FIG. 1, reference numeral 11 in the drawing is a schematic view of a reticle in the first embodiment of the present invention, and a chip data area 1 in which a pattern to be transferred to a semiconductor substrate (not shown) is formed.
2 and a peripheral region 13 of the reticle 11.
The actual chip data is omitted for the sake of explanation. The pattern can be formed in regions 12 and 13. Further, the peripheral area 13 has a dimension measuring mark 14 for measuring and evaluating the dimensions of the peripheral area. The above configuration is similar to that of the conventional reticle.
【0018】本発明では上記の構成の他、チップデータ
領域12内部に形成する寸法測定用マーク21と、この
寸法測定用マーク21の形成箇所を特定するために、レ
ティクルの周辺領域13に形成された位置検出用マーク
22を有する。In the present invention, in addition to the above-mentioned structure, the dimension measuring mark 21 formed inside the chip data area 12 and the dimension measuring mark 21 are formed in the peripheral area 13 of the reticle in order to specify the formation location. The position detection mark 22 is provided.
【0019】このチップデータ領域12に形成する寸法
測定用マーク21は、チップデータ領域の内、パターン
が形成されていない領域で、さらにこのレティクルを用
いて製造したトランジスタ等の素子の動作特性に影響の
ない領域に形成する。すなわち、チップデータ領域12
内には、半導体基板に配線層や拡散層等を形成するため
の図示せぬチップデータが形成されているが、チップデ
ータ領域12内の全面にこれらのパターンが形成されて
いるわけではなく、パターンが形成されていない領域も
存在する。本発明による寸法測定用マーク21は、この
ようにパターンが形成されていない領域を利用し、この
領域に形成する。The dimension measuring mark 21 formed in the chip data area 12 is an area in which no pattern is formed in the chip data area, and further affects the operating characteristics of elements such as transistors manufactured using this reticle. It is formed in the area without. That is, the chip data area 12
Although chip data (not shown) for forming a wiring layer, a diffusion layer, etc. on the semiconductor substrate is formed therein, these patterns are not formed on the entire surface of the chip data area 12. There are areas where no pattern is formed. The dimension measuring mark 21 according to the present invention is formed in this area by utilizing the area where the pattern is not formed.
【0020】尚、一例としてこの寸法測定用マーク21
の拡大図を図2(a)に示す。寸法測定用マーク21
は、各辺が同一の幅を有するパターンとして形成するこ
とにより、容易に寸法測定を行い評価することが可能と
なる。また寸法測定用マークであると即座に認識できる
ような形状としてもよい。勿論、従来のように複数のチ
ップデータを形成した際に、そのスクライブ領域に形成
した図7に示すようなマークと同様に形成してもよい。As an example, this dimension measuring mark 21
An enlarged view of is shown in FIG. Dimension measurement mark 21
By forming as a pattern in which each side has the same width, it becomes possible to easily perform dimension measurement and evaluation. Further, the shape may be such that it can be immediately recognized as a dimension measurement mark. Of course, when a plurality of chip data are formed as in the prior art, they may be formed in the same manner as the marks formed in the scribe area as shown in FIG.
【0021】さらにこの寸法測定用マーク21の周辺の
領域には、図3に示すように、この寸法測定用マーク2
1の本来あるべき寸法の数値自体の情報マーク23を形
成してもよい。例えば寸法測定用マーク21の測定対象
となる辺の幅を3.0 μmと設計して形成した場合、その
周辺の領域に、図示するようなマークを形成しておくこ
とにより、寸法測定用マーク21の寸法を測定した時点
で、実際に形成された寸法と設計した際の寸法を即座に
比較することができ、よってチップデータが正確に形成
されたかどうかを即座に判断することができる。Further, as shown in FIG. 3, in the area around the dimension measuring mark 21, as shown in FIG.
The information mark 23 having the numerical value of the original size of 1 may be formed. For example, when the side of the dimension measurement mark 21 to be measured is designed to have a width of 3.0 μm, the dimension measurement mark 21 can be formed by forming a mark as shown in the peripheral region. When the dimension is measured, it is possible to immediately compare the dimension actually formed and the dimension at the time of design, and thus it is possible to immediately determine whether or not the chip data is accurately formed.
【0022】またレティクル11の周辺領域13に形成
された位置検出用マーク22は、寸法測定用マーク11
を容易に探し出すためのマークとして形成する。従っ
て、寸法測定用マーク21のX方向の延長線上の周辺領
域、またはY方向の延長線上の周辺領域、またはX方向
及びY方向両方の延長線上の周辺領域に形成する。The position detection mark 22 formed in the peripheral region 13 of the reticle 11 is the dimension measurement mark 11
Is formed as a mark for easily finding out. Therefore, the dimension measurement mark 21 is formed in the peripheral region on the extension line in the X direction, the peripheral region on the extension line in the Y direction, or the peripheral region on the extension lines in both the X direction and the Y direction.
【0023】寸法測定の際には、まず周辺領域13に形
成された位置検出用マーク22を特定し、この位置検出
用マーク22から図1において破線で示すように、X方
向或いはY方向に、顕微鏡等の測定装置をスキャンさせ
ることにより、容易に寸法測定用マーク21を特定する
ことができる。この位置検出用マーク22の形状として
は、寸法測定用マーク21を容易に特定するために、そ
のX方向或いはY方向の延長線が容易にイメージできる
ように、矢印形状や三角形状、凸形状等のものが望まし
い。一例としてこの位置検出用マークの拡大図を図2
(b)に示す。In the dimension measurement, first, the position detecting mark 22 formed in the peripheral region 13 is specified, and as shown by the broken line in FIG. 1, from the position detecting mark 22 in the X direction or the Y direction, The dimension measurement mark 21 can be easily specified by scanning a measuring device such as a microscope. The shape of the position detection mark 22 is an arrow shape, a triangle shape, a convex shape, or the like so that the extension line in the X direction or the Y direction can be easily imagined in order to easily specify the dimension measurement mark 21. The thing of is desirable. As an example, an enlarged view of this position detection mark is shown in FIG.
(B).
【0024】またこの位置検出用マーク22の周辺に
も、上記のように図3に示す情報マーク23に、寸法測
定用マーク22の本来あるべき寸法の数値自体のマーク
を形成してもよい。さらにこの情報マーク23には、寸
法の値を形成するにとどまらず、測定の順番等の情報を
表すマークとして形成してもよい。これらの情報マーク
23を、寸法測定用マーク21或いは位置検出用マーク
22の周辺に形成しておくことにより、測定手順や測定
結果の整理、チップデータが正確に形成されているかど
うかの評価を、即座に判断することが可能となる。Around the position detection mark 22 may be formed the information mark 23 shown in FIG. 3 as described above with the numerical value itself of the dimension of the dimension measurement mark 22. Further, the information mark 23 is not limited to the formation of the dimension value, but may be formed as a mark indicating information such as the order of measurement. By forming these information marks 23 around the dimension measuring marks 21 or the position detecting marks 22, the measurement procedure, the arrangement of the measurement results, and the evaluation of whether or not the chip data are formed correctly can be performed. It is possible to make a judgment immediately.
【0025】次に本発明の第二実施例について、図4
(a)、(b)の概略図を参照して説明する。尚、図1
と同一の構成については同一の符号を記してあり、本実
施例の説明に直接関係のない構成については説明を省略
している。Next, the second embodiment of the present invention will be described with reference to FIG.
A description will be given with reference to the schematic diagrams of (a) and (b). FIG.
The same reference numerals are given to the same configurations as those, and the description of the configurations not directly related to the description of the present embodiment is omitted.
【0026】第二実施例においては、チップデータ領域
に、第一実施例で示した寸法測定用マークを形成するた
めの領域が十分ない場合、或いはチップデータの内、特
に寸法の精度が要求されるパターンについて、直接その
パターンの寸法を測定しようとする場合には有効であ
る。すなわちチップデータ自体の寸法を測定することに
より、そのパターンが正確に形成されているかどうかを
評価するものである。In the second embodiment, when the chip data area does not have a sufficient area for forming the dimension measuring marks shown in the first embodiment, or particularly in the chip data, dimensional accuracy is required. This is effective when it is desired to directly measure the dimensions of the pattern. That is, the dimension of the chip data itself is measured to evaluate whether or not the pattern is accurately formed.
【0027】この場合、図4(b)(図4(b)は図4
(a)における丸印付近の拡大図である。)に示すよう
に、測定を行う対象であるトランジスタのゲート電極等
のパターン31の測定箇所を特定するための位置特定用
マーク32を、寸法測定を行う対象であるパターン31
の近傍に、そのパターン31を指し示すように形成す
る。また、この位置特定用マーク32を特定するために
第一実施例と同様に、チップデータ領域の周辺部に位置
検出用マーク22を形成する。勿論、図3で示すような
情報マーク23を位置特定用マーク22の周辺に形成し
てもよい。In this case, FIG. 4B (FIG. 4B corresponds to FIG.
It is an enlarged view near the circle in (a). ), A position specifying mark 32 for specifying a measurement location of a pattern 31 such as a gate electrode of a transistor which is an object of measurement is provided with a pattern 31 which is an object of dimension measurement.
Is formed in the vicinity of the so as to point to the pattern 31. Further, in order to specify the position specifying mark 32, the position detecting mark 22 is formed in the peripheral portion of the chip data area as in the first embodiment. Of course, the information mark 23 as shown in FIG. 3 may be formed around the position specifying mark 22.
【0028】よって実際のパターン31の測定の際に
は、レティクル11の周辺領域13に形成された位置検
出用マーク21を特定し、顕微鏡等の測定装置をX方向
或いはY方向にスキャンさせることにより容易に位置特
定用マーク32を検出することができ、測定対象である
パターン31を特定することができる。Therefore, when the actual pattern 31 is measured, the position detecting mark 21 formed in the peripheral region 13 of the reticle 11 is specified and the measuring device such as a microscope is scanned in the X direction or the Y direction. The position specifying mark 32 can be easily detected, and the pattern 31 to be measured can be specified.
【0029】以上のように本発明では、レティクルに形
成されるチップデータが大型化した場合、パターンが形
成されていない領域に、寸法測定用マーク或いは位置特
定用マークを形成する。さらにその寸法測定用マークま
たは位置特定用マークを容易に検出するために、チップ
データ領域の周辺部に位置検出用マークを用いる。レテ
ィクルの検査工程においては、まずレティクルの周辺領
域に形成されている寸法測定用マークを測定する他に、
位置検出用マークからチップデータ領域の中心部に形成
されている寸法測定用マークまたは位置特定用マークを
検出し、特定の部分の寸法測定を行い、そのレティクル
が正確に形成されたかどうかの評価、判断を行う。As described above, in the present invention, when the chip data formed on the reticle becomes large, the dimension measurement mark or the position specifying mark is formed in the area where the pattern is not formed. Further, in order to easily detect the dimension measuring mark or the position specifying mark, the position detecting mark is used in the peripheral portion of the chip data area. In the reticle inspection process, first, in addition to measuring the dimension measurement marks formed in the peripheral area of the reticle,
Detects the dimension measuring mark or the position specifying mark formed in the center of the chip data area from the position detecting mark, measures the dimension of the specific portion, and evaluates whether the reticle was formed correctly, Make a decision.
【0030】よって、従来のレティクルに比較してチッ
プデータ領域に、寸法測定用マーク或いは測定箇所を特
定する位置特定用マークを形成し、これらのマークをレ
ティクルの周辺領域に形成した位置検出用マークによ
り、容易に特定することができるため、チップデータが
正確に形成されたかどうかの評価、判断を容易に行うこ
とができる。さらに、これらのマークの周辺に、例えば
本来有るべき寸法の数値を示した情報マークを形成して
おくことにより、さらにこの評価、判断が容易になる。Therefore, as compared with the conventional reticle, the dimensional measurement mark or the position specifying mark for specifying the measurement position is formed in the chip data area, and these marks are formed in the peripheral area of the reticle. By this, since it is possible to easily specify, it is possible to easily evaluate and judge whether or not the chip data is accurately formed. Further, by forming an information mark indicating a numerical value of an originally desired size around these marks, this evaluation and judgment can be further facilitated.
【0031】従って検査工程に係るオペレータに係る負
担や検査工程のための時間を低減することができ、よっ
て半導体製品の製造コストを減少させることができる。
また本発明の二次的な効果として、レティクルの検査工
程のために形成した各マークは、露光工程によって半導
体基板にも形成されることになる。この半導体基板上に
形成された各マークを、半導体基板がレティクルのチッ
プデータ通りに形成されたかを検査するためのマークと
して使用することもできる。Therefore, it is possible to reduce the burden on the operator in the inspection process and the time for the inspection process, and thus to reduce the manufacturing cost of the semiconductor product.
As a secondary effect of the present invention, each mark formed for the reticle inspection step is also formed on the semiconductor substrate by the exposure step. Each mark formed on this semiconductor substrate can also be used as a mark for inspecting whether the semiconductor substrate is formed according to the reticle chip data.
【0032】[0032]
【発明の効果】本発明によれば、従来のレティクルに比
較してレティクル内部のチップデータが正確に形成され
ているかどうかの判断が容易にでき、オペレータに係る
負担や検査工程のための時間を低減することができ、よ
って半導体製品の製造コストを減少させることができ
る。According to the present invention, it is possible to easily judge whether or not the chip data inside the reticle is accurately formed, as compared with the conventional reticle, and the burden on the operator and the time for the inspection process can be saved. Therefore, the manufacturing cost of the semiconductor product can be reduced.
【図1 】本発明の第一実施例を説明する概略図。FIG. 1 is a schematic diagram illustrating a first embodiment of the present invention.
【図2】本発明の第一実施例の詳細を説明する拡大図。FIG. 2 is an enlarged view for explaining details of the first embodiment of the present invention.
【図3】本発明の第一実施例の詳細を説明する拡大図。FIG. 3 is an enlarged view for explaining details of the first embodiment of the present invention.
【図4】本発明の第二実施例を説明する概略図。FIG. 4 is a schematic diagram illustrating a second embodiment of the present invention.
【図5】従来の一例を説明する概略図。FIG. 5 is a schematic diagram illustrating a conventional example.
【図6】従来の一例を説明する概略図。FIG. 6 is a schematic diagram illustrating a conventional example.
【図7】従来の一例の詳細を説明する拡大図。FIG. 7 is an enlarged view illustrating details of a conventional example.
11、111、121 レティクル 12 チップデータ領域 13、123 周辺領域 14、21、114、124 寸法測定用マーク 22 位置検出用マーク 23 情報マーク 31 ゲート電極等のパターン 32 位置特定用マーク 112、122 チップデータ 113 スクライブ領域 11, 111, 121 Reticle 12 Chip data area 13, 123 Peripheral area 14, 21, 114, 124 Dimension measurement mark 22 Position detection mark 23 Information mark 31 Gate electrode pattern 32 Position identification mark 112, 122 Chip data 113 scribe area
Claims (7)
クと、 前記第一マークに対応して前記チップデータ領域の周辺
領域に形成された第二マークと有することを特徴とする
露光用基板。1. An exposure substrate, comprising: a first mark formed in a chip data area; and a second mark formed in a peripheral area of the chip data area corresponding to the first mark.
に形成されたチップデータの評価を行うために形成され
た寸法測定用マークであることを特徴とする請求項1記
載の露光用基板。2. The exposure substrate according to claim 1, wherein the first mark is a dimension measurement mark formed for evaluating chip data formed in the chip data area.
に形成されたチップデータの一部を指し示す位置特定用
マークであることを特徴とする請求項1記載の露光用基
板。3. The exposure substrate according to claim 1, wherein the first mark is a position specifying mark that indicates a part of chip data formed in the chip data area.
露光用基板のX方向またはY方向の延長線上に形成され
ていることを特徴とする請求項1記載の露光用基板。4. The exposure substrate according to claim 1, wherein the second mark is formed on an extension line of the first mark in the X direction or the Y direction of the exposure substrate.
文字情報が記載された情報マークを有することを特徴と
する請求項1記載の露光用基板。5. The exposure substrate according to claim 1, further comprising an information mark in which character information is written around the first mark or the second mark.
領域と、このチップデータ領域の周辺領域とを有する露
光用基板において、 前記チップデータ領域に形成された寸法測定用マーク
と、この寸法測定用マークの前記露光用基板のX方向ま
たはY方向の延長線上の前記周辺領域に形成された位置
検出用マークとを有することを特徴とする露光用基板。6. An exposure substrate having a chip data area in which chip data is formed and a peripheral area of the chip data area, wherein a dimension measuring mark formed in the chip data area and the dimension measuring mark are formed. And a position detection mark formed in the peripheral region on an extension line of the exposure substrate in the X direction or the Y direction.
領域と、このチップデータ領域の周辺領域とを有する露
光用基板において、 前記チップデータ領域に形成され前記チップデータの一
部を指し示す位置特定用マークと、この位置特定用マー
クの前記露光用基板のX方向またはY方向の延長線上の
前記周辺領域に形成された位置検出用マークとを有する
ことを特徴とする露光用基板。7. An exposure substrate having a chip data area in which chip data is formed and a peripheral area of the chip data area, wherein a position specifying mark formed in the chip data area and pointing to a part of the chip data. And a position detection mark formed in the peripheral region on an extension line of the position specifying mark in the X direction or the Y direction of the exposure substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17696795A JPH0926662A (en) | 1995-07-13 | 1995-07-13 | Substrate for exposure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17696795A JPH0926662A (en) | 1995-07-13 | 1995-07-13 | Substrate for exposure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0926662A true JPH0926662A (en) | 1997-01-28 |
Family
ID=16022847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17696795A Pending JPH0926662A (en) | 1995-07-13 | 1995-07-13 | Substrate for exposure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0926662A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182368A (en) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | Photomask, method for inspecting pattern defect and method for producing semiconductor device |
JP2003037041A (en) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | Pattern detecting method, pattern inspection method and pattern correcting and processing method |
-
1995
- 1995-07-13 JP JP17696795A patent/JPH0926662A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002182368A (en) * | 2000-12-18 | 2002-06-26 | Mitsubishi Electric Corp | Photomask, method for inspecting pattern defect and method for producing semiconductor device |
JP2003037041A (en) * | 2001-07-23 | 2003-02-07 | Fujitsu Ltd | Pattern detecting method, pattern inspection method and pattern correcting and processing method |
JP4607380B2 (en) * | 2001-07-23 | 2011-01-05 | 富士通セミコンダクター株式会社 | Pattern detection method, pattern inspection method, pattern correction, processing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7469057B2 (en) | System and method for inspecting errors on a wafer | |
US20020081502A1 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
CN111426701B (en) | Wafer defect detection method and device | |
CN114296321A (en) | Detection method of photoetching splicing error, manufacturing method of two-dimensional grating and mask plate | |
EP1398672B1 (en) | Exposure method and exposure apparatus | |
JPH0926662A (en) | Substrate for exposure | |
US8198105B2 (en) | Monitor for variation of critical dimensions (CDs) of reticles | |
TWI743792B (en) | Vernier mark for semiconductor manufacturing process and lithographic process inspection method using the same | |
JPH09129690A (en) | Process defect inspection method of semiconductor element | |
US6379848B1 (en) | Reticle for use in photolithography and methods for inspecting and making same | |
JPH09211840A (en) | Inspection method and inspection device for reticle as well as inspection method and inspection device for pattern | |
JP2006100619A (en) | Semiconductor device and manufacturing method therefor | |
JP3776176B2 (en) | Defocus detection method in photolithography process | |
JP2000146758A (en) | Lens aberration measuring method, photomask used therefor and fabrication of semiconductor device | |
JPH09293764A (en) | Process defect inspection method of semiconductor device | |
CN117111398B (en) | Method and system for monitoring deviation of photomask manufacturing process | |
KR960011264B1 (en) | Contact hole type confirmation method of semiconductor device | |
CN102944971B (en) | Exposure detection method of mask and photoetching material | |
US20070160915A1 (en) | Phase shifting mask having a calibration feature and method therefor | |
US7387965B2 (en) | Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same | |
US20060292455A1 (en) | Method for checking phase shift angle of phase shift mask, lithography process and phase shift mask | |
KR100375290B1 (en) | Method of analyzing factor responsible for errors in wafer pattern, and apparatus for producing photolithographic mask | |
KR100255087B1 (en) | Reticle for stepper formed dummycell | |
KR0168353B1 (en) | Inspection method of non-pattern wafer | |
KR20040092554A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020326 |