Nothing Special   »   [go: up one dir, main page]

JPH0883789A - Micromachining method - Google Patents

Micromachining method

Info

Publication number
JPH0883789A
JPH0883789A JP6220240A JP22024094A JPH0883789A JP H0883789 A JPH0883789 A JP H0883789A JP 6220240 A JP6220240 A JP 6220240A JP 22024094 A JP22024094 A JP 22024094A JP H0883789 A JPH0883789 A JP H0883789A
Authority
JP
Japan
Prior art keywords
resist film
substrate
resist
film
baking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6220240A
Other languages
Japanese (ja)
Other versions
JP2599897B2 (en
Inventor
Takafumi Yamada
啓文 山田
Shinichi Yamamoto
伸一 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Panasonic Holdings Corp
Original Assignee
Agency of Industrial Science and Technology
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology, Matsushita Electric Industrial Co Ltd filed Critical Agency of Industrial Science and Technology
Priority to JP6220240A priority Critical patent/JP2599897B2/en
Publication of JPH0883789A publication Critical patent/JPH0883789A/en
Application granted granted Critical
Publication of JP2599897B2 publication Critical patent/JP2599897B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Duplication Or Marking (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: To accurately form a groove nanometer order in wide on a resist film on a substrate by the probe of the cantilever of an interatomic power microscope. CONSTITUTION: A resist film 22 20nm thick is formed on a silicon substrate 20 via an SiO2 film 21. After the substrate 20 is held at 40-80 deg.C to pre-bake the film 22, the substrate 20 is horizontally moved in a state that the probe 12 of a cantilever is pressed to the film 22 by a predetermined pressure to form a resist pattern having a recess 22a on the film 22. Thereafter, the substrate 20 is held at a predetermined temperature, and the film 22 formed with the groove 22a is post-baked. With the film 22 as a mask, the film 21 is etched, and then the film 22 is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、原子間力顕微鏡のカン
チレバーの探針の先端の形状を利用し、絶縁層の上を含
むあらゆる基板上に安定にしかも精度良くナノメートル
オーダーの微細加工を行なうことができる微細加工方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention utilizes the shape of the tip of a cantilever probe of an atomic force microscope to stably and precisely perform fine processing on the order of nanometers on any substrate including an insulating layer. The present invention relates to a fine processing method that can be performed.

【0002】[0002]

【従来の技術】近年、固体表面の凹凸を原子オーダーの
分解能で観察できる装置として原子間力顕微鏡(AF
M)が開発されている。以下、図1を参照しながらAF
M及びAFMを使った従来の微細加工方法について説明
する。
2. Description of the Related Art In recent years, an atomic force microscope (AF) has been used as an apparatus for observing irregularities on a solid surface with an atomic resolution.
M) has been developed. Hereinafter, referring to FIG.
A conventional micromachining method using M and AFM will be described.

【0003】図1において、1は試料5が載置された試
料台4を水平面のX方向に移動する第1の圧電体、2は
試料台4を水平面のY方向に移動する第2の圧電体、3
は試料台4を垂直方向のZ方向に移動する第3の圧電
体、6はカンチレバー、7は出力5mWのレーザー光を
出射する半導体レーザー、8は半導体レーザー7から出
射されたレーザー光をカンチレバー6上に集光する集光
レンズ、9はカンチレバー6から反射されたレーザー光
を検出する2分割フォトダイオード、10は制御信号発
生回路、11は圧電体駆動装置、12はカンチレバー6
の先端に設けられた探針、13はコンピュータである。
X、Y、Z方向の3つの方向に試料台4を移動すること
ができる第1、第2及び第3の圧電体1,2,3によっ
てトライポッド型の微動機構が構成されている。また、
半導体レーザー7と2分割フォトダイオード9とによっ
て光てこが構成されており、該光てこは、カンチレバー
6の変位(撓み)を測定し、カンチレバー6のばね定数
から換算される力を検出することにより、試料5と探針
12との間に働く力を検出する。さらに、試料5とカン
チレバー6との距離は、制御信号発生回路10と圧電体
駆動装置11とを用い、第3の圧電体3に制御電圧を印
加することによって制御される。
In FIG. 1, reference numeral 1 denotes a first piezoelectric body which moves a sample table 4 on which a sample 5 is placed in the X direction on a horizontal plane, and 2 denotes a second piezoelectric body which moves the sample table 4 in the Y direction on a horizontal plane. Body, 3
Is a third piezoelectric body that moves the sample table 4 in the vertical Z direction, 6 is a cantilever, 7 is a semiconductor laser that emits laser light with an output of 5 mW, and 8 is cantilever 6 that emits laser light emitted from the semiconductor laser 7. A condensing lens for concentrating light on the upper part, 9 is a two-divided photodiode for detecting the laser beam reflected from the cantilever 6, 10 is a control signal generating circuit, 11 is a piezoelectric body driving device, 12 is the cantilever 6
Is a probe provided at the tip of the computer, and 13 is a computer.
The first, second, and third piezoelectric bodies 1, 2, and 3 that can move the sample table 4 in three directions of X, Y, and Z directions constitute a tripod-type fine movement mechanism. Also,
An optical lever is constituted by the semiconductor laser 7 and the two-part photodiode 9. The optical lever measures the displacement (bending) of the cantilever 6 and detects the force converted from the spring constant of the cantilever 6. , The force acting between the sample 5 and the probe 12 is detected. Further, the distance between the sample 5 and the cantilever 6 is controlled by applying a control voltage to the third piezoelectric body 3 using the control signal generating circuit 10 and the piezoelectric body driving device 11.

【0004】AFMにおいては、微小な力を検出するた
めに、先端に探針12を有する長さ100μm程度のカ
ンチレバー6が用いられ、試料5を探針12に近づける
と、探針12と試料5との間に働く原子間力によってカ
ンチレバー6に撓みが生じる。この撓み量が一定になる
ように、制御信号発生回路10を通して圧電体駆動装置
11から出力される制御電圧によって第3の圧電体3を
制御する。探針12が試料5の表面に沿って走査するよ
うに、圧電体駆動装置11から出力される制御電圧によ
り第1及び第2の圧電体1,2を制御する。カンチレバ
ー6の撓み量が一定になるように行なわれるフィードバ
ック制御における制御量が試料5の表面の凹凸に相当
し、この制御量をコンピュータ13等によって画像化す
ることによりAFM像を得ることができるのである。カ
ンチレバー6の撓み量は変位測定部によって測定され、
変位測定部としては、前述した光てこのほかに、レーザ
ー干渉やトンネル電流等の方式によって測定するものが
ある。
In the AFM, in order to detect a minute force, a cantilever 6 having a probe 12 at the tip and having a length of about 100 μm is used. When the sample 5 is brought close to the probe 12, the probe 12 and the sample 5 are moved. The cantilever 6 is bent by the interatomic force acting between and. The third piezoelectric element 3 is controlled by a control voltage output from the piezoelectric element driving device 11 through the control signal generation circuit 10 so that the amount of deflection is constant. The first and second piezoelectric elements 1 and 2 are controlled by a control voltage output from the piezoelectric element driving device 11 so that the probe 12 scans along the surface of the sample 5. The control amount in the feedback control performed so that the amount of bending of the cantilever 6 is constant corresponds to the unevenness of the surface of the sample 5, and an AFM image can be obtained by imaging this control amount by the computer 13 or the like. is there. The amount of bending of the cantilever 6 is measured by the displacement measuring unit,
In addition to the above-described optical lever, there is a displacement measuring unit that measures by a method such as laser interference or tunnel current.

【0005】AFMの分解能は探針12の先端曲率半径
と先端角とに依存し、これらが小さいほど分解能は向上
する。現在のところ、数百オングストロームの曲率半径
で数度の先端角を有する探針が作製されており、試料表
面の微細構造を観察するのに用いられている(特願平3
−200606号)。
The resolution of the AFM depends on the tip curvature radius and the tip angle of the probe 12, and the smaller these are, the higher the resolution is. At present, a probe having a radius of curvature of several hundred angstroms and a tip angle of several degrees has been manufactured, and is used for observing a fine structure on a sample surface (Japanese Patent Application No. Hei.
-200606).

【0006】ところで、AFMを用いた微細加工として
は、導電性探針と基板との間に電圧を印加し、基板上の
導電性試料における電圧が印加された部分の性質を変化
させ、性質が変化した部分を現像して除去する方法が知
られている。
[0006] By the way, in the fine processing using the AFM, a voltage is applied between the conductive probe and the substrate, and the property of the portion of the conductive sample on the substrate where the voltage is applied is changed. A method of developing and removing a changed portion is known.

【0007】ところが、導電性探針を製作するために
は、金やチタン等の金属を数百オングストロームの厚さ
に堆積させる必要があり、導電性探針の先端曲率半径が
非常に大きくなってしまうので、ナノメートルオーダー
の微細加工は非常に難しい。また、電圧を印加する方式
であるため、試料としては導電性のものを用いる必要が
あり、絶縁物に対する微細加工は困難である。
However, in order to manufacture a conductive probe, it is necessary to deposit a metal such as gold or titanium to a thickness of several hundred angstroms, and the radius of curvature of the tip of the conductive probe becomes very large. Therefore, fine processing on the order of nanometers is very difficult. Further, since it is a method of applying a voltage, it is necessary to use a conductive material as a sample, and it is difficult to finely process an insulator.

【0008】そこで、J.Vac.Scl.Techn
ol.B Vol.12,1994において、基板上に
形成されたレジスト膜に原子間力顕微鏡のカンチレバー
の探針を押し付けた状態で、基板を水平方向に移動して
レジスト膜に凹状溝を形成する方法が提案されている。
[0008] Therefore, J. Vac. Scl. Techn
ol. B Vol. 12, 1994, a method of forming a concave groove in a resist film by moving the substrate horizontally while pressing a probe of a cantilever of an atomic force microscope against the resist film formed on the substrate has been proposed. There is.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、本願発
明者らが、基板上に形成されたレジスト膜にカンチレバ
ーの探針を押し付けた状態で基板を水平方向に移動して
レジスト膜に凹状溝よりなるレジストパターンを形成し
たところ、凹状溝よりなるレジストパターンを精度良く
形成することができなかった。
However, the inventor of the present application moves the substrate in the horizontal direction while pressing the cantilever probe against the resist film formed on the substrate, and forms a concave groove in the resist film. When a resist pattern was formed, a resist pattern composed of concave grooves could not be formed accurately.

【0010】前記に鑑み、本発明は、基板上に形成され
たレジスト膜にカンチレバーの探針を押し付けた状態で
基板を水平方向に移動してレジスト膜に凹状溝よりなる
レジストパターンを形成するに際し、ナノメートルのオ
ーダーの幅を有する凹状溝よりなるレジストパターンが
精度良く形成されるようにすることを目的とする。
In view of the above, the present invention relates to a method of forming a resist pattern comprising concave grooves in a resist film by moving the substrate horizontally while pressing a cantilever probe against the resist film formed on the substrate. It is another object of the present invention to accurately form a resist pattern including a concave groove having a width on the order of nanometers.

【0011】[0011]

【課題を解決するための手段】本発明は、基板上のレジ
スト膜を所定の温度下でプリベーキングした後、レジス
ト膜にカンチレバーの探針によりレジストパターンを形
成し、しかる後、レジスト膜をポストベーキングする
と、凹状溝よりなるレジスタパターンを精度良く形成で
きることを見出だし、該知見に基づいてなされたもので
ある。
According to the present invention, after a resist film on a substrate is pre-baked at a predetermined temperature, a resist pattern is formed on the resist film by a probe of a cantilever. It has been found that by performing baking, a register pattern composed of concave grooves can be formed with high accuracy, and the present invention has been made based on this finding.

【0012】具体的に請求項1の発明が講じた解決手段
は、微細加工方法を、基板上にレジストを塗布してレジ
スト膜を形成するレジスト膜形成工程と、前記基板を4
0℃〜80℃の温度下で保持することにより該基板上の
レジスト膜をプリベーキングするプリベーキング工程
と、プリベーキングされたレジスト膜に原子間力顕微鏡
のカンチレバーの探針を所定の押圧力で押し付けた状態
で前記基板を水平方向に移動してプリベーキングされた
レジスト膜に凹状溝よりなるレジストパターンを形成す
るレジストパターン形成工程と、前記レジストパターン
が形成されたレジスト膜をポストベーキングするポスト
ベーキング工程と、ポストベーキングされたレジスト膜
をマスクとして前記基板に対してエッチングを行なうエ
ッチング工程とを備えている構成とするものである。
Specifically, the solution means taken by the invention of claim 1 is a fine processing method, which comprises: a resist film forming step of forming a resist film by applying a resist on a substrate;
A pre-baking step of pre-baking the resist film on the substrate by holding it at a temperature of 0 ° C. to 80 ° C., and a cantilever probe of an atomic force microscope with a predetermined pressing force on the pre-baked resist film. A resist pattern forming step of horizontally moving the substrate in a pressed state to form a resist pattern consisting of concave grooves in a prebaked resist film, and a post-baking step of post-baking the resist film on which the resist pattern is formed. And a step of etching the substrate using the post-baked resist film as a mask.

【0013】また、請求項2の発明が講じた解決手段
は、微細加工方法を、基板上にレジストを塗布してレジ
スト膜を形成するレジスト膜形成工程と、前記基板を4
0℃〜80℃の温度下で保持することにより該基板上の
レジスト膜をプリベーキングするプリベーキング工程
と、プリベーキングされたレジスト膜に原子間力顕微鏡
のカンチレバーの探針を所定の押圧力で押し付けた状態
で前記基板を水平方向に移動してプリベーキングされた
レジスト膜に凹状溝よりなるレジストパターンを形成す
るレジストパターン形成工程と、前記レジストパターン
が形成されたレジスト膜をポストベーキングするポスト
ベーキング工程と、前記基板を電解質水溶液中に浸漬し
て該基板の表面における前記レジストパターンに露出し
ている部分に電解めっき膜を堆積するめっき膜堆積工程
とを備えている構成とするものである。
According to a second aspect of the present invention, there is provided a fine processing method comprising the steps of: applying a resist on a substrate to form a resist film;
A pre-baking step of pre-baking the resist film on the substrate by holding it at a temperature of 0 ° C. to 80 ° C., and a cantilever probe of an atomic force microscope with a predetermined pressing force on the pre-baked resist film. A resist pattern forming step of horizontally moving the substrate in a pressed state to form a resist pattern consisting of concave grooves in a prebaked resist film, and a post-baking step of post-baking the resist film on which the resist pattern is formed. And a plating film deposition step of immersing the substrate in an aqueous electrolyte solution and depositing an electrolytic plating film on a portion of the surface of the substrate exposed to the resist pattern.

【0014】請求項3の発明が講じた解決手段は、微細
加工方法を、基板上に無電解めっき用の触媒層を堆積す
る触媒層堆積工程と、前記触媒層の上にレジストを塗布
してレジスト膜を形成するレジスト膜形成工程と、前記
基板を40℃〜80℃の温度下で保持することにより該
基板上のレジスト膜をプリベーキングするプリベーキン
グ工程と、プリベーキングされたレジスト膜に原子間力
顕微鏡のカンチレバーの探針を所定の押圧力で押し付け
た状態で前記基板を水平方向に移動してプリベーキング
されたレジスト膜に凹状溝よりなるレジストパターンを
形成するレジストパターン形成工程と、前記レジストパ
ターンが形成されたレジスト膜をポストベーキングする
ポストベーキング工程と、前記基板を無電解めっき液中
に浸漬して該基板の表面における前記レジストパターン
に露出している部分に無電解めっき膜を堆積するめっき
膜堆積工程とを備えている構成とするものである。
According to a third aspect of the present invention, there is provided a fine processing method, which comprises a step of depositing a catalyst layer for electroless plating on a substrate, and a step of applying a resist on the catalyst layer. A resist film forming step of forming a resist film, a pre-baking step of pre-baking the resist film on the substrate by holding the substrate at a temperature of 40 ° C. to 80 ° C., and an atom on the pre-baked resist film. A resist pattern forming step of forming a resist pattern consisting of concave grooves in the prebaked resist film by moving the substrate in a horizontal direction while pressing the probe of the cantilever of the atomic force microscope with a predetermined pressing force; A post-baking step of post-baking a resist film having a resist pattern formed thereon, and immersing the substrate in an electroless plating solution It is an arrangement and a plating film depositing step of depositing an electroless plated film on the portion exposed to the resist pattern at the surface.

【0015】請求項4の発明は、請求項1〜3の構成の
レジスト膜形成工程において形成するレジスト膜の膜厚
を30nm以下とするものである。
According to a fourth aspect of the present invention, the film thickness of the resist film formed in the resist film forming step of the first to third aspects is 30 nm or less.

【0016】請求項5の発明は、請求項1〜4の構成の
レジストパターン形成工程を、基板を水中に浸漬した状
態で行なうものである。
According to a fifth aspect of the present invention, the resist pattern forming step of the first to fourth aspects is performed while the substrate is immersed in water.

【0017】[0017]

【作用】請求項1〜3の構成により、基板を40℃〜8
0℃の温度下で保持して該基板上のレジスト膜をプリベ
ーキングするため、レジスト膜にカンチレバーの探針を
押し付けた状態で基板を水平方向に移動して凹状溝を形
成すると、削られたレジスト膜が再び凹状溝を塞いだり
或いは探針が磨耗して凹状溝の幅が変化する事態を回避
できるので、レジスト膜に凹状溝を精度良く形成するこ
とができる。
According to the constitution of the first to third aspects, the substrate is kept at a temperature of 40.degree.
In order to pre-bake the resist film on the substrate by holding it at a temperature of 0 ° C., the substrate was moved in the horizontal direction while pressing the cantilever probe against the resist film to form a concave groove. Since the situation where the width of the concave groove changes due to the resist film closing the concave groove again or the probe being worn can be avoided, the concave groove can be accurately formed in the resist film.

【0018】請求項4の構成により、レジスト膜形成工
程において形成するレジスト膜の膜厚が30nm以下で
あるため、凹状溝の形成に大きな力を必要としない。
According to the structure of the fourth aspect, since the thickness of the resist film formed in the resist film forming step is 30 nm or less, a large force is not required for forming the concave groove.

【0019】請求項5の構成により、レジストパターン
形成工程は基板を水中に浸漬した状態で行なわれるた
め、削りとられたレジスト材料が水中に離散し、凹状溝
に残留することがない。
According to the fifth aspect of the present invention, since the resist pattern forming step is performed while the substrate is immersed in water, the shaved resist material is not dispersed in water and does not remain in the concave grooves.

【0020】[0020]

【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0021】図1は、本発明の各実施例に係る微細加工
方法に用いる原子間力顕微鏡の概略構成を示しており、
原子間力顕微鏡の構成及び動作については従来のものと
同様であるので原子間力顕微鏡の説明については省略す
るが、探針12の形状については簡単に説明しておく。
探針12の形状は四角錐でも円錐でもよいが、探針12
の先端の角度については70度程度が好ましい。尚、以
下の各実施例においては、先端の角度が70度である四
角錐の探針12を用いた。
FIG. 1 shows a schematic configuration of an atomic force microscope used in a micromachining method according to each embodiment of the present invention.
Since the structure and operation of the atomic force microscope are the same as those of the conventional one, the description of the atomic force microscope is omitted, but the shape of the probe 12 will be briefly described.
The shape of the probe 12 may be a quadrangular pyramid or a cone.
Is preferably about 70 degrees. In each of the following examples, a quadrangular pyramid probe 12 having a tip angle of 70 degrees was used.

【0022】(第1実施例)以下、第1実施例として、
AFMを用いてシリコン基板上のSiO2 膜に対して行
なうエッチング方法について図2を参照しながら説明す
る。
(First Embodiment) The first embodiment will be described below.
An etching method performed on the SiO 2 film on the silicon substrate using the AFM will be described with reference to FIG.

【0023】まず、図2(a)に示すように、シリコン
基板20の上に熱酸化膜であるSiO2 膜21を形成し
た後、該SiO2 膜21の上にレジストをスピンコート
法により20nmの厚さに塗布してレジスト膜22を形
成する。このレジストの種類は特に限定されるものでは
なく、フォトレジスト、PGMAやPMMA等の電子線
レジスト、X線レジスト又はSAM(self ass
embled monolayar)膜等を用いること
ができる。
First, as shown in FIG. 2A, after a SiO 2 film 21 which is a thermal oxide film is formed on a silicon substrate 20, a resist is spin-coated on the SiO 2 film 21 to a thickness of 20 nm. Is applied to form a resist film 22. The type of the resist is not particularly limited, and may be a photoresist, an electron beam resist such as PGMA or PMMA, an X-ray resist, or a SAM (self-assembly).
An embedded monolayer film or the like can be used.

【0024】次に、シリコン基板20を40℃〜80℃
の温度下で保持することにより、レジスト膜22をプリ
ベーキングした後、図2(b)に示すように、カンチレ
バー6の探針12をレジスト膜22に押し付けた状態で
シリコン基板20を水平方向に移動してレジスト膜22
に凹状溝よりなるレジストパターンを形成する。
Next, the silicon substrate 20 is placed at 40 ° C. to 80 ° C.
After pre-baking the resist film 22 by holding the substrate at the temperature shown in FIG. 2, the silicon substrate 20 is moved horizontally while the probe 12 of the cantilever 6 is pressed against the resist film 22 as shown in FIG. Move to resist film 22
Then, a resist pattern including a concave groove is formed.

【0025】以下、レジストパターンの形成方法につい
て詳しく説明する。
The method of forming the resist pattern will be described in detail below.

【0026】まず、探針12の真下にレジスト膜22の
中央部が位置するように、試料台4の上にシリコン基板
20を載置する。その後、圧電体駆動装置11によって
第3の圧電体3に印加する電圧を徐々に大きくし、レジ
スト膜22を探針12に近づけながら、2分割フォトダ
イオード9によってカンチレバー6がレジスト膜22か
ら受ける力を測定した。探針12がレジスト膜22に当
接した後、さらに第3の圧電体3に印加する電圧を大き
くすると、探針12はレジスト膜22に食い込み、遂に
は探針12の先端がSiO2 膜21に達するので、ここ
で、レジスト膜22と探針12との接近を停止する。こ
の場合、探針12がレジスト膜22を押圧する押圧力は
3×10-7Nであった。
First, the silicon substrate 20 is placed on the sample table 4 so that the center of the resist film 22 is located directly below the probe 12. Thereafter, the voltage applied to the third piezoelectric body 3 is gradually increased by the piezoelectric body driving device 11, and while the resist film 22 is brought close to the probe 12, the force that the cantilever 6 receives from the resist film 22 by the two-divided photodiode 9. Was measured. When the voltage applied to the third piezoelectric body 3 is further increased after the probe 12 contacts the resist film 22, the probe 12 bites into the resist film 22, and finally the tip of the probe 12 becomes the SiO 2 film 21. Here, the approach between the resist film 22 and the probe 12 is stopped. In this case, the pressing force with which the probe 12 pressed the resist film 22 was 3 × 10 −7 N.

【0027】次に、前記の押圧力を維持しながら、圧電
体駆動装置11によって第1の圧電体1に電圧を印加
し、シリコン基板20をX方向つまり探針12の四角錐
の稜辺の方向に1μm移動させて、図2(c)に示すよ
うに、レジスト膜22に長さ1μmの凹状溝22aを形
成した後、第3の圧電体3に印加する電圧を小さくし、
探針12がレジスト膜22を押圧する押圧力を1×10
-9Nにする。この状態で、圧電体駆動装置11によって
第2の圧電体2に電圧を印加し、シリコン基板20を5
0nmだけY方向へ移動させた後、再び、第3の圧電体
3に印加する電圧を大きくし、探針12がレジスト膜2
2を押圧する押圧力を3×10-7Nにする。この押圧力
を維持しながら、シリコン基板20をX方向に1μm移
動させて、先ほど加工した凹状溝と平行に長さ1μmの
凹状溝22aを形成した後、第3の圧電体3に印加する
電圧を小さくし、探針12がレジスト膜22を押圧する
押圧力を1×10-9Nにする。この状態で、圧電体駆動
装置11によって第2の圧電体2に電圧を印加し、シリ
コン基板20を50nmだけY方向へ再び移動させる。
以上の操作を10回繰り返し行なって1ラインの操作を
終了する。
Next, while maintaining the above pressing force, a voltage is applied to the first piezoelectric body 1 by the piezoelectric body driving device 11 to move the silicon substrate 20 in the X direction, that is, on the ridge side of the quadrangular pyramid of the probe 12. 2 μm in the direction to form a concave groove 22a having a length of 1 μm in the resist film 22 as shown in FIG. 2C, and then the voltage applied to the third piezoelectric body 3 is reduced,
The pressing force with which the probe 12 presses the resist film 22 is 1 × 10
-9 Set to N. In this state, a voltage is applied to the second piezoelectric body 2 by the piezoelectric body driving device 11 to
After moving in the Y direction by 0 nm, the voltage applied to the third piezoelectric body 3 is increased again, and the probe 12
The pressing force for pressing 2 is set to 3 × 10 −7 N. While maintaining the pressing force, the silicon substrate 20 is moved by 1 μm in the X direction to form a concave groove 22 a having a length of 1 μm in parallel with the concave groove processed earlier, and then a voltage applied to the third piezoelectric body 3. And the pressure at which the probe 12 presses the resist film 22 is set to 1 × 10 −9 N. In this state, a voltage is applied to the second piezoelectric body 2 by the piezoelectric body drive device 11 to move the silicon substrate 20 again in the Y direction by 50 nm.
The above operation is repeated 10 times to complete the operation for one line.

【0028】[0028]

【表1】 [Table 1]

【0029】[表1]はプリベーキングの温度とレジス
ト膜22に形成される凹状溝22aの精度との関係を示
している。室温でプリベーキングしたときには、探針1
2により削られたレジスト膜22の滓が凹状溝22aを
塞ぐので精度の良い凹状溝22aは得られなかった。4
0℃でプリベーキングしたとき及び80℃でプリベーキ
ングしたときには、探針12により削りとられたレジス
ト膜22の滓が凹状溝22aを塞ぐことがないと共に探
針12が激しく磨耗することもなく、精度の良い凹状溝
22aが得られた。130℃でプリベーキングしたとき
には、探針12の磨耗が激しく、凹状溝22aの精度が
悪かった。また、130℃よりも上の温度でプリベーキ
ングすると、レジスト膜22が乾燥してもろくなると共
に探針12の磨耗が激しいので凹状溝22aの精度は極
めて悪かった。従って、プリベーキングの温度としては
40℃〜80℃に範囲内が好ましい。
[Table 1] shows the relationship between the prebaking temperature and the accuracy of the concave groove 22a formed in the resist film 22. Probe 1 when prebaked at room temperature
2. Since the residue of the resist film 22 shaved by Step 2 blocks the concave groove 22a, a precise concave groove 22a could not be obtained. Four
When prebaking at 0 ° C. and at 80 ° C., the residue of the resist film 22 shaved by the probe 12 does not block the concave groove 22a, and the probe 12 is not severely worn. A highly accurate concave groove 22a was obtained. When prebaked at 130 ° C., the probe 12 was heavily worn and the accuracy of the concave groove 22a was poor. Further, when the pre-baking is performed at a temperature higher than 130 ° C., the accuracy of the concave groove 22a is extremely poor because the resist film 22 becomes brittle even if it is dried and the probe 12 is abraded. Therefore, the prebaking temperature is preferably in the range of 40 ° C to 80 ° C.

【0030】次に、シリコン基板20を所定の温度下で
保持して、凹状溝22aが形成されたレジスト膜22に
対してポストベーキングを行なう。このポストベーキン
グの温度はレジスト膜22を構成するレジスト材料によ
って決定される。
Next, the silicon substrate 20 is held at a predetermined temperature, and post-baking is performed on the resist film 22 having the concave groove 22a formed therein. The temperature of this post-baking is determined by the resist material constituting the resist film 22.

【0031】次に、シリコン基板20をSiO2 に対す
るエッチング溶液に30秒間浸して、SiO2 膜21に
対するエッチングを行なった後、シリコン基板20をレ
ジスト膜22に対する溶解液に浸して、図2(d)に示
すように、レジスト膜22の除去を行なう。
Next, the silicon substrate 20 is immersed in an etching solution for SiO 2 for 30 seconds to perform etching on the SiO 2 film 21, and then the silicon substrate 20 is immersed in a solution for the resist film 22, as shown in FIG. As shown in ()), the resist film 22 is removed.

【0032】以上の工程が完了したシリコン基板20を
AFM内に戻して、SiO2 膜のエッチング部分をAF
M観察したところ、幅5nm、深さ10nmの凹状溝2
1aが平行に10本形成されていることを確認できた。
The silicon substrate 20 having undergone the above steps is returned into the AFM, and the etched portion of the SiO 2 film is removed from the AFM.
When observed by M, a concave groove 2 having a width of 5 nm and a depth of 10 nm
It was confirmed that ten 1a were formed in parallel.

【0033】(第2実施例)以下、第2実施例として、
AFMを用いてシリコン基板の表面に電解めっき膜を堆
積する方法について説明する。
(Second Embodiment) Hereinafter, as a second embodiment,
A method of depositing an electrolytic plating film on the surface of a silicon substrate using AFM will be described.

【0034】まず、図3(a)に示すように、シリコン
基板30の表面を水素で一層終端した後、該シリコン基
板30の上にスピンコート法によりレジスト膜31を厚
さ25nmに形成する。
First, as shown in FIG. 3A, after the surface of the silicon substrate 30 is further terminated with hydrogen, a resist film 31 having a thickness of 25 nm is formed on the silicon substrate 30 by spin coating.

【0035】次に、シリコン基板20を40℃〜80℃
の温度下で保持することにより、レジスト膜22をプリ
ベーキングした後、図3(b)に示すように、カンチレ
バー6の探針12をレジスト膜31に押し付けた状態
で、シリコン基板30を水平方向に移動してレジスト膜
31に凹状溝よりなるレジストパターンを形成する。
Next, the silicon substrate 20 is placed at 40 ° C. to 80 ° C.
By pre-baking the resist film 22 by holding the silicon substrate 30 at the temperature of 1, the silicon substrate 30 is moved in the horizontal direction with the probe 12 of the cantilever 6 pressed against the resist film 31, as shown in FIG. 3B. To form a resist pattern having concave grooves on the resist film 31.

【0036】以下、レジストパターンの形成方法につい
て説明する。
The method of forming the resist pattern will be described below.

【0037】まず、探針12の真下にレジスト膜31の
中央部が位置するように、試料台4の上にシリコン基板
30を載置する。その後、圧電体駆動装置11によって
第3の圧電体3に印加する電圧を徐々に大きくし、レジ
スト膜31を探針12に近づけながら、2分割フォトダ
イオード9によってカンチレバー6がレジスト膜31か
ら受ける力を測定する。探針12がレジスト膜31に当
接した後、さらに第3の圧電体3に印加する電圧を大き
くすると、探針12はレジスト膜31に食い込み、遂に
は探針12の先端がシリコン基板30に達するので、こ
こで、レジスト膜31と探針12との接近を停止する。
この場合、探針12がレジスト膜31を押圧する押圧力
は3×10-7Nであった。
First, the silicon substrate 30 is placed on the sample stage 4 so that the center of the resist film 31 is located directly below the probe 12. Thereafter, the voltage applied to the third piezoelectric body 3 is gradually increased by the piezoelectric body driving device 11, and while the resist film 31 is brought closer to the probe 12, the force that the cantilever 6 receives from the resist film 31 by the two-divided photodiode 9. To measure. After the contact of the probe 12 with the resist film 31, when the voltage applied to the third piezoelectric body 3 is further increased, the probe 12 bites into the resist film 31, and the tip of the probe 12 finally reaches the silicon substrate 30. Therefore, the approach between the resist film 31 and the probe 12 is stopped here.
In this case, the pressing force with which the probe 12 presses the resist film 31 was 3 × 10 −7 N.

【0038】次に、前記の押圧力を維持しながら、圧電
体駆動装置11によって第1の圧電体1に電圧を印加
し、シリコン基板20をX方向つまり探針12の四角錐
の稜辺の方向に5μm移動させて、図3(c)に示すよ
うに、レジスト膜31に長さ5μmの凹状溝31aを形
成した後、第3の圧電体3に印加する電圧を小さくし、
探針12がレジスト膜31を押圧する押圧力を1×10
-9Nにする。その後、圧電体駆動装置11によって第1
の圧電体1に逆の電圧を印加して、レジスト膜31の中
央部の位置と探針12の位置とを一致させる。
Next, while maintaining the above pressing force, a voltage is applied to the first piezoelectric body 1 by the piezoelectric body driving device 11 to move the silicon substrate 20 in the X direction, that is, on the ridge of the quadrangular pyramid of the probe 12. 3 μm in the direction to form a concave groove 31a having a length of 5 μm in the resist film 31 as shown in FIG. 3C, and then the voltage applied to the third piezoelectric body 3 is reduced.
The pressing force with which the probe 12 presses the resist film 31 is set to 1 × 10.
-9 Set to N. After that, the piezoelectric drive device 11
A reverse voltage is applied to the piezoelectric body 1 to match the position of the central portion of the resist film 31 with the position of the probe 12.

【0039】第2実施例においても、プリベーキングの
温度とレジスト膜31に形成される凹状溝31aの形状
との関係を観察したところ、第1実施例と同様、プリベ
ーキングの温度としては40℃〜80℃に範囲内が好ま
しいことが分かった。
In the second embodiment, the relationship between the prebaking temperature and the shape of the concave groove 31a formed in the resist film 31 was also observed. As in the first embodiment, the prebaking temperature was 40 ° C. It has been found that a range within the range of -80 ° C is preferable.

【0040】次に、シリコン基板30を所定の温度下で
保持して、凹状溝31aが形成されたレジスト膜31に
対してポストベーキングを行なう。
Next, the silicon substrate 30 is held at a predetermined temperature, and post-baking is performed on the resist film 31 in which the concave groove 31a is formed.

【0041】次に、凹状溝31aが形成されたレジスト
膜31を有するシリコン基板30を電解質水溶液中に浸
漬して電解めっきを行なう。この場合、参照電極及び対
向電極には白金を用い、電解質水溶液としてはニッケル
液を用いた。そして、対向電極とシリコン基板30との
間に0.9ボルトの電位差を与えて、図3(c)に示す
ように、シリコン基板30におけるレジスト膜31の凹
状溝31aに露出している部分に電解めっき膜32を堆
積する。
Next, the silicon substrate 30 having the resist film 31 in which the concave grooves 31a are formed is immersed in an electrolytic aqueous solution to perform electrolytic plating. In this case, platinum was used for the reference electrode and the counter electrode, and nickel solution was used as the electrolyte aqueous solution. Then, by applying a potential difference of 0.9 V between the counter electrode and the silicon substrate 30, as shown in FIG. 3C, a portion of the silicon substrate 30 exposed in the concave groove 31a of the resist film 31 is exposed. The electrolytic plating film 32 is deposited.

【0042】次に、シリコン基板30をレジスト膜31
に対する溶解液に浸して図3(d)に示すように、レジ
スト膜31の除去を行なう。
Next, the silicon substrate 30 is covered with a resist film 31.
Then, as shown in FIG. 3D, the resist film 31 is removed.

【0043】以上の工程が完了したシリコン基板30を
AFM内に戻して、シリコン基板30の上に形成されて
いる電解めっき膜32をAFM観察したところ、幅2n
mで、高さ2nmの電解めっき膜32よりなるめっき線
が長さ5μmに亘って形成されていることを確認でき
た。
The silicon substrate 30 after the above steps was returned to the AFM, and the electrolytic plating film 32 formed on the silicon substrate 30 was observed by AFM.
With m, it was confirmed that a plating wire composed of the electrolytic plating film 32 having a height of 2 nm was formed over a length of 5 μm.

【0044】(第3実施例)以下、第3実施例として、
AFMを用いてシリコン基板の表面に無電解めっき膜を
堆積する方法について説明する。
(Third Embodiment) Hereinafter, as a third embodiment,
A method of depositing an electroless plated film on the surface of a silicon substrate using AFM will be described.

【0045】まず、図4(a)に示すように、シリコン
基板40の上にSiO2 膜41を形成した後、SiO2
膜41の上にパラジウムよりなる触媒層42を堆積す
る。
First, as shown in FIG. 4 (a), after forming the SiO 2 film 41 on the silicon substrate 40, SiO 2
A catalyst layer made of palladium is deposited on the film 41.

【0046】次に、図4(b)に示すように、レジスト
をスピンコート法により15nmの厚さに塗布してレジ
スト膜43を形成する。
Next, as shown in FIG. 4B, a resist is applied to a thickness of 15 nm by spin coating to form a resist film 43.

【0047】次に、シリコン基板20を40℃〜80℃
の温度下で保持することにより、レジスト膜43をプリ
ベーキングした後、図4(c)に示すように、カンチレ
バー6の探針12をレジスト膜43に押し付けた状態
で、シリコン基板40を水平方向に移動して、図4
(d)に示すように、レジスト膜43に凹状溝43aよ
りなるレジストパターンを形成する。第3実施例におけ
るレジストパターンの形成方法は第2実施例とほぼ同様
であるが、第2実施例においてはシリコン基板30を露
出させたが、第3実施例においてはパラジウムよりなる
触媒層42を有するSiO2 膜41を露出させる。シリ
コン基板40の垂直方向及び水平方向の移動は第2実施
例と同様であるので説明は省略する。
Next, the silicon substrate 20 is heated to 40.degree.
After pre-baking the resist film 43 by holding at a temperature of 2 ° C., the silicon substrate 40 is moved in the horizontal direction while the probe 12 of the cantilever 6 is pressed against the resist film 43 as shown in FIG. Go to Figure 4
As shown in (d), a resist pattern including a concave groove 43a is formed in the resist film 43. The method of forming the resist pattern in the third embodiment is almost the same as that of the second embodiment, except that the silicon substrate 30 is exposed in the second embodiment. The exposed SiO 2 film 41 is exposed. Since the vertical and horizontal movements of the silicon substrate 40 are the same as those in the second embodiment, their description will be omitted.

【0048】第3実施例においても、プリベーキングの
温度とレジスト膜43に形成される凹状溝43aの形状
との関係を観察したところ、第1実施例と同様、プリベ
ーキングの温度としては40℃〜80℃に範囲内が好ま
しいことが分かった。
In the third embodiment, the relationship between the prebaking temperature and the shape of the concave groove 43a formed in the resist film 43 was also observed. As in the first embodiment, the prebaking temperature was 40 ° C. It has been found that a range within the range of -80 ° C is preferable.

【0049】次に、シリコン基板40を所定の温度下で
保持して、凹状溝43aが形成されたレジスト膜43に
対してポストベーキングを行なう。
Next, the silicon substrate 40 is held at a predetermined temperature, and post-baking is performed on the resist film 43 in which the concave groove 43a is formed.

【0050】次に、凹状溝43aが形成されたレジスト
膜43を有するシリコン基板40を無電解ニッケルめっ
き液中に浸漬して無電解めっきを行なうと、図4(d)
に示すように、レジスト膜43の凹状溝43aに露出し
ているSiO2 膜41の上にのみ無電解めっき膜44が
堆積される。
Next, the silicon substrate 40 having the resist film 43 in which the concave grooves 43a are formed is immersed in an electroless nickel plating solution to perform electroless plating.
As shown in, the electroless plating film 44 is deposited only on the SiO 2 film 41 exposed in the concave groove 43a of the resist film 43.

【0051】以上の工程が完了したシリコン基板40を
AFM内に戻して、シリコン基板40の上に形成されて
いる無電解めっき膜44をAFM観察したところ、膜厚
30nmの無電解めっき膜44が長さ5μmに亘って形
成されていることを確認できた。
When the silicon substrate 40 on which the above steps have been completed is returned to the AFM and the electroless plating film 44 formed on the silicon substrate 40 is observed by AFM, the electroless plating film 44 having a film thickness of 30 nm is found. It was confirmed that the film was formed over a length of 5 μm.

【0052】尚、前記第1〜第3の実施例において、レ
ジスト膜の膜厚は30nm以下であることが好ましい。
その理由は、レジスト膜の膜厚が30nmを超えると、
凹状溝を形成するのに大きな力を必要とし、下地のシリ
コン基板又はSiO2 膜を傷付けてしまう虞れがあるた
めである。
In the first to third embodiments, the thickness of the resist film is preferably 30 nm or less.
The reason is that when the thickness of the resist film exceeds 30 nm,
This is because a large force is required to form the concave groove, which may damage the underlying silicon substrate or the SiO 2 film.

【0053】また、前記第1〜第3の実施例において、
シリコン基板を水中に浸漬した状態でレジスト膜に凹状
溝を形成すると、削りとられたレジストが旨く離散する
ので、凹状溝の精度は一層向上する。
Further, in the first to third embodiments,
If a concave groove is formed in the resist film in a state where the silicon substrate is immersed in water, the precision of the concave groove is further improved because the shaved resist is scattered well.

【0054】[0054]

【発明の効果】請求項1の発明に係る微細加工方法によ
ると、基板を40℃〜80℃の温度下で保持してレジス
ト膜をプリベーキングするため、レジスト膜にカンチレ
バーの探針を押し付けた状態で基板を水平方向に移動し
て凹状溝を形成すると、削られたレジスト膜が凹状溝を
塞いだり或いは探針が磨耗して凹状溝の幅が変化する事
態を避けられるので、レジスト膜に凹状溝を精度良く形
成することができ、ナノメートルオーダーの幅のエッチ
ングを実現できる。
According to the fine processing method of the first aspect of the present invention, the cantilever probe is pressed against the resist film in order to pre-bake the resist film while holding the substrate at a temperature of 40 ° C. to 80 ° C. If the concave groove is formed by moving the substrate in the horizontal direction in this state, it is possible to avoid a situation in which the shaved resist film blocks the concave groove or wear the probe to change the width of the concave groove, so that the resist film is The concave groove can be formed with high precision, and etching with a width on the order of nanometers can be realized.

【0055】請求項2の発明に係る微細加工方法による
と、請求項1の発明と同様、レジスト膜に凹状溝を精度
良く形成することができるので、ナノメートルオーダー
の幅を有する電解めっき膜を実現できる。
According to the fine processing method according to the second aspect of the present invention, similarly to the first aspect of the present invention, a concave groove can be formed in the resist film with high precision, so that an electrolytic plating film having a width on the order of nanometers can be formed. realizable.

【0056】請求項3の発明に係る微細加工方法による
と、請求項1の発明と同様、レジスト膜に凹状溝を精度
良く形成することができるので、ナノメートルオーダー
の幅を有する無電解めっき膜を実現できる。
According to the microfabrication method of the third aspect of the present invention, like the first aspect of the present invention, since the concave groove can be formed in the resist film with high precision, the electroless plated film having a width on the order of nanometers. Can be realized.

【0057】請求項4の発明に係る微細加工方法による
と、レジスト膜形成工程において形成するレジスト膜の
膜厚が30nm以下であるため、凹状溝を形成するのに
大きな力を必要としないので、下地を傷付けることがな
い。
According to the fine processing method of the fourth aspect of the present invention, since the thickness of the resist film formed in the resist film forming step is 30 nm or less, a large force is not required to form the concave groove. Does not damage the substrate.

【0058】請求項5の発明に係る微細加工方法による
と、レジストパターン形成工程は基板を水中に浸漬した
状態で行なわれるため、削りとられたレジスト材料が水
中に離散し、凹状溝に残留することがないので、凹状溝
の精度は一層向上する。
According to the fine processing method of the fifth aspect of the present invention, since the resist pattern forming step is performed while the substrate is immersed in water, the scraped resist material is dispersed in water and remains in the concave groove. Therefore, the accuracy of the concave groove is further improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の各実施例に用いる原子間力顕微鏡の概
略構成図である。
FIG. 1 is a schematic configuration diagram of an atomic force microscope used in each example of the present invention.

【図2】本発明の第1実施例に係る微細加工方法の各工
程を示す断面図である。
FIG. 2 is a cross-sectional view showing each step of the fine processing method according to the first example of the present invention.

【図3】本発明の第2実施例に係る微細加工方法の各工
程を示す断面図である。
FIG. 3 is a sectional view showing each step of a microfabrication method according to a second embodiment of the present invention.

【図4】本発明の第3実施例に係る微細加工方法の各工
程を示す断面図である。
FIG. 4 is a sectional view showing each step of a microfabrication method according to a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 第1の圧電体 2 第2の圧電体 3 第3の圧電体 4 試料台 5 試料 6 カンチレバー 7 半導体レーザー 8 集光レンズ 9 2分割フォトダイオード 10 制御信号発生回路 11 圧電体駆動回路 12 探針 13 コンピュータ 20 シリコン基板 21 SiO2 膜 22 レジスト膜 22a 凹状溝(レジストパターン) 30 シリコン基板 31 レジスト膜 31a 凹状溝(レジストパターン) 32 電解めっき膜 40 シリコン基板 41 SiO2 膜 42 触媒層 43 レジスト膜 43a 凹状溝(レジストパターン) 44 無電解めっき膜DESCRIPTION OF SYMBOLS 1 1st piezoelectric body 2 2nd piezoelectric body 3 3rd piezoelectric body 4 Sample stand 5 Sample 6 Cantilever 7 Semiconductor laser 8 Condensing lens 9 2-division photodiode 10 Control signal generation circuit 11 Piezoelectric drive circuit 12 Probe Reference Signs List 13 computer 20 silicon substrate 21 SiO 2 film 22 resist film 22 a concave groove (resist pattern) 30 silicon substrate 31 resist film 31 a concave groove (resist pattern) 32 electrolytic plating film 40 silicon substrate 41 SiO 2 film 42 catalyst layer 43 resist film 43 a Concave groove (resist pattern) 44 Electroless plating film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H05K 3/06 F 3/18 D 7511−4E // G01N 37/00 G (72)発明者 山本 伸一 茨城県つくば市東1丁目1番4 工業技術 院 産業技術融合領域研究所内 技術研究 組合オングストロームテクノロジ研究機構 内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H05K 3/06 F 3/18 D 7511-4E // G01N 37/00 G (72) Inventor Yamamoto Shin-ichi 1-4-1, Higashi Tsukuba, Ibaraki Prefectural Institute of Industrial Technology Research Institute for Industrial Technology Interdisciplinary Research Association, Angstrom Technology Research Organization

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 基板上にレジストを塗布してレジスト膜
を形成するレジスト膜形成工程と、 前記基板を40℃〜80℃の温度下で保持することによ
り、該基板上のレジスト膜をプリベーキングするプリベ
ーキング工程と、 プリベーキングされたレジスト膜に原子間力顕微鏡のカ
ンチレバーの探針を所定の押圧力で押し付けた状態で前
記基板を水平方向に移動して、プリベーキングされたレ
ジスト膜に凹状溝よりなるレジストパターンを形成する
レジストパターン形成工程と、 前記レジストパターンが形成されたレジスト膜をポスト
ベーキングするポストベーキング工程と、 ポストベーキングされたレジスト膜をマスクとして前記
基板に対してエッチングを行なうエッチング工程とを備
えていることを特徴とする微細加工方法。
A resist film forming step of applying a resist on the substrate to form a resist film; and pre-baking the resist film on the substrate by holding the substrate at a temperature of 40 ° C. to 80 ° C. A pre-baking step, and moving the substrate in a horizontal direction while pressing a cantilever probe of an atomic force microscope against the pre-baked resist film with a predetermined pressing force, thereby forming a concave on the pre-baked resist film. A resist pattern forming step of forming a resist pattern formed of a groove; a post-baking step of post-baking the resist film on which the resist pattern is formed; and etching for etching the substrate using the post-baked resist film as a mask. A fine processing method comprising the steps of:
【請求項2】 基板上にレジストを塗布してレジスト膜
を形成するレジスト膜形成工程と、 前記基板を40℃〜80℃の温度下で保持することによ
り、該基板上のレジスト膜をプリベーキングするプリベ
ーキング工程と、 プリベーキングされたレジスト膜に原子間力顕微鏡のカ
ンチレバーの探針を所定の押圧力で押し付けた状態で前
記基板を水平方向に移動して、プリベーキングされたレ
ジスト膜に凹状溝よりなるレジストパターンを形成する
レジストパターン形成工程と、 前記レジストパターンが形成されたレジスト膜をポスト
ベーキングするポストベーキング工程と、 前記基板を電解質水溶液中に浸漬して、該基板の表面に
おける前記レジストパターンに露出している部分に電解
めっき膜を堆積するめっき膜堆積工程とを備えているこ
とを特徴とする微細加工方法。
2. A resist film forming step of applying a resist on a substrate to form a resist film, and pre-baking the resist film on the substrate by maintaining the substrate at a temperature of 40 ° C. to 80 ° C. A pre-baking step, and moving the substrate in a horizontal direction while pressing a cantilever probe of an atomic force microscope against the pre-baked resist film with a predetermined pressing force, thereby forming a concave on the pre-baked resist film. A resist pattern forming step of forming a resist pattern composed of grooves, a post-baking step of post-baking the resist film on which the resist pattern is formed, and immersing the substrate in an aqueous electrolyte solution to form the resist on the surface of the substrate. A plating film depositing step of depositing an electrolytic plating film on a portion exposed to the pattern. Microfabrication method comprising.
【請求項3】 基板上に無電解めっき用の触媒層を堆積
する触媒層堆積工程と、 前記触媒層の上にレジストを塗布してレジスト膜を形成
するレジスト膜形成工程と、 前記基板を40℃〜80℃の温度下で保持することによ
り、該基板上のレジスト膜をプリベーキングするプリベ
ーキング工程と、 プリベーキングされたレジスト膜に原子間力顕微鏡のカ
ンチレバーの探針を所定の押圧力で押し付けた状態で前
記基板を水平方向に移動して、プリベーキングされたレ
ジスト膜に凹状溝よりなるレジストパターンを形成する
レジストパターン形成工程と、 前記レジストパターンが形成されたレジスト膜をポスト
ベーキングするポストベーキング工程と、 前記基板を無電解めっき液中に浸漬して、該基板の表面
における前記レジストパターンに露出している部分に無
電解めっき膜を堆積するめっき膜堆積工程とを備えてい
ることを特徴とする微細加工方法。
3. A catalyst layer depositing step of depositing a catalyst layer for electroless plating on a substrate; a resist film forming step of applying a resist on the catalyst layer to form a resist film; A pre-baking step of pre-baking the resist film on the substrate by holding the substrate at a temperature of from about 80 ° C. to about 80 ° C., and applying a cantilever probe of an atomic force microscope to the pre-baked resist film with a predetermined pressure. A resist pattern forming step of moving the substrate in the horizontal direction in a pressed state to form a resist pattern formed of a concave groove in the pre-baked resist film; and a post-baking the resist film on which the resist pattern is formed. Baking step, immersing the substrate in an electroless plating solution, and exposing the resist pattern on the surface of the substrate Microfabrication method characterized by and a plating film depositing step of depositing an electroless plating film with have parts.
【請求項4】 前記レジスト膜形成工程において形成す
るレジスト膜の膜厚は30nm以下であることを特徴と
する請求項1〜3のいずれか1項に記載の微細加工方
法。
4. The fine processing method according to claim 1, wherein the resist film formed in the resist film forming step has a thickness of 30 nm or less.
【請求項5】 前記レジストパターン形成工程は、前記
基板を水中に浸漬した状態で行なわれることを特徴とす
る請求項1〜4のいずれか1項に記載の微細加工方法。
5. The fine processing method according to claim 1, wherein the resist pattern forming step is performed in a state where the substrate is immersed in water.
JP6220240A 1994-09-14 1994-09-14 Fine processing method Expired - Lifetime JP2599897B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6220240A JP2599897B2 (en) 1994-09-14 1994-09-14 Fine processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6220240A JP2599897B2 (en) 1994-09-14 1994-09-14 Fine processing method

Publications (2)

Publication Number Publication Date
JPH0883789A true JPH0883789A (en) 1996-03-26
JP2599897B2 JP2599897B2 (en) 1997-04-16

Family

ID=16748094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6220240A Expired - Lifetime JP2599897B2 (en) 1994-09-14 1994-09-14 Fine processing method

Country Status (1)

Country Link
JP (1) JP2599897B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000013062A1 (en) * 1998-08-28 2000-03-09 Dyconex Patente Ag Method for producing micro-openings
WO2004074765A1 (en) * 1997-07-17 2004-09-02 Gerd Karl Binnig Method of forming ultrasmall structures and apparatus therefor
JP2005288636A (en) * 2004-03-31 2005-10-20 Japan Science & Technology Agency Carbon nano-tube forming method using nano-indent edge and anti-dot catalyst array
JP2008044044A (en) * 2006-08-11 2008-02-28 Tokyo Univ Of Agriculture & Technology Micro actuator system
JP2012503370A (en) * 2008-09-18 2012-02-02 ビジュアルソニックス インコーポレイテッド Ultrasonic transducer and other component manufacturing method
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004074765A1 (en) * 1997-07-17 2004-09-02 Gerd Karl Binnig Method of forming ultrasmall structures and apparatus therefor
WO2000013062A1 (en) * 1998-08-28 2000-03-09 Dyconex Patente Ag Method for producing micro-openings
JP2005288636A (en) * 2004-03-31 2005-10-20 Japan Science & Technology Agency Carbon nano-tube forming method using nano-indent edge and anti-dot catalyst array
JP2008044044A (en) * 2006-08-11 2008-02-28 Tokyo Univ Of Agriculture & Technology Micro actuator system
JP2012503370A (en) * 2008-09-18 2012-02-02 ビジュアルソニックス インコーポレイテッド Ultrasonic transducer and other component manufacturing method
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9555443B2 (en) 2008-09-18 2017-01-31 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9935254B2 (en) 2008-09-18 2018-04-03 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US10596597B2 (en) 2008-09-18 2020-03-24 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US11845108B2 (en) 2008-09-18 2023-12-19 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US12029131B2 (en) 2008-09-18 2024-07-02 Fujifilm Sonosite, Inc. Methods for patterning electrodes of ultrasound transducers and other components

Also Published As

Publication number Publication date
JP2599897B2 (en) 1997-04-16

Similar Documents

Publication Publication Date Title
JP2833807B2 (en) Integrated scanning tunneling microscope
JP4791597B2 (en) Substrate alignment system and method in nanoimprint process
US6668628B2 (en) Scanning probe system with spring probe
US6953519B2 (en) Method of manufacturing the multi-tip probe, a multi-tip probe, and surface characteristic analysis apparatus
US6181097B1 (en) High precision three-dimensional alignment system for lithography, fabrication and inspection
JP4656761B2 (en) SPM cantilever
US5929643A (en) Scanning probe microscope for measuring the electrical properties of the surface of an electrically conductive sample
Vorbringer-Doroshovets et al. 0.1-nanometer resolution positioning stage for sub-10 nm scanning probe lithography
JP2599897B2 (en) Fine processing method
JPH01262403A (en) Probe and its manufacture
JP3069923B2 (en) Cantilever probe, atomic force microscope, information recording / reproducing device
US6156216A (en) Method for making nitride cantilevers devices
Dobson et al. Electron beam lithographically-defined scanning electrochemical-atomic force microscopy probes: fabrication method and application to high resolution imaging on heterogeneously active surfaces
US6614243B2 (en) Measurement probe for detecting electrical signals in an integrated semiconductor circuit
JPH1090287A (en) Probe for interatomic force microscope and its manufacture
JP2007212182A (en) Probe device, manufacturing method of the probe device, and stylus-type surface measuring device
WO2023241252A1 (en) Display panel, display device, three-dimensional microstructure device and preparation method therefor
JPH10170530A (en) Afm cantilever and its manufacture
JPH1073608A (en) Base member of cantilever tip for scanning probe microscope and cantilever tip for scanning probe microscope using the same
JP2001021478A (en) Probe for scanning probe microscope, its manufacture, and image drawing device
US20240230712A9 (en) Method of removing and collecting particles from photomask and device for removing and collecting particles therefrom
JPH06204118A (en) Substrate position alignment method
JP4497665B2 (en) Probe scanning control device, scanning probe microscope using the scanning control device, probe scanning control method, and measurement method using the scanning control method
JPH10132829A (en) Measuring method by use of scanning type probe microscope
JPH10282125A (en) Cantilever, scanning probe microscope using the cantilever, and sample observation method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19961126

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term