JPH0881790A - Plasma-inert cover and method and apparatus for plasma cleaning by using same - Google Patents
Plasma-inert cover and method and apparatus for plasma cleaning by using sameInfo
- Publication number
- JPH0881790A JPH0881790A JP7171097A JP17109795A JPH0881790A JP H0881790 A JPH0881790 A JP H0881790A JP 7171097 A JP7171097 A JP 7171097A JP 17109795 A JP17109795 A JP 17109795A JP H0881790 A JPH0881790 A JP H0881790A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- wafer
- heater plate
- vacuum deposition
- deposition chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
- H01J37/32853—Hygiene
- H01J37/32862—In situ cleaning of vessels and/or internal parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/02—Details
- H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/905—Cleaning of reaction chamber
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Epidemiology (AREA)
- Public Health (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Materials Engineering (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- ing And Chemical Polishing (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、真空付着チャンバのよ
うな密閉空間で半導体ウェハのような材料を処理するこ
とに関する。更に詳細には、本発明は、真空付着チャン
バからタングステン又はケイ化タングステン付着物のよ
うな付着物を除去するための改良された洗浄方法に関す
る。FIELD OF THE INVENTION This invention relates to processing materials such as semiconductor wafers in enclosed spaces such as vacuum deposition chambers. More particularly, the present invention relates to an improved cleaning method for removing deposits such as tungsten or tungsten silicide deposits from vacuum deposition chambers.
【0002】[0002]
【従来の技術】集積回路構造を形成する半導体ウェハの
処理においては、全面付着後エッチング又は化学機械的
ポリシングするかあるいはタングステンが選択的に付着
するシリコン又はアルミニウム面を露出するように既に
パターン形成された酸化物層のようなマスク層上にタン
グステンを選択付着することによって、化学気相成長
(CVD)法によるウェハ上にタングステンのような材
料を付着させることが望ましい。2. Description of the Prior Art In the processing of semiconductor wafers to form integrated circuit structures, blanket deposition followed by etching or chemical mechanical polishing, or by patterning to expose the silicon or aluminum surface to which tungsten is selectively deposited. It is desirable to deposit a material such as tungsten on the wafer by chemical vapor deposition (CVD) by selectively depositing tungsten on a mask layer such as an oxide layer.
【0003】いずれの場合にも、タングステンのような
材料の付着物は、通常、真空付着チャンバ内、例えば、
そのチャンバ内の加熱プレートの露出面及びサセプタ
(付着中半導体ウェハが載置される加熱プレートの表面
以外の台又は支持体)上に蓄積する。そのような付着物
は、チャンバの寸法を変えかつ露出面から剥がれチャン
バ内で処理されるウェハ上に落ちたり、特に次の選択付
着プロセスの場合、化学的に付着環境を変化させる傾向
があるので、周期的に除去されなければならない。その
ような変化によって、CVD法は著しく影響される。In any case, deposits of materials such as tungsten are usually deposited in a vacuum deposition chamber, eg,
Accumulation on the exposed surface of the heating plate and the susceptor (a table or a support other than the surface of the heating plate on which the semiconductor wafer is mounted during deposition) in the chamber. Such deposits tend to change the dimensions of the chamber and peel off exposed surfaces onto the wafer being processed in the chamber, and chemically change the deposition environment, especially for subsequent selective deposition processes. , Must be removed periodically. The CVD process is significantly affected by such changes.
【0004】以前には、プラズマ援助エッチング(plasm
a-assisted etch)、特にフッ素エッチングを用いてその
ような付着物を除去することが慣用的であった。フッ素
ガス源を真空付着チャンバに供給し、次に、付着中真空
付着チャンバにガスを供給するシャワーヘッドをRF源
に接続することによりガスフロー中チャンバ内にプラズ
マを発生させる。ヒータプレート、サセプタ又は付着中
ウェハが通常載っている他の表面は接地される。フッ素
はタングステン又はケイ化タングステンのような付着物
と反応し、得られたガス状反応生成物は真空排気装置に
よってチャンバから除去される。そのような方法は、真
空チャンバ内のサセプタからタングステン又は他の付着
物を十分に除去する。Previously, plasma assisted etching (plasma)
It has been customary to remove such deposits using a-assisted etch), especially fluorine etching. A source of fluorine gas is supplied to the vacuum deposition chamber, and then a showerhead that supplies gas to the vacuum deposition chamber during deposition is connected to the RF source to generate plasma in the chamber during gas flow. The heater plate, susceptor or other surface on which the wafer during deposition is normally mounted is grounded. Fluorine reacts with deposits such as tungsten or tungsten silicide and the resulting gaseous reaction products are removed from the chamber by a vacuum pump. Such a method sufficiently removes tungsten or other deposits from the susceptor in the vacuum chamber.
【0005】Changの米国特許第 5,207,836号には、改
良された洗浄方法が開示されている。Chang法は、チャ
ンバ内にプラズマを維持しつつチャンバに水素ガス源を
貫流するステップを引き続き提供するものである。この
追加ステップは、チャンバ内に残るフッ素残留物を除去
するので、そのような残留物が後のタングステン付着を
妨害しないように防止する。Chang, US Pat. No. 5,207,836, discloses an improved cleaning method. The Chang method continues to provide the step of flowing a hydrogen gas source through the chamber while maintaining the plasma in the chamber. This additional step removes any fluorine residue remaining in the chamber, thus preventing such residue from interfering with subsequent tungsten deposition.
【0006】[0006]
【発明が解決しようとする課題】しかしながら、既知の
方法はある種の欠点を持っている。典型的には、チャン
バ洗浄は、各ウェハが処理された後に行われる。そのこ
とにより、各ウェハがチャンバから取り出された後のプ
ラズマ洗浄ステップ及び次の排気及びパージステップを
設定及び実施するのに要する時間のために、ウェハスル
ープットは低下する。ウェハスループットの低下は、生
産コストの上昇を生じる。However, the known method has certain drawbacks. Typically, chamber cleaning is done after each wafer is processed. This reduces wafer throughput due to the time required to set up and perform a plasma cleaning step and subsequent evacuation and purging steps after each wafer is removed from the chamber. A decrease in wafer throughput causes an increase in production cost.
【0007】既知の方法の重大な欠点は、更に、洗浄ス
テップ中プラズマに露出した際真空付着チャンバ内の要
素の分解である。特に、フッ素プラズマはヒータプレー
トのようなアルミニウム要素を攻撃し、その表面にAl
Fを形成する。表面AlF付着物は、後のウェハ処理を
妨害する粒子源として作用する。更に、AlFは絶縁材
料であるので、ヒータプレート上にAlF層が存在する
と、ウェハ処理温度に影響するので、ウェハ上の膜付着
の速度及び均一性に影響する。A further serious drawback of the known method is the disassembly of the elements in the vacuum deposition chamber when exposed to the plasma during the cleaning step. In particular, fluorine plasma attacks aluminum elements such as heater plates and causes Al
Form F. Surface AlF deposits act as a source of particles that interfere with subsequent wafer processing. Further, since AlF is an insulating material, the presence of the AlF layer on the heater plate affects the wafer processing temperature and thus the rate and uniformity of film deposition on the wafer.
【0008】前述の課題に対する1つの提案された解決
法は、チャンバ洗浄の間隔を長くすることであった。2
5〜50枚のウェハを処理する毎にチャンバ洗浄を行う
と、間接時間を短縮するので、生産コストを下げる。し
かしながら、チャンバ洗浄が遅れるので、チャンバ内の
アルミニウムヒータプレートのような露出要素上のプラ
ズマ攻撃及び結果として起こるAlFのような付着物の
形成に起因する課題を解決しない。One proposed solution to the above problem was to lengthen the chamber cleaning intervals. Two
If the chamber is cleaned every time 5 to 50 wafers are processed, the indirect time is shortened and the production cost is reduced. However, the delayed chamber cleaning does not solve the problems caused by plasma attack on exposed elements such as aluminum heater plates in the chamber and the consequent formation of deposits such as AlF.
【0009】低温プラズマを使用する周期的洗浄法が用
いられた。しかしながら、そのような方法はなおプラズ
マ攻撃の課題をすべて完全には解決しない。機械的洗浄
法(即ち、削る方法)も用いられるが、付着物すべてを
除去せずかつヒータプレートを損傷する可能性がある点
でたいてい不十分である。A periodic cleaning method using a low temperature plasma was used. However, such a method still does not completely solve all the challenges of plasma attack. Mechanical cleaning methods (ie, shaving methods) are also used, but are generally inadequate in that they do not remove all deposits and can damage the heater plate.
【0010】アルミニウムウェハは、エッチングプロセ
ス中の陽極化アルミニウムチャック表面の保護に用いら
れた。しかしながら、そのようなウェハはプラズマ攻撃
も受けやすいので、洗浄中プラズマ攻撃からアルミニウ
ムヒータプレートを保護するのに不適当である。Aluminum wafers were used to protect the anodized aluminum chuck surface during the etching process. However, such wafers are also susceptible to plasma attack, making them unsuitable for protecting aluminum heater plates from plasma attack during cleaning.
【0011】従って、間接時間を短縮しかつ真空付着チ
ャンバ内のヒータプレートのような密閉空間内の要素上
の有害な付着物の形成を避ける真空付着チャンバのよう
な密閉空間の洗浄法を提供することが望ましい。Accordingly, there is provided a method of cleaning an enclosed space such as a vacuum deposition chamber that reduces indirect time and avoids the formation of harmful deposits on elements within the enclosed space such as a heater plate within the vacuum deposition chamber. Is desirable.
【0012】[0012]
【課題を解決するための手段】本発明の1態様によれ
ば、プラズマの攻撃を受ける表面によって少なくとも部
分的に区切られた空間内部から付着物を除去する方法が
提供される。本方法は、プラズマに不活性な材料を含む
カバーを該表面上に載置するステップ及び付着物を、好
ましくはプラズマでエッチングすることにより除去する
ステップを含む。この不活性なカバーは、プラズマによ
る攻撃から下にある表面を保護する。プラズマに不活性
であるので、このカバーは繰り返して使用することがで
きる。更に、下にある表面がプラズマ攻撃から保護され
るので、プラズマ洗浄中プラズマ電力を高め、洗浄時間
を短縮する。According to one aspect of the invention, there is provided a method of removing deposits from within a space at least partially bounded by a plasma attack surface. The method includes the steps of placing a cover comprising a plasma inert material on the surface and removing deposits, preferably by etching with a plasma. This inert cover protects the underlying surface from attack by the plasma. Being inert to the plasma, this cover can be used repeatedly. In addition, the underlying surface is protected from plasma attack, thus increasing plasma power and reducing cleaning time during plasma cleaning.
【0013】即ち、本発明の方法は、アルミニウム加熱
要素が配置された真空付着チャンバのような空間を、既
知の洗浄法より頻繁でなくかつ短時間で洗浄することを
可能にする。チャンバスループット、従って操作の経済
性が対応して高められる。Thus, the method of the present invention allows a space such as a vacuum deposition chamber in which an aluminum heating element is located to be cleaned less frequently and in less time than known cleaning methods. The chamber throughput and thus the economics of operation are correspondingly increased.
【0014】更に、付着物を除去する新規な方法を包含
する付着及びエッチングプロセスを含む真空付着チャン
バ内における半導体ウェハの処理方法が提供される。Further provided is a method of processing a semiconductor wafer in a vacuum deposition chamber that includes a deposition and etching process that includes a novel method of removing deposits.
【0015】本発明の他の態様によれば、半導体ウェハ
の処理後、ヒータプレートを含む真空付着チャンバから
付着物を除去するために用いられるプラズマに不活性な
材料を含む被覆ウェハが提供される。According to another aspect of the present invention, there is provided a coated wafer containing a plasma inert material used to remove deposits from a vacuum deposition chamber containing a heater plate after processing a semiconductor wafer. .
【0016】本発明の別の態様によれば、ヒータプレー
ト及び上記のような被覆ウェハを含む真空付着チャンバ
を含む半導体ウェハを処理するための装置が提供され
る。According to another aspect of the invention, there is provided an apparatus for processing a semiconductor wafer including a heater plate and a vacuum deposition chamber containing a coated wafer as described above.
【0017】本発明の他の目的、特徴及び利点は、次の
詳細な説明から当業者に明らかになるであろう。しかし
ながら、本発明の好ましい実施例を示しつつ詳細な説明
及び個々の実施例は、具体的な説明のためであって限定
するものではないことは理解されるべきである。本発明
の範囲内の多くの変更及び改変はその真意から逸脱する
ことなく行われ、本発明はそれをすべて包含する。Other objects, features and advantages of the invention will be apparent to those skilled in the art from the following detailed description. It should be understood, however, that the detailed description and individual embodiments, while indicating the preferred embodiments of the present invention, are for purposes of illustration and not limitation. Many changes and modifications within the scope of the present invention are made without departing from the spirit thereof, and the present invention includes all of them.
【0018】[0018]
【実施例】次の詳細な説明においては、空間がヒータプ
レート、特にアルミニウム又はアルミニウム合金ヒータ
プレートを含む真空付着チャンバによって区切られる本
発明の好適実施例に言及される。半導体ウェハは、エッ
チングプロセス及びCVDのような蒸着法を含む種々の
方法を用いて真空付着チャンバ内で処理される。具体的
なCVD法は、ウェハの加熱後、タングステンのような
物質を付着することを含んでいる。The following detailed description refers to a preferred embodiment of the invention in which the space is bounded by a vacuum deposition chamber containing a heater plate, particularly an aluminum or aluminum alloy heater plate. Semiconductor wafers are processed in a vacuum deposition chamber using a variety of methods including etching processes and vapor deposition methods such as CVD. A specific CVD method involves depositing a material such as tungsten after heating the wafer.
【0019】本発明の実施の主題として特に適切な真空
付着チャンバの例は、 Leiらの米国特許出願第08/200,0
79号に開示されており、その内容を参考として本明細書
に引用する。しかしながら、本発明は、真空付着チャン
バあるいはエッチングプロセス又はタングステンCVD
法のような特定の方法からプラズマ感受性表面を保護す
ることにその用途が限定されるとみなされるべきでな
い。An example of a vacuum deposition chamber particularly suitable as a subject of the practice of the present invention is Lei et al., US patent application Ser. No. 08 / 200,0.
No. 79, the contents of which are incorporated herein by reference. However, the present invention is not limited to vacuum deposition chambers or etching processes or tungsten CVD.
Its application should not be regarded as limited to protecting plasma sensitive surfaces from particular methods such as methods.
【0020】特に、本明細書で用いられる『真空処理チ
ャンバ』なる語は、真空付着プロセス、エッチングプロ
セス又は他のプロセスを行うのに適切なチャンバを示す
ものである。In particular, the term "vacuum processing chamber" as used herein refers to a chamber suitable for carrying out vacuum deposition processes, etching processes or other processes.
【0021】本発明は、添付の図面によってより容易に
理解される。図面においては、同様の要素はすべて同様
の番号が付けられている。The present invention will be more readily understood by the accompanying drawings. In the drawings, all similar elements are similarly numbered.
【0022】図1は、本発明のカバー10の具体的な実
施例を示すものである。カバー10は、真空付着装置1
8(単純化した形で示されている)の真空付着チャンバ
16内のヒータプレート14の上面12の一部を保護す
るためにウェハの大きさの形に作られる。その被覆ウェ
ハ10は、例えば、材料が半導体ウェハの全面に付着
し、ヒータプレート14の露出部分及び真空付着チャン
バ16内の他の面にも付着する『完全な付着』プロセス
の後の使用に適切である。FIG. 1 shows a specific embodiment of the cover 10 of the present invention. The cover 10 is a vacuum adhesion device 1
Eight wafers (shown in simplified form) are sized in wafer size to protect a portion of the upper surface 12 of the heater plate 14 in the vacuum deposition chamber 16. The coated wafer 10 is suitable for use, for example, after a "complete deposition" process in which the material is deposited on the entire surface of the semiconductor wafer and also on exposed portions of the heater plate 14 and other surfaces within the vacuum deposition chamber 16. Is.
【0023】図3でより詳しく示されている典型的なヒ
ータプレート14は、その上面12上に同心円の溝2
0、1個以上の真空口24が区切られた放射状の溝2
2、支持ピン28を受けるための穴26及び半導体ウェ
ハの正しい配置を容易にする案内ピンのような種々の特
徴を含むことができる。これらの特徴の1種以上を、カ
バー10によってプラズマの露出から保護することがで
きる。ヒータプレート14は、円以外の形を有するウェ
ハに適応するために図3の円構造以外の構造をもつこと
ができる。A typical heater plate 14, shown in greater detail in FIG. 3, has concentric grooves 2 on its upper surface 12.
Radial groove 2 with 0, 1 or more vacuum ports 24 separated
2. Various features may be included such as holes 26 for receiving support pins 28 and guide pins to facilitate proper placement of the semiconductor wafer. One or more of these features can be protected from plasma exposure by cover 10. The heater plate 14 can have structures other than the circular structure of FIG. 3 to accommodate wafers having shapes other than circles.
【0024】カバー10は、種々の形及び構造を有する
ことができる。例えば、カバー10は、ヒータプレート
14の全上面12を保護するように設計される。これ
は、カバー10の大きさをヒータプレート14の上面の
みに被せるかあるいは別にヒータプレート14の縁を越
えて伸びるようにすることにより達成される。その別の
好ましい実施例は、図2に示されている。この実施例に
おいては、カバー10は、ヒータプレート14の上面1
2を越え、典型的にはセラミック材料を含む影(shadow)
のプレート21によって外周19が保護される。この実
施例は、影のプレート21によって保護されない半導体
ウェハの表面上だけを材料が付着する『独占的付着』プ
ロセスの後の使用に適切である。独占的付着プロセスに
おいては、ヒータプレート14の上面12の一部にその
材料が付着されないが、影のプレート21のような真空
付着チャンバ16内の他の表面にのみ付着されない。The cover 10 can have a variety of shapes and configurations. For example, the cover 10 is designed to protect the entire upper surface 12 of the heater plate 14. This is accomplished by covering the size of the cover 10 only on the upper surface of the heater plate 14 or separately extending beyond the edges of the heater plate 14. Another preferred embodiment is shown in FIG. In this embodiment, the cover 10 is the upper surface 1 of the heater plate 14.
A shadow containing more than two, typically including ceramic materials
The outer periphery 19 is protected by the plate 21. This embodiment is suitable for use after the "proprietary deposition" process in which the material is deposited only on the surface of the semiconductor wafer which is not protected by the shadow plate 21. In the exclusive deposition process, the material is not deposited on a portion of the upper surface 12 of the heater plate 14, but only on other surfaces within the vacuum deposition chamber 16, such as the shadow plate 21.
【0025】また、そのようなカバー10は、ヒータプ
レート14の全上面12又はその一部に配置されるキャ
ップ又は他の構造の形にすることができ、案内ピン30
のような突き出ている特徴に適応する形にすることがで
きる。Also, such a cover 10 may be in the form of a cap or other structure that is placed over the entire upper surface 12 of the heater plate 14 or a portion thereof, and the guide pin 30.
It can be shaped to adapt to protruding features such as.
【0026】具体的な実施例においては、カバー10
は、半導体ウェハが処置中に配置される上面12の一部
のみに被せるように設計される。即ち、カバー10は、
半導体ウェハと実質的に同じ形とサイズを有する被覆ウ
ェハの形で作られる。従って、図1及び図4−7に示さ
れる好適実施例においては、カバーは、ヒータプレート
14のプラスミド感受性上面12の一部のみを保護する
ように形成される。また、ヒータプレート14の全上面
12が半導体ウェハによって被せられる場合又は半導体
ウェハが図2のようにヒータプレート14の縁を越えて
伸びる場合、カバー10は同様にヒータプレート14に
被せるか又は縁を越えて伸びるように作られる。そのよ
うな被覆ウェハの利点は、真空付着チャンバ16内の半
導体ウェハを配置するために用いられる同一の処理手段
(例えば、ロボットブレード、図示せず)を洗浄でチャ
ンバ16内のカバー10を配置するために用いることが
できることである。In a specific embodiment, the cover 10
Is designed to cover only a portion of the upper surface 12 where the semiconductor wafer is placed during the procedure. That is, the cover 10
It is made in the form of a coated wafer having substantially the same shape and size as a semiconductor wafer. Thus, in the preferred embodiment shown in FIGS. 1 and 4-7, the cover is configured to protect only a portion of the plasmid sensitive upper surface 12 of the heater plate 14. Also, if the entire upper surface 12 of the heater plate 14 is covered by a semiconductor wafer, or if the semiconductor wafer extends beyond the edge of the heater plate 14 as in FIG. 2, the cover 10 may also cover or edge the heater plate 14. Made to extend beyond. The advantage of such a coated wafer is to place the cover 10 in the chamber 16 by cleaning the same processing means (eg, robot blade, not shown) used to place the semiconductor wafer in the vacuum deposition chamber 16. Can be used for.
【0027】真空付着装置18内で処理される半導体ウ
ェハ及びその中で用いられるヒータプレート14の具体
的な構造によって、カバー10は実質的に円形(図4)
であるか又は平面(flats) 32(図5−6、割合は一定
でない)又はノッチ34(図7、割合は一定でない)を
1ヵ所以上有する。平面32は、処理されるべき半導体
ウェハに適用できる規格によって、相対的に狭く(図
5)又は広く(図6)することができる。例えば、JE
IDA(日本)規格に準じて作られた半導体ウェハは相
対的に狭い平面を有するので、対応するカバー10も狭
い平面を有する。Due to the specific structure of the semiconductor wafer processed in the vacuum deposition apparatus 18 and the heater plate 14 used therein, the cover 10 is substantially circular (FIG. 4).
Or one or more flats 32 (FIG. 5-6, percentages are not constant) or notches 34 (FIG. 7, percentages are not constant). The plane 32 can be relatively narrow (FIG. 5) or wide (FIG. 6) depending on the standards applicable to the semiconductor wafer to be processed. For example, JE
Since the semiconductor wafer manufactured according to the IDA (Japan) standard has a relatively narrow flat surface, the corresponding cover 10 also has a narrow flat surface.
【0028】本発明のカバーは、洗浄されるべき真空付
着チャンバ又は他の空間から付着物を除去するために用
いられるプラズマに不活性な材料からなる。プラズマ不
活性材料の1つの好ましい種類は、セラミック材料、例
えば、アルミニウム、ジルコニウム、セリウム又はラン
タンのような金属の酸化物又は窒化物である。半導体ウ
ェハが処理される真空付着チャンバ内のヒータプレート
の伝熱面の一部を保護するのに使用する場合、セラミッ
ク材料のような使用材料が耐熱衝撃性であることが特に
好ましい。これは、そのような適用においてはカバーが
通常高温環境に導入されるからである。典型的な半導体
ウェハ処理温度は、約250〜650℃である。耐熱衝
撃性である材料からなるカバーは、真空付着チャンバ内
の温度の高い環境に導入しても損傷が少ないと考えられ
る。The cover of the present invention comprises a plasma inert material used to remove deposits from the vacuum deposition chamber or other space to be cleaned. One preferred class of plasma-inert materials are ceramic materials, for example oxides or nitrides of metals such as aluminum, zirconium, cerium or lanthanum. When used to protect a portion of the heat transfer surface of a heater plate in a vacuum deposition chamber in which semiconductor wafers are processed, it is especially preferred that the material used, such as a ceramic material, be thermal shock resistant. This is because in such applications the cover is usually introduced in a high temperature environment. Typical semiconductor wafer processing temperatures are about 250-650 ° C. It is considered that the cover made of a material having a thermal shock resistance is less damaged even when it is introduced into a high temperature environment in the vacuum deposition chamber.
【0029】また、本発明のカバーを製造するために用
いられる選択されたプラズマ不活性材料はタングステン
又はケイ化タングステンを付着するが反応せず、その付
着物は空間、例えば真空付着チャンバから、後の付着プ
ロセスを妨害する粒子を生成しないで除去される。Also, the selected plasma-inert material used to manufacture the cover of the present invention deposits tungsten or tungsten silicide but does not react, and the deposit is removed from a space, such as a vacuum deposition chamber, afterwards. Are removed without producing particles that interfere with the deposition process of.
【0030】本発明に有用な特に好ましいセラミック材
料は、酸化アルミニウム(Al2 O3 )及び窒化アルミ
ニウム(AlN)である。これらの材料は、非常に耐熱
衝撃性であり、更に、タングステン又はケイ化タングス
テンを付着する。Particularly preferred ceramic materials useful in the present invention are aluminum oxide (Al 2 O 3 ) and aluminum nitride (AlN). These materials are very thermal shock resistant and additionally deposit tungsten or tungsten silicide.
【0031】好適実施例においては、真空付着チャンバ
ヒータプレートを保護するのに有用な本発明の被覆ウェ
ハは、半導体ウェハの熱膨張係数に対して使用プラズマ
不活性材料の熱膨張係数を考慮するように設計される。
これは、被覆ウェハが真空付着チャンバ内の温度で所望
の面積に被せることを確実にする。例えば、酸化アルミ
ニウム及び窒化アルミニウムは、シリコンより熱膨張係
数が大きい。即ち、酸化アルミニウム又は窒化アルミニ
ウムからなる被覆ウェハは、シリコンからなる半導体よ
り室温で直径がわずかに小さく製造される。In the preferred embodiment, the coated wafer of the present invention useful for protecting the vacuum deposition chamber heater plate is such that the coefficient of thermal expansion of the plasma inert material used is taken into account relative to the coefficient of thermal expansion of the semiconductor wafer. Designed to.
This ensures that the coated wafer covers the desired area at the temperature in the vacuum deposition chamber. For example, aluminum oxide and aluminum nitride have a higher coefficient of thermal expansion than silicon. That is, coated wafers made of aluminum oxide or aluminum nitride are manufactured with a slightly smaller diameter at room temperature than semiconductors made of silicon.
【0032】他の実施例においては、本発明のカバー
は、複合構造を有する。この実施例においては、必ずし
もプラズマ不活性でない第2材料の層は、使用プラズマ
不活性材料で少なくとも片面が被覆される。第2材料の
層は、プラズマ不活性材料で全面が被覆されることが好
ましい。例えば、金属ウェハが片面又は両面にプラズマ
不活性材料の層を設け、サンドイッチ構造を形成する。
第2材料がプラズマ不活性でない場合には、その部分は
露出されてはならない。その複合カバーを含む種々の層
は、複合カバーのそりや亀裂が生じないことを確実にす
るために、同様の熱膨張係数を有する材料から形成され
ねばならない。In another embodiment, the cover of the present invention has a composite structure. In this embodiment, the layer of second material which is not necessarily plasma-inert is coated on at least one side with the plasma-inert material used. The layer of second material is preferably entirely coated with a plasma-inert material. For example, a metal wafer is provided with a layer of plasma inert material on one or both sides to form a sandwich structure.
If the second material is not plasma inert, then that portion should not be exposed. The various layers, including the composite cover, must be formed from materials having similar coefficients of thermal expansion to ensure that the composite cover does not warp or crack.
【0033】図8(a)によれば、カバー10は、コア
層36及びプラズマ不活性材料のコーティング38を有
する複合構造を有する。図8(b)においては、カバー
10のコア層36は、その各々の面にプラズマ不活性材
料を含む層40を有する。Referring to FIG. 8A, the cover 10 has a composite structure having a core layer 36 and a coating 38 of plasma inactive material. In FIG. 8 (b), the core layer 36 of the cover 10 has a layer 40 containing a plasma inert material on each side thereof.
【0034】被覆ウェハのような本発明のカバーは、プ
ラズマが入り込む空間が形成されないようにプラズマ感
受性表面を密接に接触するように設計される。例えば、
カバー10は、プラズマが溝20及び22及び真空口2
4と接触するカバー10の下に流れることができないよ
うにヒータプレート14上に平らにあるように設計され
ることが好ましい。即ち、平面32又はノッチ34を有
する被覆ウェハは、その平面又はノッチが溝又は真空口
を露出しないようにヒータプレート14上に配置される
ことが好ましい。Covers of the present invention, such as coated wafers, are designed to make intimate contact with the plasma sensitive surface so that no space is created for the plasma to enter. For example,
The cover 10 has plasma grooves 20 and 22 and a vacuum port 2
It is preferably designed to lie flat on the heater plate 14 so that it cannot flow under the cover 10 in contact with 4. That is, a coated wafer having a flat surface 32 or notch 34 is preferably placed on the heater plate 14 such that the flat surface or notch does not expose the groove or vacuum port.
【0035】被覆ウェハのような本発明のカバーは、特
に、使用除去プロセス、即ちプラズマエッチングプロセ
スが低圧で行われる場合には、通常、付着物の除去中真
空チャックされずにプラズマ感受性表面に密接に接触す
るであろう。しかしながら、場合によっては、カバー、
特に被覆ウェハは、下記に詳述されるように後のシーズ
ニングステップ中に真空チャックされる。Covers of the present invention, such as coated wafers, are typically not vacuum chucked during deposit removal, but intimately contact with plasma sensitive surfaces, especially when the use removal process, ie, the plasma etching process, is performed at low pressure. Will come into contact with. However, in some cases, the cover,
In particular, the coated wafer is vacuum chucked during a subsequent seasoning step as detailed below.
【0036】別の実施例においては、カバーは、プラズ
マ感受性表面のキャップの形とすることができる。その
キャップは、例えば、ヒータプレートの同心円の溝を塞
ぐ周辺縁又は壁を有する円板の形を有するか又は保護さ
れるべき表面についてキャップを合わせる他の手段を含
むことができる。そのようなキャップは、典型的には、
その周辺でのみプラズマ感受性表面に接触し、キャップ
の残りとプラズマ感受性表面間の空間が残るがその空間
へのプラズマフローを防止する。In another embodiment, the cover may be in the form of a plasma sensitive surface cap. The cap may have, for example, the shape of a disc with a peripheral edge or wall that closes the concentric grooves of the heater plate, or may include other means of fitting the cap about the surface to be protected. Such caps are typically
It contacts the plasma sensitive surface only around its periphery, leaving a space between the rest of the cap and the plasma sensitive surface, but preventing plasma flow into that space.
【0037】本発明のカバーは、使用プラズマ不活性材
料に適した慣用的手段を用いて製造される。典型的に
は、被覆ウェハは、燃焼、焼成、CVD又はプラズマ吹
付けを含む種々の方法によって酸化アルミニウム又は窒
化アルミニウムから形成するこができる。例えば、焼成
は、不活性雰囲気下高圧(約2000−4000psi
a、好ましくは約2500−3500psia)及び高
温(約1700−2000℃)で行われる。The cover of the present invention is manufactured using conventional means suitable for the plasma inert material used. Typically, coated wafers can be formed from aluminum oxide or aluminum nitride by a variety of methods including combustion, firing, CVD or plasma spraying. For example, firing may be performed under high pressure (about 2000-4000 psi) under an inert atmosphere.
a, preferably about 2500-3500 psia) and elevated temperature (about 1700-2000 ° C.).
【0038】別の好適実施例によれば、本発明のカバー
は、少なくとも片面がプラズマ感受性表面と接触した状
態にある金属層を備えている。そのカバーが真空付着チ
ャックヒータプレートの加熱面の一部を保護するために
用いられる被覆ウェハである好適実施例においては、そ
の金属層はロボットブレードと通じている容量センサに
よって検出されるべきロボットブレードのようなウェハ
処理手段上に被覆ウェハを載置することを可能にする。According to another preferred embodiment, the cover of the present invention comprises a metal layer having at least one surface in contact with the plasma sensitive surface. In the preferred embodiment, where the cover is a coated wafer used to protect a portion of the heated surface of the vacuum deposition chuck heater plate, the metal layer is a robot blade to be detected by a capacitive sensor in communication with the robot blade. It is possible to mount a coated wafer on a wafer processing means such as.
【0039】任意の金属層は、約100〜5000オン
グストロームの厚さを有し、常法、例えば、蒸着によっ
て形成されることが好ましい。具体的な金属としては、
アルミニウム及びタングステンが挙げられる。被覆ウェ
ハは、片側又は両側に任意の金属層を設けることができ
る。被覆ウェハは、ウェハの縁から約2〜10mm、好ま
しくは5mm伸びている金属層が形成されていない周辺排
除ゾーンを有することが好ましい。これにより、金属層
のプラズマエッチングが防止される。The optional metal layer has a thickness of about 100 to 5000 angstroms and is preferably formed by conventional methods such as vapor deposition. As a specific metal,
Aluminum and tungsten are mentioned. The coated wafer can be provided with an optional metal layer on one or both sides. The coated wafer preferably has a peripheral exclusion zone that is free of a metal layer extending from about 2 to 10 mm, preferably 5 mm from the edge of the wafer. This prevents plasma etching of the metal layer.
【0040】本発明のカバーは、真空付着チャンバ内の
アルミニウムヒータプレートの上面又はその一部のよう
なプラズマ感受性表面を、付着物を除去するために慣用
的に用いられるプラズマエッチングから保護するために
用いられる。図1に示されるカバー10が用いられる具
体的なプロセスにおいては、ヒータプレート14の露出
上面12上の付着物が真空付着チャンバ16内の他の表
面と共に除去される。図2に示されるカバー10が用い
られる他の具体的なプロセスにおいては、影のプレート
21及び真空付着チャンバ16内の他の表面上の付着物
のみが除去される。そのようなプロセスにおいては、影
のプレート21とカバー10は、通常、例えば、ヒータ
プレート14上のカバー10を影のプレート21との接
触から少なくとも部分的に引っ込めることにより隔置さ
れた関係で維持される。The cover of the present invention protects a plasma sensitive surface, such as the upper surface of an aluminum heater plate or a portion thereof, in a vacuum deposition chamber from the plasma etch conventionally used to remove deposits. Used. In the particular process in which the cover 10 shown in FIG. 1 is used, deposits on the exposed upper surface 12 of the heater plate 14 are removed along with other surfaces within the vacuum deposition chamber 16. In another specific process in which the cover 10 shown in FIG. 2 is used, only the shadow plate 21 and deposits on other surfaces within the vacuum deposition chamber 16 are removed. In such a process, shadow plate 21 and cover 10 are typically maintained in a spaced relationship, for example by withdrawing cover 10 on heater plate 14 from contact with shadow plate 21 at least partially. To be done.
【0041】特定の具体的なプロセスにおいては、除去
されるべき付着物と反応できるガスは、洗浄されるべき
空間、例えば、真空付着チャンバに流し込まれる。次い
で、ガスを流しかつ露出面上の付着物と反応しつつプラ
ズマが空間に発生する。In certain specific processes, a gas capable of reacting with the deposit to be removed is flowed into the space to be cleaned, eg, the vacuum deposition chamber. A plasma is then generated in the space while flowing gas and reacting with the deposits on the exposed surface.
【0042】エッチングプロセスにおいて用いられるガ
スは、典型的にはフッ素又は塩素のようなハロゲンガス
源である。ガスは、NF3 、SF6 、CF4 及びC2 F
6 のようなフッ素ガス源であることが好ましい。NF3
が特に好ましい。プラズマエッチングプロセスにおいて
用いられる他のガスも、本発明に有効であると予想され
る。ガス混合物も用いることができる。アルゴン、ネオ
ン又はヘリウムのような不活性又は非反応性希釈ガス
を、ガス又はガス混合物と混合することができる。The gas used in the etching process is typically a halogen gas source such as fluorine or chlorine. The gas is NF 3 , SF 6 , CF 4 and C 2 F
A fluorine gas source such as 6 is preferred. NF 3
Is particularly preferable. Other gases used in the plasma etching process are also expected to be useful in the present invention. Gas mixtures can also be used. An inert or non-reactive diluent gas such as argon, neon or helium can be mixed with the gas or gas mixture.
【0043】除去されるべき付着物と反応性のガス(ガ
ス混合物)の適切な流速並びに真空付着チャンバ又は他
の空間内の温度及び圧力は、慣用的因子の中で付着物が
除去される空間容積、除去される付着物の量を考慮し
て、当業者が容易に決定することができる。典型的なプ
ロセスパラメーターは、 Changらの米国特許第 5,207,8
36号に示されており、その全開示を参考として本明細書
に引用する。The appropriate flow rates of the gas (gas mixture) that is reactive with the deposit to be removed and the temperature and pressure in the vacuum deposition chamber or other space are among the conventional factors in which the deposit is removed. It can be easily determined by those skilled in the art in consideration of the volume and the amount of deposits to be removed. Typical process parameters are found in Chang et al., US Pat. No. 5,207,8.
No. 36, the entire disclosure of which is incorporated herein by reference.
【0044】本発明のカバーの使用は、慣用的に用いら
れるプラズマより広範囲の電力を有するプラズマの使用
を可能にする。約50〜2000ワット、好ましくは6
00〜2000ワット、特に600〜1000ワットの
プラズマ電力を用いることができる。例えば、直径6″
(150mm) を有する加熱プレートを含む真空付着チャ
ンバが処理される場合、好ましいプラズマ電力は600
ワットである。加熱プレートが直径8″(200mm) を
有する場合、好ましプラズマ電力は1000ワットであ
る。The use of the cover of the present invention allows the use of plasmas having a wider range of power than conventionally used plasmas. About 50-2000 watts, preferably 6
Plasma powers of 00 to 2000 watts, especially 600 to 1000 watts, can be used. For example, diameter 6 "
When a vacuum deposition chamber containing a heating plate with (150 mm) is processed, the preferred plasma power is 600
Watt. If the heating plate has a diameter of 8 "(200 mm), the preferred plasma power is 1000 watts.
【0045】本発明によって可能になった高プラズマ電
力レベルにより、短時間のプラズマエッチングが得られ
る。典型的には、プラズマエッチングステップは約10
〜600秒間行われる。プラズマ電力600ワットの場
合、除去される付着物量に左右されるが、プラズマエッ
チングステップは約10〜300秒間行われる。The high plasma power levels made possible by the present invention provide short duration plasma etching. Typically, the plasma etching step is about 10
~ 600 seconds. With a plasma power of 600 watts, the plasma etching step is performed for about 10 to 300 seconds, depending on the amount of deposits removed.
【0046】場合によっては、更に、プラズマエッチン
グステップから残留しているフッ素残留物のような残留
物を除去する任意のステップをエッチングステップ後に
行うことができる。そのような追加の除去ステップを含
むプロセスは、例えば、Chang の米国特許第 5,207,836
号に記載されている。In some cases, an optional additional step of removing residues such as residual fluorine residues from the plasma etching step can be performed after the etching step. Processes that include such additional removal steps are described, for example, in Chang, US Pat. No. 5,207,836.
No.
【0047】前述のように、本発明のカバーを導入する
空間は高温であってもよい。これは、半導体ウェハが処
理される真空付着チャンバ内の加熱プレートを保護する
ために用いられるべき被覆ウェハが本発明のカバーであ
る場合特に真実である。そのような処理は、典型的に
は、約400−490℃の温度及び約1−100Torrで
行われる。耐熱衝撃性である材料の使用は、温度の急激
な変化に起因するカバーに対する損傷を最少にする。熱
衝撃のための損傷を更に排除するために、空間内及びプ
ラズマ感受性表面上で(さもなければ直接接触から離れ
て)カバーに対する熱衝撃損傷を防止するように材料の
温度を上昇させるのに十分な時間カバーを保持すること
が好ましい。カバーがこの方法で加熱された後に、プラ
ズマ感受性表面と接触状態で配置される。As mentioned above, the space in which the cover of the present invention is introduced may be at a high temperature. This is especially true if the coated wafer to be used to protect the heating plate in the vacuum deposition chamber in which the semiconductor wafer is processed is the cover of the present invention. Such treatments are typically carried out at temperatures of about 400-490 ° C. and about 1-100 Torr. The use of materials that are heat shock resistant minimizes damage to the cover due to sudden changes in temperature. Sufficient to raise the temperature of the material to prevent thermal shock damage to the cover in space and on plasma sensitive surfaces (otherwise away from direct contact) to further eliminate damage due to thermal shock It is preferable to hold the cover for a long time. After the cover has been heated in this way, it is placed in contact with the plasma sensitive surface.
【0048】例えば、被覆ウェハは、真空付着チャンバ
に導入され、保護されるべきヒータプレートの伝熱面上
に約0. 005〜0. 1インチ、好ましくは約0. 08
インチ(2mm) の高さで維持される(ロボットアーム又
は支持ピンのような慣用の手段で)。約20〜30秒の
後、被覆ウェハの温度は、被覆ウェハに対する熱衝撃損
傷の実質的な危険がなくヒータープレート上に安全に載
置されるようなレベルに緩慢に上昇した。For example, the coated wafer is introduced into the vacuum deposition chamber and is about 0.005 to 0.1 inches, preferably about 0.08 inches above the heat transfer surface of the heater plate to be protected.
It is maintained at a height of an inch (2 mm) (by conventional means such as a robot arm or support pin). After about 20-30 seconds, the temperature of the coated wafer slowly increased to a level such that it could be safely placed on the heater plate without substantial risk of thermal shock damage to the coated wafer.
【0049】また、保護されるプラズマ感受性表面を有
する空間に導入する前に、カバーを予熱することができ
る。この実施例は、耐熱衝撃性の小さい材料からカバー
を製造させることができる。It is also possible to preheat the cover before introducing it into the space having the plasma-sensitive surface to be protected. In this embodiment, the cover can be manufactured from a material having low thermal shock resistance.
【0050】前述の種々の特徴を示す具体的な方法は、
図9のフローシートで説明される。A specific method showing the above-mentioned various features is as follows.
This is explained in the flow sheet of FIG.
【0051】本発明のカバーは、1ステップ以上のウェ
ハ処理ステップ後の洗浄ステップを含む真空付着チャン
バ内で半導体ウェハを処理する方法の一部として使用す
ることができる。例えば、半導体処理法は、付着プロセ
ス又はエッチングプロセスとすることができる。即ち、
半導体ウェハを、化学気相成長のような付着又はエッチ
ングに供し、次いで真空付着チャンバから取り出すこと
ができる。1枚以上の半導体ウェハは、引き続き同様の
方法で真空付着チャンバ内で処理されることが好まし
い。合計25〜50枚の半導体ウェハがそのように処理
されることが好ましい。半導体ウェハを処理した後、付
着又はエッチングプロセス中に生じた付着物は上記の方
法で除去される。被覆ウェハは、真空付着チャンバの中
に導入され、そのチャンバ内のヒータプレートの伝熱面
上に載置される。次いで、そのチャンバ内の付着物がプ
ラズマエッチングによって除去される。フッ素残留物の
ような残留物も引き続き除去される。次いで、半導体ウ
ェハ処理法を反復することができる。The cover of the present invention can be used as part of a method of processing semiconductor wafers in a vacuum deposition chamber that includes a cleaning step after one or more wafer processing steps. For example, the semiconductor processing method can be a deposition process or an etching process. That is,
The semiconductor wafer can be subjected to deposition or etching, such as chemical vapor deposition, and then removed from the vacuum deposition chamber. One or more semiconductor wafers are preferably subsequently processed in a vacuum deposition chamber in a similar manner. A total of 25 to 50 semiconductor wafers are preferably so treated. After processing the semiconductor wafer, the deposits created during the deposition or etching process are removed in the manner described above. The coated wafer is introduced into a vacuum deposition chamber and placed on the heat transfer surface of a heater plate within the chamber. The deposit in the chamber is then removed by plasma etching. Residues such as fluorine residues are also subsequently removed. The semiconductor wafer processing method can then be repeated.
【0052】上記の付着プロセスの好ましい実施例にお
いては、プラズマエッチングステップに引き続いて真空
付着チャンバがシーズニングされる。シーズニングは、
処理中チャンバ内に蓄積するタングステン又はケイ化タ
ングステンのような材料の所定の微量をチャンバの中に
導入することにより行われる。シーズニングステップ
は、より一様な半導体ウェハ処理環境を確実にする。シ
ーズニングは、典型的には、カバーを存在させて行われ
るが、カバーをチャンバから除去した後行うこともでき
る。In the preferred embodiment of the deposition process described above, the vacuum deposition chamber is seasoned following the plasma etching step. Seasoning
This is done by introducing into the chamber a predetermined trace amount of a material such as tungsten or tungsten silicide that accumulates in the chamber during processing. The seasoning step ensures a more uniform semiconductor wafer processing environment. Seasoning is typically done in the presence of the cover, but can also be done after removing the cover from the chamber.
【0053】シーズニングは、1ステップ以上で行うこ
とができる。例えば、半導体ウェハが上記のように完全
な取扱範囲の付着を用いて処理される場合、シーズニン
グはWF6 のSiH4 還元を用いて行うことができる
(ウェハ上のタングステン付着の核発生ステップで用い
られたステップ)。シーズニングステップは、被覆ウェ
ハ並びに被覆ウェハで保護されないヒータプレートの上
面及び真空付着チャンバ内の周設面上にタングステンの
薄層、例えば約800オングストロームを付着する。半
導体ウェハが上記の付着プロセスのみを用いて処理され
る場合、シーズニングは2ステップで行われることが好
ましい。第1ステップは、前述のシーズニング工程のよ
うにWF6 のSiH4 還元を用いる。これにより、影の
セラミックプレート及びヒータプレート上に配置されか
つ影のプレートが載っている被覆ウェハに十分に付着す
るタングステン薄層(典型的には約800オングストロ
ーム)を生じる。しかしながら、影のプレートには典型
的には追加のシーズニングが必要である。即ち、第2シ
ーズニングステップは、被覆ウェハ及び影のプレート上
にタングステン薄層を形成するのに十分な時間WF6 の
H2 還元を用いる。具体的なシーズニングプロセスにお
いては、第2ステップは約120秒間行われ、約12,
000オングストロームの厚さを有するタングステン膜
を生じる。第1シーズニングステップを含まないと、タ
ングステンは影のプレートに十分には付着しない。Seasoning can be performed in one or more steps. For example, if a semiconductor wafer is processed using full coverage deposition as described above, seasoning can be performed using SiH 4 reduction of WF 6 (used in the nucleation step of tungsten deposition on wafers). Step). The seasoning step deposits a thin layer of tungsten, eg, about 800 angstroms, on the top surface of the coated wafer and the heater plate not protected by the coated wafer and the surrounding surface in the vacuum deposition chamber. If the semiconductor wafer is processed using only the deposition process described above, the seasoning is preferably done in two steps. The first step uses SiH 4 reduction of WF 6 as in the seasoning process described above. This results in a thin layer of tungsten (typically about 800 Angstroms) that is placed on the shadow ceramic and heater plates and adheres well to the coated wafer on which the shadow plate rests. However, shadow plates typically require additional seasoning. That is, the second seasoning step uses H 2 reduction of WF 6 for a time sufficient to form a thin layer of tungsten on the coated wafer and shadow plate. In the concrete seasoning process, the second step is carried out for about 120 seconds, and about 12,
This results in a tungsten film having a thickness of 000 Å. Without the first seasoning step, the tungsten does not adhere well to the shadow plate.
【0054】限定するものでない下記実施例によって、
本発明を更に具体的に説明する。By way of non-limiting example,
The present invention will be described more specifically.
【0055】実施例1 カバー A.窒化アルミニウム(AlN)被覆ウェハ 窒化アルミニウム末(純度99. 9%、プラズマによっ
てエッチングすることができる焼成酸、例えば、Y2 O
3 を含まない;NGK製)を不活性雰囲気下高圧及び高
温で密度約3. 25g/cm3 を有するプレート状形に焼
成する。そのプレートからウェハ(円板状形)を切断
し、好ましくは両側研削により使用ウェハ直径によって
所望の厚さに研削する。直径約200mmの場合、厚さは
約1. 0〜1. 25mmであることが好ましい。直径約1
50mm場合、厚さは約0. 75〜1. 00mmであること
が好ましい。ウェハの周縁を研削し、場合によっては斜
角及び/又は平面又はノッチを設ける。 Example 1 Cover A. Aluminum Nitride (AlN) Coated Wafer Aluminum Nitride Powder (Purity 99.9%, Burning Acid that Can Be Etched by Plasma, eg Y 2 O
3 not included; made from NGK) is fired in an inert atmosphere at high pressure and high temperature to form a plate having a density of about 3.25 g / cm 3 . A wafer (disk-shaped) is cut from the plate and ground, preferably by double-sided grinding, to the desired thickness depending on the wafer diameter used. For a diameter of about 200 mm, the thickness is preferably about 1.0 to 1.25 mm. Diameter about 1
For 50 mm, the thickness is preferably about 0.75 to 1.00 mm. The periphery of the wafer is ground, optionally with bevels and / or planes or notches.
【0056】直径200mmを有するシリコンウェハと使
用する場合、窒化アルミニウム被覆ウェハは直径200
mm±0. 2mmを有することが好ましい。When used with a silicon wafer having a diameter of 200 mm, an aluminum nitride coated wafer has a diameter of 200 mm.
It is preferred to have mm ± 0.2 mm.
【0057】また、最初の窒化アルミニウムプレートは
AlN膜の化学気相成長によって製造することができる
が、そのようなプロセスは前述の焼成プロセスよりコス
トがかかる。The first aluminum nitride plate can also be manufactured by chemical vapor deposition of an AlN film, but such a process is more costly than the firing process described above.
【0058】B.酸化アルミニウム(Al2 O3 )被覆
ウェハ 酸化アルミニウム(好ましくは少なくとも純度99%)
を、プレート状形に形成し、燃焼する。次いで、プレー
トを、好ましくは両側研削によりウェハの直径によって
0. 75〜1. 25mmを有するほぼウェハの形に研削す
る。ウェハの周縁を研削し、場合によっては斜角及び/
又は平面又はノッチを設ける。B. Aluminum oxide (Al 2 O 3 ) coated wafer Aluminum oxide (preferably at least 99% pure)
Are formed into a plate shape and burned. The plate is then ground, preferably by double-sided grinding, to approximately a wafer shape having 0.75 to 1.25 mm depending on the diameter of the wafer. The periphery of the wafer is ground, and bevel and / or
Or provide a plane or notch.
【0059】直径200mmを有するシリコンウェハと使
用する場合、酸化アルミニウム被覆ウェハはシリコンに
相対して高い酸化アルミニウムの熱膨張係数を考慮して
直径199. 5mm±0. 1mmを有することが好ましい。When used with a silicon wafer having a diameter of 200 mm, the aluminum oxide coated wafer preferably has a diameter of 199.5 mm ± 0.1 mm in view of the high coefficient of thermal expansion of aluminum oxide relative to silicon.
【0060】実施例2 洗浄工程を含む付着プロセス 下記プロセスは、Applied Materials, Inc.(カリフォル
ニア州、サンタクララ)製のPrecision 5000 xZ 真空付
着装置を用いて行われる。Applied MaterialsのCentura
xZのような他の市販装置も使用できる。 Example 2 Deposition Process Including Cleaning Step The following process is performed using a Precision 5000 xZ vacuum deposition equipment from Applied Materials, Inc. (Santa Clara, Calif.). Centura of Applied Materials
Other commercially available devices such as xZ can also be used.
【0061】A.付着 シリコンウェハをPrecision 5000 xZ 装置の真空付着チ
ャンバ内に導入し、475℃の選択された処理温度まで
加熱する。慣用的なWF6 及びSiH4 による予備核発
生、チャンバパージ、加圧及びヒータプレート上ウェハ
の安定化の後、90Torrの圧力下WF6 (流速95scc
m) を用いてタングステン付着が行われる。次いで、ウ
ェハを取り出し、チャンバをパージ及び排気(Ar/N
2 /H2 パージ) し、25枚のシリコンウェハが処理さ
れるまで付着プロセスを反復する。A. The deposited silicon wafer is introduced into the vacuum deposition chamber of a Precision 5000 xZ apparatus and heated to a selected processing temperature of 475 ° C. After pre-nucleation with conventional WF 6 and SiH 4 , chamber purge, pressurization and stabilization of the wafer on the heater plate, WF 6 under 90 Torr pressure (flow rate 95 scc
m) is used for tungsten deposition. Then, the wafer is taken out, and the chamber is purged and exhausted (Ar / N
2 / H 2 purge) and repeat the deposition process until 25 silicon wafers have been processed.
【0062】B.NF3 プラズマ洗浄 475℃の選択された処理温度に維持されたヒータプレ
ートと共に、窒化アルミニウム被覆ウェハを真空付着チ
ャンバに導入し、23秒間加熱する。同時に又は引き続
き、150sccm及びベース圧300mTにおいてNF3 を
チャンバ内に導入する。23秒加熱した後、シリコンウ
ェハを被せた面積が保護されるように被覆ウェハをヒー
タプレート上に載置する。被覆ウェハが正しい場所に置
かれると、600ワットプラズマを発生させ、NF3 プ
ラズマエッチングを227. 5秒行い、プラズマ電力を
225秒の200ワットまで下げる。パージ/排気の2
サイクル(1サイクルにつきAr/N2 /H2 パージ3
0秒、排気3秒)後、チャンバ圧を4. 5Torrまで下
げ、WF6 (10sccm)及びSiH4 (5sccm)のチャ
ンバへの導入によりチャンバを30秒間シーズニングす
る。次いで、チャンバ圧を大気圧に戻す。パージ/排気
の3サイクル(1サイクルにつきAr/N2 /H2 パー
ジ3秒、排気3秒)後、付着手順を反復する。B. NF 3 Plasma Cleaning The aluminum nitride coated wafer is introduced into a vacuum deposition chamber with a heater plate maintained at a selected processing temperature of 475 ° C. and heated for 23 seconds. Simultaneously or subsequently, NF 3 is introduced into the chamber at 150 sccm and a base pressure of 300 mT. After heating for 23 seconds, the coated wafer is placed on the heater plate so that the area covered by the silicon wafer is protected. Once the coated wafer is in place, a 600 watt plasma is generated, an NF 3 plasma etch is performed for 227.5 seconds and the plasma power is reduced to 200 watts for 225 seconds. Purge / exhaust 2
Cycle (Ar / N 2 / H 2 purge 3 per cycle 3
After 0 seconds, evacuation 3 seconds), the chamber pressure is lowered to 4.5 Torr, and the chamber is seasoned for 30 seconds by introducing WF 6 (10 sccm) and SiH 4 (5 sccm) into the chamber. Then, the chamber pressure is returned to atmospheric pressure. After 3 cycles of purge / evacuation (3 seconds Ar / N 2 / H 2 purge, 3 seconds evacuation per cycle), the deposition procedure is repeated.
【0063】即ち、本発明のカバーと共にヒータプレー
トを有する真空付着チャンバを含む真空付着装置は半導
体ウェハスループットの増加を可能にし、そのことによ
り従来の装置より経済性を高めることを可能にする。That is, the vacuum deposition apparatus including the vacuum deposition chamber having the heater plate together with the cover of the present invention enables an increase in the throughput of semiconductor wafers, thereby increasing the economical efficiency of the conventional apparatus.
【0064】[0064]
【発明の効果】本発明は、以上説明したように構成され
るので、間接時間を短縮し、かつ真空付着チャンバ内の
ヒータプレートのような密閉空間内の要素上の有害な付
着物の形成を避ける真空付着チャンバのような密閉空間
の洗浄法を提供することができる。Since the present invention is constructed as described above, it shortens the indirect time and prevents the formation of harmful deposits on elements in enclosed spaces such as heater plates in vacuum deposition chambers. A method of cleaning enclosed spaces such as vacuum deposition chambers to avoid can be provided.
【図1】真空付着装置の真空付着チャンバ内のヒータプ
レート上に配置された本発明のカバーの実施例の断面図
である。1 is a cross-sectional view of an embodiment of a cover of the present invention disposed on a heater plate within a vacuum deposition chamber of a vacuum deposition apparatus.
【図2】真空付着装置の真空付着チャンバ内のヒータプ
レート上に配置されかつ影のプレートによって部分的に
保護された本発明のカバーの実施例の断面図である。FIG. 2 is a cross-sectional view of an embodiment of a cover of the present invention disposed on a heater plate in a vacuum deposition chamber of a vacuum deposition apparatus and partially protected by a shadow plate.
【図3】本発明のカバーを用いて有利に保護される典型
的な真空付着チャンバヒータプレートの平面図である。FIG. 3 is a plan view of an exemplary vacuum deposition chamber heater plate that is advantageously protected with the cover of the present invention.
【図4】種々のヒータプレート上の保護位置にある本発
明のカバーの具体的な実施例の平面図である。FIG. 4 is a plan view of a specific embodiment of the cover of the present invention in a protective position on various heater plates.
【図5】種々のヒータプレート上の保護位置にある本発
明のカバーの具体的な実施例の平面図である。FIG. 5 is a plan view of a specific embodiment of the cover of the present invention in a protective position on various heater plates.
【図6】種々のヒータプレート上の保護位置にある本発
明のカバーの具体的な実施例の平面図である。FIG. 6 is a plan view of a specific embodiment of the cover of the present invention in a protective position on various heater plates.
【図7】種々のヒータプレート上の保護位置にある本発
明のカバーの具体的な実施例の平面図である。FIG. 7 is a plan view of a specific embodiment of the cover of the present invention in a protective position on various heater plates.
【図8】複合構造を有する本発明の別のカバーの断面図
である。FIG. 8 is a cross-sectional view of another cover of the present invention having a composite structure.
【図9】本発明の洗浄法を示すフローシートである。FIG. 9 is a flow sheet showing the cleaning method of the present invention.
10…カバー、12…ヒータプレートの上面、14…ヒ
ータプレート、16…真空付着チャンバ、18…真空付
着装置、19…外周、20…溝、21…影のプレート、
22…溝、24…真空口、26…穴、28…支持ピン、
30…案内ピン、32…平面、34…ノッチ、36…コ
ア層、38…コーティング、40…プラズマ不活性材料
を含む層。10 ... Cover, 12 ... Upper surface of heater plate, 14 ... Heater plate, 16 ... Vacuum deposition chamber, 18 ... Vacuum deposition device, 19 ... Perimeter, 20 ... Groove, 21 ... Shadow plate,
22 ... Groove, 24 ... Vacuum port, 26 ... Hole, 28 ... Support pin,
30 ... Guide pin, 32 ... Plane, 34 ... Notch, 36 ... Core layer, 38 ... Coating, 40 ... Layer containing plasma inactive material.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/304 341 D // C30B 33/12 7202−4G (72)発明者 ローレンス チャン−ライ レイ アメリカ合衆国, カリフォルニア州 95035, ミルピタス, カントリー ク ラブ ドライヴ 1594 (72)発明者 サッソン ソメクー アメリカ合衆国, カリフォルニア州 94022, ロス アルトス ヒルズ, ム ーディ ロード 25625─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication location H01L 21/304 341 D // C30B 33/12 7202-4G (72) Inventor Lawrence Chan-Ray Ray Country Crab Drive, 1950 (72), Milpitas, California 95035, California, USA Inventor Sasson Someku, USA 94022, Los Altos Hills, Moodie Road 25625
Claims (28)
て少なくとも部分的に区切られた空間から付着物(depos
its)を除去する方法であって、(a)前記表面上に前記
プラズマに不活性な材料を含むカバーを載置する(placi
ng) ステップ、及び(b)プラズマ処理によって前記付
着物を除去するステップ、を含む方法。1. A deposit from a space at least partially bounded by a surface attacked by a plasma.
(a) placing a cover containing the plasma-inert material on the surface (placi).
ng), and (b) removing the deposit by plasma treatment.
1記載の方法。2. The method of claim 1, wherein the material is a ceramic material.
らなる群より選ばれる請求項2記載の方法。3. The method of claim 2, wherein the material is selected from the group consisting of metal oxides and metal nitrides.
及び窒化アルミニウムからなる群より選ばれる請求項3
記載の方法。4. The ceramic material is selected from the group consisting of aluminum oxide and aluminum nitride.
The described method.
載の方法。5. The method of claim 1, wherein the material is thermal shock resistant.
めの真空付着チャンバである請求項1記載の方法。6. The method of claim 1, wherein the space is a vacuum deposition chamber for processing semiconductor wafers.
なくとも一部である請求項6記載の方法。7. The method of claim 6, wherein the surface is at least a portion of a heating surface of a heater plate.
の処理中に前記半導体ウェハを被せた前記ヒータプレー
トの前記表面の一部である請求項7記載の方法。8. The method of claim 7, wherein the surface is a portion of the surface of the heater plate overlaid with the semiconductor wafer during processing in the vacuum deposition chamber.
実質的に同様の形をしたウェハである請求項8記載の方
法。9. The method of claim 8, wherein the cover is a wafer shaped substantially similar to the shape of the semiconductor wafer.
なくとも一部が金属層で被覆される請求項1記載の方
法。10. The method of claim 1, wherein at least a portion of the cover in contact with the surface is coated with a metal layer.
タングステン及びケイ化タングステンからなる群より選
ばれた材料を付着し、もって、前記付着物を形成するス
テップを更に含む請求項6記載の方法。11. The method of claim 6, further comprising depositing a material selected from the group consisting of tungsten and tungsten silicide on a wafer disposed on the surface to form the deposit. Method.
が、(i)前記付着物と反応することができるガスを前
記空間に流し込むステップ、及び(ii) 前記ガスを流し
かつ前記付着物と反応させつつ前記空間に前記プラズマ
を発生させるステップ、を含むプラズマエッチングプロ
セスによって除去される請求項1記載の方法。12. The step (b) wherein the deposit comprises (i) flowing a gas capable of reacting with the deposit into the space, and (ii) flowing the gas and reacting with the deposit. The method of claim 1, wherein said method is removed by a plasma etching process including the step of generating said plasma in said space.
求項12記載の方法。13. The method of claim 12, wherein the gas is a halogen gas source.
及びC2 F6 からなる群より選ばれる請求項13記載の
方法。14. The gas is NF 3 , SF 6 , CF 4
The method according to claim 13, wherein the method is selected from the group consisting of C 2 F 6 and C 2 F 6 .
の範囲内の時間で行われ、前記フッ素ガス源が前記空間
を流れるにつれて前記プラズマの電力が約50〜約20
00ワットの範囲内で変動する請求項12記載の方法。15. Step (b) is performed for a time in the range of about 10 to about 600 seconds and the plasma power is about 50 to about 20 as the fluorine gas source flows through the space.
13. The method of claim 12, varying within the range of 00 watts.
材料を載置する前に熱衝撃損傷の危険が減じるように前
記材料の温度を上昇させるのに十分な時間、前記表面上
の前記空間内で前記材料を保持する請求項1記載の方
法。16. The material on the surface for a time sufficient to heat the space and raise the temperature of the material so as to reduce the risk of thermal shock damage before placing the material on the surface. The method of claim 1, wherein the material is held in a space.
を含む真空付着チャンバからタングステン又はケイ化タ
ングステンを除去する方法であって、(a)プラズマに
不活性なセラミック材料を含む被覆ウェハを前記ヒータ
プレートの加熱面の少なくとも一部に被せるステップ、
(b)前記付着物と反応することができるフッ素ガス源
を前記真空付着チャンバに流し込むステップ、及び
(c)前記フッ素ガス源を流しかつ前記付着物と反応さ
せつつ前記真空付着チャンバ内に前記プラズマを発生さ
せる(igniting)ステップ、を含む方法。17. A method of removing tungsten or tungsten silicide from a vacuum deposition chamber including a heater plate after processing a semiconductor wafer, the method comprising: (a) coating a wafer containing a plasma-inert ceramic material onto the heater plate; Covering at least part of the heating surface,
(B) flowing a fluorine gas source capable of reacting with the deposit into the vacuum deposition chamber; and (c) flowing the fluorine gas source and reacting with the deposit while the plasma is present in the vacuum deposition chamber. A step of igniting.
トを含む加熱真空付着チャンバからタングステン又はケ
イ化タングステンを除去する方法であって、(a)酸化
アルミニウム及び窒化アルミニウムからなる群より選ば
れたセラミック材料を含む被覆ウェハを前記真空付着チ
ャンバに導入するステップ、(b)熱衝撃損傷の危険が
減じるように前記被覆ウェハの温度を上昇させるのに十
分な時間、前記ヒータプレートの加熱表面の上の前記真
空付着チャンバ内で前記被覆ウェハを保持するステッ
プ、(c)前記被覆ウェハを前記ヒータプレートの伝熱
面の少なくとも一部に被せるステップ、(d)NF3 を
前記真空付着チャンバに流し込むステップ、(e)前記
NF3 を流しかつ前記付着物と反応させつつ前記真空付
着チャンバ内にプラズマを発生させるステップ、を含む
方法。18. A method of removing tungsten or tungsten silicide from a heated vacuum deposition chamber including a heater plate after processing a semiconductor wafer, comprising: (a) a ceramic material selected from the group consisting of aluminum oxide and aluminum nitride. Introducing the coated wafer into the vacuum deposition chamber, (b) the vacuum above the heated surface of the heater plate for a time sufficient to raise the temperature of the coated wafer such that the risk of thermal shock damage is reduced. Holding the coated wafer in the deposition chamber, (c) overlaying the coated wafer on at least a portion of the heat transfer surface of the heater plate, (d) pouring NF 3 into the vacuum deposition chamber, (e) ) plasma in the vacuum deposition chamber wherein the NF 3 was flowed and while reacting with said deposits Comprising the step, of generating.
バ内で半導体ウェハを処理する方法であって、 (a)前記真空処理チャンバ内で半導体材料を処理する
ステップ、 (b)前記真空処理チャンバから前記半導体ウェハを取
り出すステップ、及び (c)前記真空処理チャンバから前記処理中に形成され
た付着物を、(i)プラズマに不活性な材料を含む被覆
ウェハを前記ヒータプレートの加熱面の少なくとも一部
に被せる工程、(ii) 前記付着物と反応することができ
るガスを前記真空処理チャンバに流し込む工程、及び
(iii)前記ガスを流しかつ前記付着物と反応させつつ前
記真空処理チャンバ内に前記プラズマを発生させる工
程、を含むプロセスによって除去するステップ、を含む
方法。19. A method of processing a semiconductor wafer in a vacuum processing chamber including a heater plate, comprising: (a) processing a semiconductor material in the vacuum processing chamber; and (b) processing the semiconductor material from the vacuum processing chamber. Removing the wafer; and (c) depositing deposits formed during the process from the vacuum processing chamber, and (i) covering the wafer with a plasma inactive material on at least a portion of the heating surface of the heater plate. Covering step, (ii) flowing a gas capable of reacting with the deposit into the vacuum processing chamber, and (iii) flowing the gas and reacting the plasma with the plasma in the vacuum processing chamber while reacting with the deposit. Generating, and removing by a process that includes.
材料がエッチングによって処理される請求項19記載の
方法。20. The method of claim 19, wherein in step (a) the semiconductor material is processed by etching.
材料が化学気相成長によって処理される請求項19記載
の方法。21. The method of claim 19, wherein in step (a) the semiconductor material is processed by chemical vapor deposition.
ップ(a)及び(b)が約25〜約50回連続的に反復
される請求項19記載の方法。22. The method of claim 19, wherein steps (a) and (b) are continuously repeated from about 25 to about 50 times before step (c) is performed.
(seasoning) するステップ(d)を更に含む請求項19
記載の方法。23. Seasoning the vacuum processing chamber
20. The method further comprising (seasoning) step (d).
The described method.
る方法において使用する場合、前記付着物を除去するた
めに用いられるプラズマに不活性な材料を含む被覆ウェ
ハ。24. A coated wafer comprising a plasma inert material used to remove deposits when used in a method of removing deposits from a vacuum processing chamber.
ムからなる群より選ばれた材料を含む請求項24記載の
被覆ウェハ。25. The coated wafer of claim 24, comprising a material selected from the group consisting of aluminum oxide and aluminum nitride.
の形と実質的に同様の形を有する請求項24記載の被覆
ウェハ。26. The coated wafer of claim 24, wherein the coated wafer has a shape substantially similar to the shape of the semiconductor wafer.
れる請求項24記載の被覆ウェハ。27. The coated wafer of claim 24, wherein at least one side thereof is coated with a metal layer.
チャンバ、及び(b)プラズマに不活性な材料を含む被
覆ウェハ、を含む半導体ウェハを処理するための装置。28. An apparatus for processing a semiconductor wafer comprising: (a) a vacuum processing chamber containing a heater plate, and (b) a coated wafer containing a plasma inert material.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/271134 | 1994-07-06 | ||
US08/271,134 US5705080A (en) | 1994-07-06 | 1994-07-06 | Plasma-inert cover and plasma cleaning process |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0881790A true JPH0881790A (en) | 1996-03-26 |
Family
ID=23034335
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7171097A Pending JPH0881790A (en) | 1994-07-06 | 1995-07-06 | Plasma-inert cover and method and apparatus for plasma cleaning by using same |
Country Status (5)
Country | Link |
---|---|
US (2) | US5705080A (en) |
EP (2) | EP1132495A1 (en) |
JP (1) | JPH0881790A (en) |
KR (1) | KR100270288B1 (en) |
DE (1) | DE69523218T2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008526026A (en) * | 2004-12-22 | 2008-07-17 | ラム リサーチ コーポレーション | Method and structure for reducing byproduct deposition in plasma processing systems |
JP2009132991A (en) * | 2007-09-05 | 2009-06-18 | Applied Materials Inc | Ceramic cover wafer of aluminum nitride or beryllium oxide |
JP2010153881A (en) * | 2002-03-21 | 2010-07-08 | Lam Res Corp | Low contamination component for semiconductor processing apparatus and method for making the same |
JP2015156509A (en) * | 2012-04-30 | 2015-08-27 | セメス株式会社SEMES CO., Ltd | Substrate cleaning device and substrate cleaning method |
Families Citing this family (39)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5705080A (en) * | 1994-07-06 | 1998-01-06 | Applied Materials, Inc. | Plasma-inert cover and plasma cleaning process |
SG70035A1 (en) * | 1996-11-13 | 2000-01-25 | Applied Materials Inc | Systems and methods for high temperature processing of semiconductor wafers |
US6120640A (en) * | 1996-12-19 | 2000-09-19 | Applied Materials, Inc. | Boron carbide parts and coatings in a plasma reactor |
US6189482B1 (en) | 1997-02-12 | 2001-02-20 | Applied Materials, Inc. | High temperature, high flow rate chemical vapor deposition apparatus and related methods |
JP3423186B2 (en) * | 1997-04-09 | 2003-07-07 | 東京エレクトロン株式会社 | Processing method |
US6106630A (en) * | 1997-08-07 | 2000-08-22 | Applied Materials, Inc. | Ceramic-coated heating assembly for high temperature processing chamber |
US5981352A (en) * | 1997-09-08 | 1999-11-09 | Lsi Logic Corporation | Consistent alignment mark profiles on semiconductor wafers using fine grain tungsten protective layer |
US5926720A (en) | 1997-09-08 | 1999-07-20 | Lsi Logic Corporation | Consistent alignment mark profiles on semiconductor wafers using PVD shadowing |
US5966613A (en) * | 1997-09-08 | 1999-10-12 | Lsi Corporation | Consistent alignment mark profiles on semiconductor wafers using metal organic chemical vapor deposition titanium nitride protective |
US6328041B1 (en) * | 1998-09-18 | 2001-12-11 | International Business Machines Corporation | Universal cleaning wafer for a plasma chamber |
US6432256B1 (en) * | 1999-02-25 | 2002-08-13 | Applied Materials, Inc. | Implanatation process for improving ceramic resistance to corrosion |
US6261918B1 (en) | 1999-10-04 | 2001-07-17 | Conexant Systems, Inc. | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture |
US6790374B1 (en) | 1999-11-18 | 2004-09-14 | Chartered Semiconductor Manufacturing Ltd. | Plasma etch method for forming plasma etched silicon layer |
US6410172B1 (en) | 1999-11-23 | 2002-06-25 | Advanced Ceramics Corporation | Articles coated with aluminum nitride by chemical vapor deposition |
US20030010354A1 (en) * | 2000-03-27 | 2003-01-16 | Applied Materials, Inc. | Fluorine process for cleaning semiconductor process chamber |
US6500356B2 (en) * | 2000-03-27 | 2002-12-31 | Applied Materials, Inc. | Selectively etching silicon using fluorine without plasma |
US6843258B2 (en) | 2000-12-19 | 2005-01-18 | Applied Materials, Inc. | On-site cleaning gas generation for process chamber cleaning |
US7960670B2 (en) * | 2005-05-03 | 2011-06-14 | Kla-Tencor Corporation | Methods of and apparatuses for measuring electrical parameters of a plasma process |
US20040151656A1 (en) * | 2001-11-26 | 2004-08-05 | Siegele Stephen H. | Modular molecular halogen gas generation system |
US20040037768A1 (en) * | 2001-11-26 | 2004-02-26 | Robert Jackson | Method and system for on-site generation and distribution of a process gas |
US20090001524A1 (en) * | 2001-11-26 | 2009-01-01 | Siegele Stephen H | Generation and distribution of a fluorine gas |
US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
US20040142572A1 (en) * | 2003-01-16 | 2004-07-22 | Deveau Jason S. T. | Apparatus and method for selectively inducing hydrophobicity in a single barrel of a multibarrel ion selective microelectrode |
US7419702B2 (en) * | 2004-03-31 | 2008-09-02 | Tokyo Electron Limited | Method for processing a substrate |
CN1324689C (en) * | 2004-10-26 | 2007-07-04 | 中芯国际集成电路制造(上海)有限公司 | Novel pretreatment method for alumina atom illuvium |
US20080118663A1 (en) * | 2006-10-12 | 2008-05-22 | Applied Materials, Inc. | Contamination reducing liner for inductively coupled chamber |
US20080214007A1 (en) * | 2007-03-02 | 2008-09-04 | Texas Instruments Incorporated | Method for removing diamond like carbon residue from a deposition/etch chamber using a plasma clean |
US20100243165A1 (en) * | 2007-11-01 | 2010-09-30 | Pyung-Yong Um | Apparatus for surface-treating wafer using high-frequency inductively-coupled plasma |
KR101239710B1 (en) | 2010-08-09 | 2013-03-06 | (주)지니아텍 | Glass cleaning apparatus and method for Active Matrix Organic Light Emitting Diode |
US8691690B2 (en) | 2010-09-13 | 2014-04-08 | International Business Machines Corporation | Contact formation method incorporating preventative etch step reducing interlayer dielectric material flake defects |
WO2015061616A1 (en) | 2013-10-24 | 2015-04-30 | Surmet Corporation | High purity polycrystalline aluminum oxynitride bodies |
CN103757707B (en) * | 2014-01-21 | 2016-04-06 | 广东富源科技股份有限公司 | A kind of complete processing of sapphire material mobile phone screen cover plate |
CN104064458A (en) * | 2014-07-08 | 2014-09-24 | 上海先进半导体制造股份有限公司 | PECVD film deposition equipment and heating plate thereof |
US10312076B2 (en) | 2017-03-10 | 2019-06-04 | Applied Materials, Inc. | Application of bottom purge to increase clean efficiency |
US10600624B2 (en) | 2017-03-10 | 2020-03-24 | Applied Materials, Inc. | System and method for substrate processing chambers |
US10636628B2 (en) | 2017-09-11 | 2020-04-28 | Applied Materials, Inc. | Method for cleaning a process chamber |
US10766057B2 (en) * | 2017-12-28 | 2020-09-08 | Micron Technology, Inc. | Components and systems for cleaning a tool for forming a semiconductor device, and related methods |
GB201815258D0 (en) * | 2018-09-19 | 2018-10-31 | Spts Technologies Ltd | A support |
CN111725114B (en) * | 2020-06-30 | 2023-07-14 | 北京北方华创微电子装备有限公司 | Position correction device for heating lamp |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4397724A (en) * | 1981-08-24 | 1983-08-09 | Bell Telephone Laboratories, Incorporated | Apparatus and method for plasma-assisted etching of wafers |
US4473455A (en) * | 1981-12-21 | 1984-09-25 | At&T Bell Laboratories | Wafer holding apparatus and method |
CA1220929A (en) * | 1982-09-13 | 1987-04-28 | S. Richard Turner | Sodium styrene sulfonate-co-sodium-n-(4-sulfophenyl)- maleimide - an improved viscosity control additive |
JPS60169139A (en) * | 1984-02-13 | 1985-09-02 | Canon Inc | Vapor-phase treating apparatus |
FR2616030A1 (en) * | 1987-06-01 | 1988-12-02 | Commissariat Energie Atomique | PLASMA ETCHING OR DEPOSITION METHOD AND DEVICE FOR IMPLEMENTING THE METHOD |
US5207836A (en) * | 1989-08-25 | 1993-05-04 | Applied Materials, Inc. | Cleaning process for removal of deposits from the susceptor of a chemical vapor deposition apparatus |
US5223112A (en) * | 1991-04-30 | 1993-06-29 | Applied Materials, Inc. | Removable shutter apparatus for a semiconductor process chamber |
JPH0555184A (en) * | 1991-08-27 | 1993-03-05 | Fujitsu Ltd | Cleaning method |
US5240555A (en) * | 1992-04-16 | 1993-08-31 | Eastman Kodak Company | Method and apparatus for cleaning semiconductor etching machines |
US5800686A (en) * | 1993-04-05 | 1998-09-01 | Applied Materials, Inc. | Chemical vapor deposition chamber with substrate edge protection |
JPH0711446A (en) * | 1993-05-27 | 1995-01-13 | Applied Materials Inc | Suscepter device for vapor growth |
US5549756A (en) * | 1994-02-02 | 1996-08-27 | Applied Materials, Inc. | Optical pyrometer for a thin film deposition system |
US5556476A (en) * | 1994-02-23 | 1996-09-17 | Applied Materials, Inc. | Controlling edge deposition on semiconductor substrates |
US5405491A (en) * | 1994-03-04 | 1995-04-11 | Motorola Inc. | Plasma etching process |
US5476548A (en) * | 1994-06-20 | 1995-12-19 | Applied Materials, Inc. | Reducing backside deposition in a substrate processing apparatus through the use of a shadow ring |
US5705080A (en) * | 1994-07-06 | 1998-01-06 | Applied Materials, Inc. | Plasma-inert cover and plasma cleaning process |
-
1994
- 1994-07-06 US US08/271,134 patent/US5705080A/en not_active Expired - Fee Related
-
1995
- 1995-07-05 KR KR1019950019568A patent/KR100270288B1/en not_active IP Right Cessation
- 1995-07-06 JP JP7171097A patent/JPH0881790A/en active Pending
- 1995-07-06 EP EP00127477A patent/EP1132495A1/en not_active Withdrawn
- 1995-07-06 EP EP95110578A patent/EP0691420B1/en not_active Expired - Lifetime
- 1995-07-06 DE DE69523218T patent/DE69523218T2/en not_active Expired - Fee Related
-
1996
- 1996-06-10 US US08/662,723 patent/US5810936A/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010153881A (en) * | 2002-03-21 | 2010-07-08 | Lam Res Corp | Low contamination component for semiconductor processing apparatus and method for making the same |
US8935990B2 (en) | 2002-03-21 | 2015-01-20 | Lam Research Corporation | Low contamination components for semiconductor processing apparatus and methods for making components |
JP2008526026A (en) * | 2004-12-22 | 2008-07-17 | ラム リサーチ コーポレーション | Method and structure for reducing byproduct deposition in plasma processing systems |
JP2009132991A (en) * | 2007-09-05 | 2009-06-18 | Applied Materials Inc | Ceramic cover wafer of aluminum nitride or beryllium oxide |
JP2015156509A (en) * | 2012-04-30 | 2015-08-27 | セメス株式会社SEMES CO., Ltd | Substrate cleaning device and substrate cleaning method |
Also Published As
Publication number | Publication date |
---|---|
US5810936A (en) | 1998-09-22 |
KR960005773A (en) | 1996-02-23 |
EP0691420B1 (en) | 2001-10-17 |
KR100270288B1 (en) | 2000-12-01 |
DE69523218D1 (en) | 2001-11-22 |
DE69523218T2 (en) | 2002-06-27 |
US5705080A (en) | 1998-01-06 |
EP0691420A1 (en) | 1996-01-10 |
EP1132495A1 (en) | 2001-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0881790A (en) | Plasma-inert cover and method and apparatus for plasma cleaning by using same | |
TWI413179B (en) | Method for trench and via profile modification | |
US6014979A (en) | Localizing cleaning plasma for semiconductor processing | |
TWI391034B (en) | Contamination reducing liner for inductively coupled chamber | |
KR20210005961A (en) | In-situ CVD and ALD coating of chambers to control metal contamination | |
TWI520216B (en) | Oxide etch with nh3-nf3 chemistry | |
US20100108262A1 (en) | Apparatus for in-situ substrate processing | |
KR20180130596A (en) | Plasma processing process for improving in-situ chamber cleaning efficiency in a plasma processing chamber | |
KR20010050283A (en) | PRECLEANING PROCESS FOR METAL PLUG THAT MINIMIZES DAMAGE TO LOW-k DIELECTRIC | |
KR100264941B1 (en) | Using ceramic wafer to protect susceptor during cleaning of a processing chamber | |
KR20050101339A (en) | Cleaning of native oxide with hydrogen-containing radicals | |
JP2002529912A (en) | Method for in-situ post-deposition surface passivation of chemical vapor deposited films | |
KR0181728B1 (en) | Cleaning method for semiconductor wafer processing apparatus | |
JPH05243167A (en) | Manufacture of semiconductor device | |
US6130169A (en) | Efficient in-situ resist strip process for heavy polymer metal etch | |
JP3326538B2 (en) | Cold wall forming film processing equipment | |
EP1154036A1 (en) | Gas reactions to eliminate contaminates in a CVD chamber | |
JPS621565B2 (en) | ||
JP2650178B2 (en) | Dry etching method and apparatus | |
JPH1041251A (en) | Device and method for cvd | |
JP2004228181A (en) | Plasma treatment apparatus and method therefor | |
JPH0639709B2 (en) | Plasma CVD equipment | |
JPH08111406A (en) | Method of re-etching substrate surface of high dense integrated circuit | |
JP3820212B2 (en) | Method for conditioning a CVD chamber after CVD chamber cleaning | |
EP1154038A1 (en) | Method of conditioning a chamber for chemical vapor deposition |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040513 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040524 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |