Nothing Special   »   [go: up one dir, main page]

JPH08321645A - マイクロメカニズムデバイスの製造方法 - Google Patents

マイクロメカニズムデバイスの製造方法

Info

Publication number
JPH08321645A
JPH08321645A JP7325049A JP32504995A JPH08321645A JP H08321645 A JPH08321645 A JP H08321645A JP 7325049 A JP7325049 A JP 7325049A JP 32504995 A JP32504995 A JP 32504995A JP H08321645 A JPH08321645 A JP H08321645A
Authority
JP
Japan
Prior art keywords
layer
protective layer
etching
metal layer
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP7325049A
Other languages
English (en)
Inventor
Ulrich Naeher
ネーエル ウルリツヒ
Emmerich Bertagnolli
ベルタグノリ エンメリツヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08321645A publication Critical patent/JPH08321645A/ja
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00777—Preserve existing structures from alteration, e.g. temporary protection during manufacturing
    • B81C1/00785—Avoid chemical alteration, e.g. contamination, oxidation or unwanted etching
    • B81C1/00801—Avoid alteration of functional structures by etching, e.g. using a passivation layer or an etch stop layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Actuator (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 金属層から成るマイクロメカニズムのパター
ンを腐食せずにフリーエッチングすることのできる方法
を提供する。 【解決手段】 センサ又はアクチュエータのようなマイ
クロメカニズムに用いられる金属層３を、例えば二酸化
ケイ素から成る犠牲層１内に空洞９の腐食に使用される
エッチング剤の作用から保護するために例えばＴｉＮか
ら成る保護層７で囲む。この保護層７の下部及び上部を
層として形成し、空洞９の腐食のために形成されたエッ
チング孔８内に補助保護層５を同形に析出し、金属層３
が保護層７によって側方も覆われるように異方性に逆エ
ッチングする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、センサ又はアクチ
ュエータに用いられる金属層を有するマイクロメカニズ
ムデバイスを製造する方法に関する。
【０００２】
【従来の技術】チップ上に制御及び測定回路用電子デバ
イスと共にマイクロメカニズムの表面パターンを有する
デバイスをモノリシックに集積し及びそのプロセスの枠
内で製造することは、これらのデバイスの性能、信頼
性、微細化及び費用に関して著しい利点をもたらす。
【０００３】マイクロメカニズムのセンサ及びアクチュ
エータのパターンはダイアフラム、振動子などをそれら
のために用意される層の下に空洞をエッチングするよう
にしてフリーエッチングを行うことにより形成される。
その際特にこれらのエッチングプロセスは従来の方法と
比べてエッチング剤に全く新しい選択を要求するもので
ある。
【０００４】金属層（特に例えばアルミニウム又はアル
ミニウム合金）の下に空洞をエッチングする際、例えば
片持ち式ダイアフラムの成形時にしばしば行われるよう
な処理工程の際に、薄い金属層の下にある犠牲層を少く
とも局部的に除去しなければならない。犠牲層（ｓａｃ
ｒｉｆｉｃｉａｌ ｌａｙｅｒ）としては一般に酸化ケ
イ素、例えばホウ燐ケイ酸ガラス又は他のケイ素化合物
が使用される。選択的に酸化ケイ素をエッチングするエ
ッチングプロセスでは同時にダイアフラムのために用意
される金属層の金属を腐食するという問題が起こる。多
くの金属特にアルミニウム合金には、等方性に酸化ケイ
素はエッチングするが金属は腐食しないようなエッチン
グプロセスは存在しない。従って多くの場合酸化ケイ素
から成る犠牲層内に空洞をエッチングすることによる金
属層のフリーエッチングは金属を同時に腐食せずに行う
ことは不可能である。
【０００５】
【発明が解決しようとする課題】本発明の課題は、金属
から成るマイクロメカニズムパターンをいかに腐食せず
にフリーエッチングできるかという問題を解決すること
にある。
【０００６】
【課題を解決するための手段】この課題は本発明によ
り、請求項１の特徴を有するデバイス及び請求項４の特
徴を有するその製造方法により解決される。
【０００７】
【実施例】本発明を実施例及び図面に基づき以下に詳述
する。
【０００８】本発明によれば、金属から成るマイクロメ
カニズムパターンは犠牲層のエッチングに使用される化
学物質に対して耐性を示す保護層で囲まれる。このよう
なデバイス及びその製造方法を本発明によるデバイスの
製造工程の中間段階を示す図１〜図４に基づき個々に説
明する。図中簡略化のためエッチング孔８又はエッチン
グされた空洞９側の側壁は省かれている。
【０００９】本発明による図４に基づくデバイスでは金
属層３は犠牲層１の上方に施されている。金属層３の一
部をダイアフラム又はそれに類するものとして露出する
ために、エッチング孔８を通して犠牲層１内に空洞９が
エッチングされる。更にこの金属層３のこの部分はデバ
イスの残りの部分に対して間隔をおいて配設されてい
る。犠牲層のエッチングの際に金属をエッチング作用か
ら保護するために金属層３の周囲の表側にエッチング剤
に対して耐性を有する保護層７が施される。このように
して少くとも露出すべき表側にこの保護層７を備えてい
るマイクロメカニズムパターンは腐食されることなくフ
リーエッチングが可能である。
【００１０】このデバイスは例えば、図１に示すように
酸化ケイ素、二酸化ケイ素又は他のケイ素化合物であっ
てもよい犠牲層１の上に下部保護層２を少くとも金属層
のために用意される領域内に施すようにして形成され
る。その上に金属層３及び上部保護層４を施し、こうし
て図１に示される成層が形成されることになる。その際
下部保護層２及び上部保護層４の材料としては、犠牲層
１のエッチングの際にそのために用意されるエッチング
剤がこれらの保護層を全く腐食しないか又は問題になら
ない程度にしか腐食しないものが選択される。その際保
護層の厚さは、必ずエッチングプロセス中に金属層３が
保護層により覆われたままであるように調節される。
【００１１】金属層３の下の犠牲層１内に空洞をエッチ
ングできるように、少なくとも１個又は有利には複数個
のエッチング孔８が金属層及び両保護層から成るこの成
層内にエッチングされる。エッチング孔８は例えば直径
約１μｍである。エッチング孔８の壁面には金属層３が
露出されているため、その部分でエッチング剤により腐
食されるおそれがある。これを回避するために図２に示
すように補助保護層５を同形に析出することににより、
この補助保護層が層となって上部保護層４の表面及びエ
ッチング孔８の壁面及び底面を覆うようになる。補助保
護層５の材料としては、同様に犠牲層１内の空洞９のエ
ッチングのために用意される化学物質によって腐食され
ないか、問題に成らない程度にしか腐食されないものが
選択される。更にエッチング孔８の底部は犠牲層１の表
面をここから再び露出するためにこの部分の補助保護層
５を再び除く必要がある。これは例えば補助保護層５を
エッチング孔８の側壁に残るこの補助保護層５の部分６
（図３参照）をそのまま残して例えば異方性に逆エッチ
ングすることにより行うことができる。補助保護層５の
この残留部分６は図３に示されている下部保護層２及び
上部保護層４と共に金属層３の表面を囲む保護層７（図
４）を形成する。このようにして金属層３は犠牲層１内
に空洞９を腐食するために使用されるエッチング剤から
保護される。この空洞９は極めて大きくエッチングされ
るので、ダイアフラム又は振動素子を形成する金属層３
の部分がデバイスの残りの部分と十分に大きな間隔によ
って隔てられることになる。
【００１２】集積マイクロメカニズムデバイスをシリコ
ン内に形成する標準プロセスの枠内で製造することので
きる本発明によるデバイス及びその製造方法の実施例は
極めて有利である。金属層としては特に例えばアルミニ
ウム層又はアルミニウム合金から成る層が使用される。
マイクロメカニズムパターンに用いられるこの金属層は
通常窒化チタン（ＴｉＮ）から成る薄い層間に囲まれ
る。これらの層は例えば約５０ｎｍの厚さを有する。そ
の際下部層は接触孔内に入れられる金属用の拡散障壁と
して使用される。上部層は後に行われるフォト技術用の
反射防止層として使用される。これらの層は本発明によ
るデバイスでは下側保護層及び上側保護層としてそれぞ
れ使用される。その際ＴｉＮから成る上部層は反射防止
層にとって必要とされる厚さよりも厚い例えば約３０ｎ
ｍの厚さに形成される。窒化チタン（ＴｉＮ）はフッ化
水素酸（ＨＦ）に対して耐性を示す。例えば犠牲層１の
材料として使用される二酸化ケイ素は、例えばフッ化ア
ンモニウムと５：１の割合で緩衝されているフッ化水素
酸でエッチング可能である。
【００１３】上部保護層４の析出後エッチング孔８が異
方性にこの成層内にエッチングされる。このエッチング
は上記の材料では例えばＲＩＥ（反応性イオンエッチン
グ）法でＢＣｌ3又はＣｌ2の使用下に行われる。更に補
助処理工程として補助保護層５を例えばＴｉＮから成る
厚さ約５０ｎｍの層として同形に析出するが、その際使
用されるＣＶＤ（化学蒸着）法により気孔のない析出が
保証される。アルミニウムが用いられるので析出温度は
比較的低く選択しなければならない。この製造工程でエ
ッチング孔の内側は完全に補助保護層５の材料、この例
ではＴｉＮで覆われる。これにより金属層３の金属は外
部からエッチング剤の腐食にもはや曝されることはな
い。エッチング孔８の底部、即ち引続いての二酸化ケイ
素（この例では犠牲層１の材料である）による湿式エッ
チングのための入り口はもちろんこの補助保護層５によ
り遮断されている。この理由からエッチング孔の底部に
ある補助保護層５は除去されなければならない。それに
は補助保護層をマスク技術を全く必要としない異方性逆
エッチングにより除去するようにして最善に行われる。
このようにしてエッチング孔の側壁は保護層により覆わ
れたままでエッチング孔の底部で犠牲層が露出される。
更に二酸化ケイ素は例えばフッ化水素酸のような液体の
エッチング剤で除去可能であり、その際金属層３は保護
層７によりエッチング作用から周囲を保護されている。
【００１４】従ってここに記載した本発明の製造工程
は、金属を腐食しないで金属製マイクロメカニズムパタ
ーンをフリーエッチングするための簡単な方法を示すも
のである。本発明によるデバイスのパターン及びその製
造方法は集積マイクロメカニズムセンサ又はアクチュエ
ータの製造工程に容易に組み込み可能である。
【図面の簡単な説明】
【図１】本発明によるデバイスの１製造工程の断面図。
【図２】本発明によるデバイスの次の製造工程の断面
図。
【図３】本発明によるデバイスのその次の製造工程の断
面図。
【図４】本発明によるデバイスの仕上げ工程の断面図。
【符号の説明】
１ 犠牲層 ２ 下部保護層 ３ 金属層 ４ 上部保護層 ５ 補助保護層 ６ 補助保護層の残留部分 ７ 保護層 ８ エッチング孔 ９ 空洞
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｆ１５Ｂ 15/10 Ｈ０１Ｌ 21/306 Ａ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 以下の各工程、 ａ）犠牲層（１）の上にこの犠牲層を除去するために用
    いられる化学物質に耐性を示す材料から成る下部保護層
    （２）を施し、 ｂ）この下部保護層（２）の上に金属層（３）を施し、 ｃ）この金属層（３）の上にこの犠牲層を除去するため
    に用いられる化学物質に耐性を示す材料から成る上部保
    護層（４）を施し、 ｄ）上部保護層（４）、金属層（３）及び下部保護層
    （２）内に少くとも１個のエッチング孔（８）を異方性
    にエッチングし、 ｅ）この犠牲層を除去するために用いられる化学物質に
    耐性を示す材料から成る補助保護層（５）を金属層
    （３）を完全に覆うように同形に析出し、 ｆ）この補助保護層（５）を、エッチング孔（８）内で
    犠牲層は露出され金属層（３）は完全に覆われたままで
    あるように異方性に逆エッチングし、 ｇ）エッチング孔（８）を通して犠牲層をエッチングす
    る。を特徴とするセンサ又はアクチュエータに用いられ
    る金属層（３）を有するマイクロメカニズムデバイス製
    造方法。
  2. 【請求項２】 金属層としてアルミニウム又はアルミニ
    ウム合金から成る層を施すことを特徴とする請求項１記
    載の方法。
  3. 【請求項３】 シリコンを含有する犠牲層（１）を使用
    し、上記工程ａ）及びｃ）において下部保護層（２）及
    び上部保護層（４）を窒化チタン（ＴｉＮ）から形成す
    ることを特徴とする請求項１又は２記載の方法。
  4. 【請求項４】 工程ａ）、ｃ）及びｅ）において同じ材
    料から成る下部保護層（２）、上部保護層（４）及び補
    助保護層（５）を施すことを特徴とする請求項１ないし
    ３の１つに記載の方法。
  5. 【請求項５】 犠牲層として酸化ケイ素を使用し、工程
    ｇ）でフッ化水素酸（ＨＦ）を含む液体のエッチング剤
    を使用することを特徴とする請求項１ないし４の１つに
    記載の方法。
JP7325049A 1994-11-24 1995-11-20 マイクロメカニズムデバイスの製造方法 Ceased JPH08321645A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4441900 1994-11-24
DE4441900.7 1994-11-24

Publications (1)

Publication Number Publication Date
JPH08321645A true JPH08321645A (ja) 1996-12-03

Family

ID=6534085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7325049A Ceased JPH08321645A (ja) 1994-11-24 1995-11-20 マイクロメカニズムデバイスの製造方法

Country Status (4)

Country Link
US (1) US5698112A (ja)
EP (1) EP0714121B1 (ja)
JP (1) JPH08321645A (ja)
DE (1) DE59508512D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074523A (ja) * 2008-09-18 2010-04-02 Rohm Co Ltd 犠牲層のエッチング方法、ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3361916B2 (ja) * 1995-06-28 2003-01-07 シャープ株式会社 微小構造の形成方法
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
DE19610782B4 (de) * 1996-03-19 2004-08-12 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Strukturen
US6046100A (en) 1996-12-12 2000-04-04 Applied Materials, Inc. Method of fabricating a fabricating plug and near-zero overlap interconnect line
JP3301334B2 (ja) * 1997-01-31 2002-07-15 三菱電機株式会社 センサ素子及びその製造方法
US6093330A (en) * 1997-06-02 2000-07-25 Cornell Research Foundation, Inc. Microfabrication process for enclosed microstructures
DE69734280D1 (de) * 1997-07-10 2006-02-09 St Microelectronics Srl Verfahren zur Herstellung von hochempfindlichen, kapazitiven und resonierenden integrierten Sensoren, insbesondere Beschleunigungsmesser und Kreisel, und damit hergestellte Sensoren
US6060398A (en) * 1998-03-09 2000-05-09 Siemens Aktiengesellschaft Guard cell for etching
DE19839606C1 (de) * 1998-08-31 2000-04-27 Siemens Ag Mikromechanisches Bauelement und Verfahren zu dessen Herstellung
US6528724B1 (en) * 2000-01-19 2003-03-04 Mitsubishi Denki Kabushiki Kaisha Microdevice and its production method
DE10052419B4 (de) * 2000-10-23 2006-10-19 Infineon Technologies Ag Verfahren zur Herstellung mikromechanischer Bauelemente
US6602791B2 (en) * 2001-04-27 2003-08-05 Dalsa Semiconductor Inc. Manufacture of integrated fluidic devices
US6825127B2 (en) * 2001-07-24 2004-11-30 Zarlink Semiconductor Inc. Micro-fluidic devices
US7153440B2 (en) * 2002-09-12 2006-12-26 Pts Corporation Surfactant-enhanced protection of micromechanical components from galvanic degradation
KR100674982B1 (ko) * 2005-07-06 2007-01-29 삼성전자주식회사 반도체 소자의 제조방법
DE102006035645B4 (de) * 2006-07-31 2012-03-08 Advanced Micro Devices, Inc. Verfahren zum Ausbilden einer elektrisch leitfähigen Leitung in einem integrierten Schaltkreis
US8455286B2 (en) * 2010-10-29 2013-06-04 Freescale Semiconductor, Inc. Method of making a micro-electro-mechanical-systems (MEMS) device
CN110167280B (zh) * 2019-04-26 2020-06-05 信利光电股份有限公司 一种在电路衬底上制作保护膜层的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4000496A1 (de) * 1989-08-17 1991-02-21 Bosch Gmbh Robert Verfahren zur strukturierung eines halbleiterkoerpers
GB8921722D0 (en) * 1989-09-26 1989-11-08 British Telecomm Micromechanical switch
DE4012080A1 (de) * 1990-04-14 1991-10-17 Bosch Gmbh Robert Verfahren zum aufbau von mikromechanischen sensoren
US5493177A (en) * 1990-12-03 1996-02-20 The Regents Of The University Of California Sealed micromachined vacuum and gas filled devices
US5129983A (en) * 1991-02-25 1992-07-14 The Charles Stark Draper Laboratory, Inc. Method of fabrication of large area micromechanical devices
US5453401A (en) * 1991-05-01 1995-09-26 Motorola, Inc. Method for reducing corrosion of a metal surface containing at least aluminum and copper
US5393375A (en) * 1992-02-03 1995-02-28 Cornell Research Foundation, Inc. Process for fabricating submicron single crystal electromechanical structures
US5258097A (en) * 1992-11-12 1993-11-02 Ford Motor Company Dry-release method for sacrificial layer microstructure fabrication
US5441597A (en) * 1992-12-01 1995-08-15 Honeywell Inc. Microstructure gas valve control forming method
US5531018A (en) * 1993-12-20 1996-07-02 General Electric Company Method of micromachining electromagnetically actuated current switches with polyimide reinforcement seals, and switches produced thereby
JP3627761B2 (ja) * 1994-03-09 2005-03-09 株式会社デンソー 半導体力学量センサの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074523A (ja) * 2008-09-18 2010-04-02 Rohm Co Ltd 犠牲層のエッチング方法、ｍｅｍｓデバイスの製造方法およびｍｅｍｓデバイス

Also Published As

Publication number Publication date
EP0714121A2 (de) 1996-05-29
DE59508512D1 (de) 2000-08-03
US5698112A (en) 1997-12-16
EP0714121B1 (de) 2000-06-28
EP0714121A3 (de) 1997-05-21

Similar Documents

Publication Publication Date Title
JPH08321645A (ja) マイクロメカニズムデバイスの製造方法
EP1419990B1 (en) Method of forming a via hole through a glass wafer
US5130276A (en) Method of fabricating surface micromachined structures
US9758370B2 (en) Monolithic CMOS-MEMS microphones and method of manufacturing
JP2013014001A (ja) Ｍｅｍｓデバイス、及び介在物、並びにｍｅｍｓデバイス、及び介在物を統合するための方法
JP3825314B2 (ja) 半導体装置の製造方法
US7094620B2 (en) Semiconductor device manufacturing method
US6960536B2 (en) Method for producing integrated microsystems
US6878626B1 (en) TiW platinum interconnect and method of making the same
TW201000391A (en) Micro electromechanical pre treatment manufacturing method and its structure for an integral semiconductor process
JPH03200330A (ja) 半導体装置の製造方法
US8282845B2 (en) Etching with improved control of critical feature dimensions at the bottom of thick layers
JP2880014B2 (ja) シリコン基板のエッチング方法
JP2658206B2 (ja) 半導体装置の製造方法
JP5406081B2 (ja) 半導体装置の製造方法
US5352331A (en) Cermet etch technique for integrated circuits
GB2391384A (en) Method of removing a sacrificial portion of a functional micro device by etching with xenon difluoride
JPS6254427A (ja) 半導体装置の製造方法
KR100377454B1 (ko) 기능성 마이크로 소자의 희생층 제거 방법
JPH10312987A (ja) マイクロマシーニング用ウエファ加工方法
KR100253918B1 (ko) 미세 기계 구조체의 제조방법
JP2984734B2 (ja) シリコン加速度センサとその作製法
JPS62222654A (ja) 半導体装置の製造方法
JPH0774173A (ja) 半導体装置の製造方法
JPH04133430A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051124

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20060323