Nothing Special   »   [go: up one dir, main page]

JPH0828390B2 - パッド形成方法 - Google Patents

パッド形成方法

Info

Publication number
JPH0828390B2
JPH0828390B2 JP2338108A JP33810890A JPH0828390B2 JP H0828390 B2 JPH0828390 B2 JP H0828390B2 JP 2338108 A JP2338108 A JP 2338108A JP 33810890 A JP33810890 A JP 33810890A JP H0828390 B2 JPH0828390 B2 JP H0828390B2
Authority
JP
Japan
Prior art keywords
film
forming
pattern
pad
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2338108A
Other languages
English (en)
Other versions
JPH04206842A (ja
Inventor
勝則 西井
義人 池田
千夏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2338108A priority Critical patent/JPH0828390B2/ja
Publication of JPH04206842A publication Critical patent/JPH04206842A/ja
Publication of JPH0828390B2 publication Critical patent/JPH0828390B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置の製造方法に関するもので、特に
パッドの形成方法に関するものである。
従来の技術 近年、半導体はますます進歩し高集積度で高速動作を
目指したLSIが開発されている。高速動作を要求されるL
SIではデバイスの高速性はもちろんのことパッド抵抗に
よる遅延が問題となっている。特に超高速動作が可能な
GaAsICやマイクロ波帯で使用するHEMTでは厚膜のAuパッ
ドが用いられている。
第３図は従来のHEMTに用いられているAuパッド形成工
程の製造方法を説明する製造工程の断面図である。第３
図において21はGaAsHEMT構造基板、22は第１の金属、23
はAu薄膜、24はフォトレジストパターン、25はメッキA
u、26は絶縁膜、27は絶縁膜開口部である。
ソース・ドレインオーミック電極、およびゲートショ
ットキー金属を形成したGaAsHEMT基板21上に基板21とAu
薄膜23の密着性がよくないので第１の金属22として例え
ばTiを500Å蒸着した後、Au薄膜23を1000Å蒸着により
形成する（ａ）。次に所望のパッドパターンを抜きのフ
ォトレジストパターン24で形成し、メッキ法により厚さ
１μｍのメッキAuパターン25を形成してパッドとする
（ｂ）。次に前記フォトレジストパターン24を除去し、
前記メッキAuパターン25以外のAu薄膜23を除去し、さら
に第１の金属21を除去して配線を形成する（ｃ）。次に
全面に保護膜となる絶縁膜26を形成し、所望のパターン
でパッド部の絶縁膜開口部27を形成してパッド部が完成
する。
発明が解決しようとする課題 しかしながら、第３図で説明したようなパッドの形成
方法では、Au薄膜除去時にメッキAuもエッチングされる
ためパッド厚が小さくなるという問題やまた、組立時の
ワイヤボンドの際、メッキAu25表面荒れによりワイヤボ
ンド不良が発生するといった問題があった。
本発明はAu薄膜を除去する時にパッド部の上面を絶縁
膜あるいは金属膜で覆うことによりパッド表面を保護
し、パッド厚が小さくならず、かつパッド表面荒れがな
いパッド形成方法を提供することを目的とする。
課題を解決するための手段 前記したように本発明はAuパターンの膜減りや表面荒
れによるワイヤボンド不良という課題を解決するために
半導体基板上に第１の金属膜およびAu膜を全面に形成す
る工程と、全面に第１の絶縁膜を形成する工程と、所望
のパッドパターンをフォトレジストで形成し、エッチン
グにより前記第１の絶縁膜およびAu膜および第１の金属
膜を所望のパッドパターンに加工する工程と、前記フォ
トレジストを除去する工程と、全面に第２の絶縁膜を形
成する工程と、所望のパターンで前記パッドパターン上
に開口パターンを形成する工程と、前記開口パターンの
前記第２の絶縁膜および第１の絶縁膜を除去する工程と
からなる方法を提供する。
また本発明は、半導体基板上に第１の金属膜およびAu
薄膜を形成する工程と、前記Au薄膜上に所望のフォトレ
ジストパターンを抜きパターンで形成する工程と、前記
フォトレジストパターン内にAuを選択的にメッキ法で形
成する工程と、全面に第２の金属膜を形成する工程と、
リフトオフ法により前記メッキAuパターン上にのみ前記
第２の金属膜を残存させる工程と、メッキAuパターン部
外のAu薄膜を除去する工程と、第１の金属膜および第２
の金属膜を除去する工程と、全面に絶縁膜を形成する工
程と、前記メッキAuパターン上に所望の前記絶縁膜開口
部を形成する工程からなる方法を提供するものである。
作用 本発明は上記の方法により、パッドとなるAuの上面に
絶縁膜あるいは金属膜を形成するために、パッド部以外
の基板上にある薄膜を除去する時に、パッドのAuの厚み
が減ることを防止できる。また、パッド表面が製造工程
の際に露出することもないので、パッド表面が荒れた
り、変質したりすることもなく清浄に保たれ、ワイヤボ
ンドする時に密着性のよいパッドを実現できる。
実施例 本発明、パッド形成方法の第１の実施例を第１図
（ａ）〜（ｄ）に示す。第１図は本発明を用いて作製し
たAuパッドの製造工程断面図である。第１図において、
１は半導体基板、２は第１の金属、３はAu薄膜、４は第
１の絶縁膜、５はフォトレジストパターン、６は配線パ
ターン、７は第２の絶縁膜、８は開口部である。
オーミック電極およびゲートショットキー電極を形成
したHEMT構造のGaAs半導体基板１上に金属である第１の
金属２として例えばTiを500Å蒸着し、その上にAu膜３
を8000Å蒸着により形成し、さらに第１の絶縁膜４とし
て例えばシリコン窒化膜を500Å形成する（ａ）。次に
所望の配線パターンをフォトレジストパターン５で形成
し、イオンシリングで前記フォトレジストパターン５を
マスクに前記第１の絶縁膜４、Au膜３および第１の金属
２をエッチングし、配線パターン６を形成する（ｂ）。
次に前記フォトレジストパターン５を除去し、全面に表
面保護膜用に第２の絶縁膜７として例えばシリコン窒化
膜を7000Å形成する（ｃ）。次に所望のパターンで前記
配線パターン６上の前記第２および第１の絶縁膜に開口
部８を形成する（ｄ）。
本発明の第１の実施例ではパッド金属であるAu膜３を
形成後直ちに第１の絶縁膜４を形成しているためAu膜３
の表面は保護されており、フォトレジストにさらされた
り、Au膜３表面をどの工程において直接処理されること
はない。このため、Au表面は安定であり、組立時のワイ
ヤボンドの際、密着不良等の不良は発生しない。
次に本発明を用いた第２の実施例を第２図（ａ）〜
（ｅ）に示す。第２図において11は半導体基板、12は第
１の金属、13はAu薄膜、14はフォトレジストパターン、
15はメッキAuパターン、16は第２の金属膜、17は絶縁
膜、18は開口部である。
オーミック電極およびゲート電極を形成したHEMT構造
のGaAs半導体基板11上に第１の金属12として例えばTiを
500Å形成し、その上にAu薄膜13を1000Å形成する
（ａ）。前記Au薄膜13上に所望のフォトレジストパター
ン14を抜きパターンで形成し、前記フォトレジストパタ
ーン14内にAuをメッキ法で選択的に形成し、メッキAuパ
ターン15を形成する（ｂ）。次に全面に第２の金属膜16
として例えばTiを700Å蒸着により形成し、リフトオフ
法により前記メッキAuパターン15上にのみ前記第２の金
属膜16を形成する（ｃ）。メッキAuパターン15以外のAu
薄膜13をウエットエッチングにより除去し、さらに第１
の金属12および第２の金属16を同時に除去する（ｄ）。
その後、全面に保護膜になる絶縁膜17として、例えばシ
リコン窒化膜を8000Å形成し、前記メッキAuパターン15
上に所望の開口部18を形成する（ｅ）。
本発明第２の実施例ではメッキAuパターン15表面を第
２の金属膜16で保護し、Au薄膜13除去時のエッチングに
よる表面の荒れ防止と、パッド厚が減少するのを防止し
ている。そしてその後第１の金属膜12と同時に第２の金
属膜16を除去し、直ちに絶縁膜17を形成して表面を保護
している。
また、本実施例において第１の金属と第２の金属とし
てともにTiを用い、しかも第１の金属膜厚より第２の金
属膜厚を大きくしておけば、第１の金属膜のエッチング
が完了しても第２の金属膜がパッド表面には残っており
表面は保護されたままであり、表面荒れや変質が起こっ
たりすることはない。
なお本発明の第１および第２の実施例で第１の金属を
Ti、第２の金属をTiを用いて説明したがこれはCrであっ
ても良い。また絶縁膜もシリコン窒化膜を用いて説明し
たがシリコン酸化膜であってもよい。
発明の効果 本発明は、Auパッドの形成において、パッド表面に絶
縁膜を形成したり、金属膜を形成することによりAuパッ
ド表面を保護し、他の工程でのいかなる処理があって
も、パッド表面荒れやパッド厚減少を防止することがで
き、組立工程のワイヤボンドにおいても密着の良いパッ
ドが得られ、信頼性の高いデバイスが歩留りよく得られ
るので、その実用的効果は大きい。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）および第２図（ａ）〜（ｅ）はそ
れぞれ第１および第２の実施例におけるパッド形成方法
を説明するため工程断面図、第３図（ａ）〜（ｄ）は従
来のパッド形成方法を説明するための工程断面図であ
る。 1,11……半導体基板、2,12……第１の金属膜、３……Au
膜、４……第１の絶縁膜、13……Au薄膜、14……フォト
レジストパターン、15……パッド用メッキAuパターン、
16……第２の金属、７……第２の絶縁膜、17……絶縁
膜。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上に第１の金属膜およびAu膜を
    全面に形成する工程と、前記Au膜上に第１の絶縁膜を形
    成する工程と、所望のパッドパターンをフォトレジスト
    で形成し、エッチングにより前記レジスト下の前記第１
    の絶縁膜および前記Au膜および前記第１の金属膜を所望
    のパッドパターンに加工する工程と、前記フォトレジス
    トを除去する工程と、全面に第２の絶縁膜を形成する工
    程と、所望パターンで前記パッドパターン上に開口パタ
    ーンを形成する工程と、前記開口パターンの前記第２の
    絶縁膜および前記第１の絶縁膜を除去する工程とを有す
    ることを特徴とするパッド形成方法。
  2. 【請求項２】半導体基板上に第１の金属膜およびAu膜を
    形成する工程と、前記Au薄膜上に所望のフォトレジスト
    パターンを形成する工程と、前記フォトレジストパター
    ン内にAuを選択的にメッキ法で形成する工程と、全面に
    第２の金属膜を形成する工程と、リフトオフ法により前
    記メッキAuパターン上にのみ前記第２の金属膜を残存さ
    せる工程と、メッキAuパターン部外の前記Au薄膜を除去
    する工程と、前記第１の金属膜および前記第２の金属膜
    を除去する工程と、全面に絶縁膜を形成する工程と、前
    記メッキAuパターン上に所望の前記絶縁膜開口部を形成
    する工程を有することを特徴とするパッド形成方法。
  3. 【請求項３】第２の金属膜が第１の金属膜と同種の金属
    膜であり、かつ第２の金属膜厚が第１の金属膜厚より厚
    いことを特徴とする請求項２記載のパッド形成方法。
JP2338108A 1990-11-30 1990-11-30 パッド形成方法 Expired - Fee Related JPH0828390B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2338108A JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2338108A JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Publications (2)

Publication Number Publication Date
JPH04206842A JPH04206842A (ja) 1992-07-28
JPH0828390B2 true JPH0828390B2 (ja) 1996-03-21

Family

ID=18314991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2338108A Expired - Fee Related JPH0828390B2 (ja) 1990-11-30 1990-11-30 パッド形成方法

Country Status (1)

Country Link
JP (1) JPH0828390B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0737887A (ja) * 1993-07-22 1995-02-07 Mitsubishi Electric Corp 配線形成方法，配線修復方法，及び配線パターン変更方法

Also Published As

Publication number Publication date
JPH04206842A (ja) 1992-07-28

Similar Documents

Publication Publication Date Title
US6753605B2 (en) Passivation scheme for bumped wafers
US5309025A (en) Semiconductor bond pad structure and method
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
US5583074A (en) Semiconductor circuit
US4824800A (en) Method of fabricating semiconductor devices
JPH0828390B2 (ja) パッド形成方法
US6251797B1 (en) Method of fabricating semiconductor device
JPS6222536B2 (ja)
JPH02253628A (ja) 半導体装置の製造方法
JP3067135B2 (ja) 半導体装置の製造方法
US5861341A (en) Plated nickel-gold/dielectric interface for passivated MMICs
KR20140111050A (ko) 금속과 접촉하는 유전막에서 크랙을 감소시키는 방법 및 구조
JPS60153149A (ja) 多層配線の形成方法
JPH04373175A (ja) 半導体装置
JPH02214127A (ja) 半導体装置およびその製造方法
JPH0394451A (ja) 半導体装置の配線構造
JPS63224344A (ja) 半導体装置の製造方法
JPH01268150A (ja) 半導体装置
JP3087702B2 (ja) 半導体装置およびその製造方法
KR20230135764A (ko) 전력 반도체의 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
JPH01233739A (ja) 半導体装置の製造方法
KR960002998B1 (ko) 반도체소자의 패드 제조방법
JP2000058481A (ja) 化合物半導体の電極形成方法
JPS58110055A (ja) 半導体装置
JPS5984442A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080321

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090321

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees