JPH08250858A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH08250858A JPH08250858A JP7077290A JP7729095A JPH08250858A JP H08250858 A JPH08250858 A JP H08250858A JP 7077290 A JP7077290 A JP 7077290A JP 7729095 A JP7729095 A JP 7729095A JP H08250858 A JPH08250858 A JP H08250858A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- circuit board
- copper
- plating layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
- H05K3/4676—Single layer compositions
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Waveguides (AREA)
Abstract
回路基板を提供する。 【構成】 銅メッキ層20の上に形成された磁性材料で
あるニッケルメッキ層22の上に、更に、非磁性材料で
ある金メッキ層24が形成されている。このため、回路
基板を高い周波数で用いた際に、ニッケルメッキ層22
のインダクタンス分が増大するが、表皮効果により上部
に位置する金メッキ層24と、下部に位置する銅メッキ
層20とに電流が流れ、中間に位置する該磁性材料のニ
ッケルメッキ層22には電流が流れないため、該ニッケ
ルメッキ層22による伝送損失が発生しない。
Description
に、有機高分子材料で複数の絶縁層を形成し、その間に
信号配線を形成した、高周波用に用いられる回路基板に
関するものである。
で動作させるための発振回路やフィルタ等、あるいは高
速動作させるCPUやメモリ等のデジタル回路等に、ポ
リイミド樹脂等の有機高分子材料で絶縁層を形成し、こ
の絶縁層間に銅の信号配線を施した回路基板が用いられ
ている。ポリイミド樹脂等は、比誘電率が3程度である
ため、比誘電率が9〜10のアルミナよりも信号の伝送
速度を高め得る利点があるからである。ここで、図8を
参照してポリイミド樹脂を用いる回路基板の従来技術に
係る製造方法について説明する。
110の上に導体からなるグランド層112を形成し、
その上にポリイミド前駆体を塗布してから加熱・硬化さ
せてポリイミド絶縁層114aを得る。そして、該ポリ
イミド絶縁層114aの上にスパッタリングによりチタ
ン薄膜116を、更にその上にスパッタリングにより銅
薄膜118を形成し、信号配線を形成するための下地層
117とする。その後、該銅薄膜118の上に、フォト
レジストを塗布し、フォトリソグラフィ技術により所望
のパターンを形成した後、所望の厚みを有する銅メッキ
層120を形成する。更に、該銅メッキ層120上に後
述するエッチング処理において、銅を腐食から保護する
ためのバリヤの役割を果たすニッケルメッキ層122を
設け、フォトレジストを除去する。
(B)に示すように銅メッキ層120の下方以外のチタ
ン薄膜116及び銅薄膜118を除去する。そして、図
8(C)に示すように、ポリイミド絶縁層114aの上
にポリイミド絶縁層114bを乗せる。以上の処理を繰
り返すことにより回路基板を形成していた。
成に係る回路基板は、高周波信号の伝送において伝送損
失が大きく信号の伝送速度が低いとの課題があった。本
発明者は、この原因を、金属エッチングの際のバリヤを
なすニッケルメッキ層122にあるのではないかとの知
見を得るに至った。即ち、ニッケルは、耐腐食性に優れ
エッチング時の銅の保護用として適当であり、廉価で、
銅との調和性もある反面、磁性体であるために比透磁率
が非常に高く、また抵抗値も銅と比べて高い。従って、
図8(C)に示す銅メッキ層120とニッケルメッキ層
122とから成る信号配線に高周波を印加すると、表皮
効果により電流は銅メッキ層120のうち、グランド層
112に近い下部付近と、ニッケルメッキ層122とに
主に流れるため、ニッケルメッキ層122の存在によっ
て、インダクタンスや抵抗が増加し、損失が発生してい
るのではないかと推測した。このため、本発明者は、金
属エッチングの際のバリヤとしての耐腐食性を有すると
共に非磁性体である金を用いることを検討したが、銅メ
ッキ層120の上に金メッキを施すと、該銅メッキ層1
20と金メッキとの間で拡散が生じて抵抗分が逆に増大
するとの結論に至った。
なされたものであり、その目的とするところは、高周波
において低損失で信号伝送速度の早い信号配線構造を備
える回路基板を提供することにある。
め、請求項1の回路基板では、有機高分子材料からなる
複数の絶縁層と、該複数の絶縁層間に形成された信号配
線であって、該絶縁層上に形成され銅を主成分とする銅
配線層と、該銅配線層上に形成され磁性材料を主成分と
し耐腐食性を有する磁性導体層と、該磁性導体層上に形
成され非磁性材料を主成分とし耐腐食性を有する非磁性
導体層と、からなる信号線と、を備えるたことを要旨と
する。
において、前記非磁性導体層の厚さを、前記信号配線に
印加する信号の周波数により規定される表皮厚さ以上の
厚さにしたことを要旨とする。
または2において、前記有機高分子材料が、ポリイミド
樹脂、ペンゾシクロブデン樹脂、およびエポキシ樹脂の
うちのいずれかから成ることを要旨とする。
〜3において、前記磁性導体層が、ニッケル、クロムお
よびこれらの合金のうちのいずれかを主成分とすること
を要旨とする。
〜4において、前記非磁性導体層が、銀、金、白金、パ
ラジウム、ロジウムおよびこれらの合金のうちのいずれ
かを主成分とすることを要旨とする。
配線層の上に形成され磁性材料を主成分とする磁性導体
層の上に、更に、非磁性材料を主成分とする非磁性導体
層が形成されている。このため、この回路基板に高周波
信号を印加しても該磁性導体層による伝送損失が少なく
なる。表皮効果により信号配線の最上部に位置する非磁
性導体層と、最下部に位置する銅配線層とに主に電流が
流れ、中間に位置する該磁性導体層に流れる電流は少な
いからである。
体層の厚さを、信号配線に印加する信号の周波数により
規定される表皮厚さ以上の厚さにしてある。このため、
高周波数電流が表皮効果により信号配線の表皮部分(上
部及び下部)を流れる際に、大半の電流が該非磁性導体
層内及び、銅配線層内を通り、該非磁性導体層の下層の
磁性導体層には流れないため、高周波電流が該磁性導体
層内を流れることによる伝送損失を十分小さくすること
ができる。
子材料が、ポリイミド樹脂、ベンゾシクロブデン(BC
B)樹脂、エポキシ樹脂のいずれかから成る。これら材
料は、誘電率が低いため、絶縁層を形成すると、信号の
伝達速度を高めることができる。
層がニッケル、クロムのいずれか、又はこれらの合金の
うちいずれかを主成分とするため、回路基板の製造プロ
セスにおける金属エッチング時に、銅の信号配線を保護
することができる。
性導体層は、銀、金、白金、パラジウム、ロジウムのい
ずれか、又はこの合金のうちいずれを主成分とする。こ
れらの非磁性材料は、ニッケル及びクロムとの密着性が
高く、金属エッチング時の耐食性が高い。更に、例えば
ポリイミド前駆体を加熱、硬化する際にも、前駆体等と
反応せず、酸化等しないという特性を有する。
を参照して説明する。図1、図2、図3は、本発明の第
1実施例に係る回路基板の製造工程を示す図である。本
実施例の回路基板は、セラミック基板10の上面に、ポ
リイミド樹脂を各信号配線間の絶縁層として形成された
ものである。セラミック基板10は、例えば、アルミナ
を主材料として作成された複数のグリーンシートを積層
して、加湿雰囲気の水素炉中で高温焼成して得られた多
層基板である。以下に、セラミック基板10上に配線基
板を形成する工程について説明する。
基板10の上に銅からなるグランド層12aを被着す
る。次に、グランド層12aの上に、図示しない回転式
塗布機(スピンコータ)により、一定粘度に調整された
ポリイミド前駆体を塗布してから加熱・硬化させて、厚
さ16μmのポリイミド絶縁層14aを形成する(図1
(B)参照)。
に、ポリイミドとの密着性に優れるチタンをスパッタリ
ングしてチタン薄膜16(厚さ1000Å)を形成す
る。更にこのチタン薄膜16の表面上に、後述する銅メ
ッキ層20との密着性を得るための銅をスパッタリング
して銅薄膜18(厚さ5000Å)を形成し(図1
(C)参照)、下地層17とする。
7上に、レジスト19を塗布し、フォトリソグラフィー
技術により所望パターンを開口させた上で、下地層17
の露出した開口部19aに銅配線層となる電解メッキに
より銅メッキ層20(厚さ3μm)を形成する。本実施
例ではこの銅メッキ層20は、幅25μmであって、図
中奥手方向(紙面に垂直な方向、以下X方向とする)に
向けて配置する。更に、上述した下地層17(チタン薄
膜16及び銅薄膜18)を金属エッチングで除去する際
に銅メッキ層20を保護するため、銅メッキ層20の上
に磁性導体層となるニッケルメッキ層22(厚さ1μ
m)を形成する(図2(B)参照)。
に金属エッチングを行い、銅メッキ層20の下部以外に
形成された不要部分のチタン薄膜16及び銅薄膜18を
除去する(図2(C)参照)。このニッケルメッキ層2
2は、上述した金属エッチングの際に銅メッキ層20を
保護する他、更に、ポリイミド絶縁層を形成する際に、
銅メッキ層20がポリイミド前駆体と接触して化学反応
し、銅メッキ層の抵抗値が増大するのを防いでいる。ニ
ッケルメッキ層22を形成するニッケルは、上述たよう
に耐腐食性に優れると共に廉価であるが、従来技術の課
題において前述したように磁性体であるため、高周波数
において信号配線のもつインダクタンスが増大する。ま
た銅よりも抵抗率が高く、信号配線の抵抗も増加する。
ッケルメッキ層22の上に非磁性導体層として金をメッ
キして2μmの金メッキ層24を形成し、これにより、
銅メッキ層20と、ニッケルメッキ層22と、金メッキ
層24との3層から成る信号配線26Xを完成させる。
この後、前記と同様にポリイミド前駆体を塗布してから
加熱・硬化させて、厚さ16μmのポリイミド絶縁層1
4bを形成する(図3(B)参照)。
4bの上に上記工程を繰り返し、銅メッキ層20と、ニ
ッケルメッキ層22と、金メッキ層24とを形成し、幅
25μmの信号配線26Yを図中水平方向(以下Y方向
とする)に完成する。信号配線26Yの上に更に、ポリ
イミド絶縁層14c(厚さ16μm)を形成した後、最
上部に銅によりグランド層12bを形成する。この第1
実施例においては、ポリイミド絶縁層14a、14cを
介して信号配線26X、26Yの上下にグランド層12
a、12bを配置することによりデュアルストリップラ
イン型信号伝送構造を形成している。
配線26X、26Yに信号を印加した場合の周波数に対
する信号配線の伝送ロスをシミュレートした結果につい
て図5及び図6を参照して説明する。図5は、縦軸に伝
送ロス(dB/cm)を、横軸に周波数(GHz)を取
った両対数グラフである。図中で、○印は本実施例の回
路基板によるものを示しており、比較のために信号配線
26X、26Yを前述した従来技術に係る銅メッキ層と
ニッケルメッキ層とから構成した回路基板を●印で、金
のみで構成した回路基板をΔ印で、銅のみで構成した回
路基板を■印で示している。
層及びメッキ層の厚さを表にして示している。ここで
は、比較のため主たる導体を構成する銅又は金の厚さを
合計5μmに統一してある。例えば、本実施例の回路基
板においては、信号配線が上述したように3μmの銅メ
ッキ層20と、1μmのニッケルメッキ層22と、2μ
mの金メッキ層24の3層から成る。銅メッキ層とニッ
ケルメッキ層とからなる●印で示される従来技術の構成
においては、5μmの銅メッキ層の上に1μmのニッケ
ルメッキ層が被覆されている。なお、銅メッキ層又は金
メッキ層と絶縁層の間には、1000Åのチタン薄膜1
6と、5000Åの銅薄膜18とが形成されているもの
としてシュミレーションが行われている。更に、この信
号配線26X、26Yを絶縁する図4を示す各ポリイミ
ド絶縁層14a、14b、14cはそれぞれ厚さ16μ
mに形成し、信号配線の幅は25μmに形成し、ポリイ
ミドの比誘電率は3.2であるとして解析が成されてい
る。
26Yを金のみで構成したΔ印、銅のみで構成した■印
及び、本実施例の銅メッキ層とニッケルメッキ層と金メ
ッキ層とからなる構成に係る○印は、0.5GHzの相
対的に低い周波数から10GHzの相対的に高い周波数
においてほぼ等しい伝送ロス特性を示している。これに
対して、従来技術の銅メッキ層とニッケルメッキ層とか
らなる構成に係る●印は、高周波数になるに従い損失ロ
スが大きくなっている。例えば、1GHzにおいて、本
実施例の回路基板が0.3dB/cmであるのに対して、
従来技術の回路基板が0.6dB/cmで約2倍である。
また、10GHzにおいて、本実施例が0.9dB/cm
であるのに対して、従来技術の回路基板が2.5dB/
cmで3倍近くになっている。
において伝送ロスが大きい。これは、図8(C)を参照
して前述したように銅メッキ層120とニッケルメッキ
層122とから成る信号配線に高周波信号を印加する
と、表皮効果により電流は銅メッキ層120の下部と、
ニッケルメッキ層122とに主に流れる。このため、銅
メッキ層等に比べてインダクタンスや抵抗の高いニッケ
ルメッキ層122において損失が発生していると推測さ
れる。
ッケルメッキ層22の上に2μm厚の金メッキ層24
(図4参照)を設けている。従って高周波信号を印加し
た際に表皮効果により、主として上部に位置する金メッ
キ層24と、下部に位置する3μm厚の銅メッキ層20
とに電流が流れ、中間に位置する該磁性材料のニッケル
メッキ層22には電流がほとんど流れないため、該ニッ
ケルメッキ層22による伝送損失が発生しないと考えら
れる。従って、図5中に示すように本実施例の回路基板
は、ニッケルメッキ層を有さない図5中にΔ印で示す金
のみで5μmの信号配線を形成した場合や、■印で示す
銅のみで5μmの信号配線を形成した場合と同様な伝送
ロス特性を得たものと考えられる。
送ロスは、表皮効果に起因するものである。従って、上
記非磁性金属層( 金メッキ層24) は、厚いほど良いの
であるが、大半の表皮電流がその中を流れ得るようにす
るため表皮厚さ(スキンディプス)よりも厚く形成する
のが望ましい。この表皮厚さδは、使用される非磁性金
属の透磁率をμ、電気伝導率をσ、角振動数をωとする
と次式で表される。
板を形成する際のスキンディプスδの値としては、数1
の式に金の透磁率と電気伝導率とを代入して約0.78
4μmが得られる。このため第1実施例の回路基板を1
0GHzで用いる際には、金メッキ層24の厚さを0.
784μm以上に形成することが望ましい。なお、上述
した第1実施例では、3層のポリイミド絶縁層14a、
14b、14cにより回路基板を構成する例を挙げた
が、更に多層のポリイミド絶縁層を用いて回路基板を形
成することも可能である。
の製造工程について、図7を参照して説明する。この第
2実施例においては、先ず、図7(A)に示すようにセ
ラミック基板10の上に銅からなるグランド層12aを
被着する。次に、グランド層12aの上に、厚さ16μ
mのベンゾシクロブデン絶縁層54aを形成する。そし
て、該ベンゾシクロブデン絶縁層54aの表面上に、ベ
ンゾシクロブデンとの密着性に優れるチタンをスパッタ
リングしてチタン薄膜16(厚さ1000Å)を形成
し、更にこのチタン薄膜16の表面上に、銅メッキ層2
0との密着性を得るための銅をスパッタリングして銅薄
膜18(厚さ5000Å)を形成し、下地層17とす
る。
照)と同様に、フォトリソグラフィー技術により所定パ
ターンのレジスト層を設けた上で、回路基板内の信号配
線を形成する位置に無電解メッキにより銅配線層となる
銅メッキ層20(厚さ3μm)を形成する。この後、レ
ジストを除去し、更に上述したチタン薄膜16及び銅薄
膜18を金属エッチングで除去する際に、銅メッキ層2
0を保護するため、クロムを該銅メッキ層20の上にス
パッタリングして磁性導電層となるクロムスパッタ層7
2(厚さ1μm)を形成する。この後、金属エッチング
を行い、該銅メッキ層20以外に形成された不要部分の
チタン薄膜56及び銅薄膜18を除去する。クロムスパ
ッタ層72を形成するクロムは、上述たように耐腐食性
に優れると共に廉価であるが、磁性体であるため高周波
数信号領域においてインダクタンスが増大する。
非磁性導電層となる白金をメッキして非磁性導体層とか
ら白金メッキ層74(厚さ2μm)を形成し、これによ
り、銅メッキ層20と、クロムスパッタ層72と、白金
メッキ層74との3層から成る信号配線26Xを完成さ
せる。この後、更に、厚さ16μmのベンゾシクロブデ
ン絶縁層54bを形成する(図7(B)参照)。以上の
処理を繰り返すことにより回路基板を完成させる。
皮効果により主として上部に位置する2μmの白金メッ
キ層74と、下部に位置する3μmの銅メッキ層20と
に電流が流れ、中間に位置する該磁性材料のクロムスパ
ッタ層72には電流が流れ難いため、該クロムスパッタ
層72による伝送損失は発生しないものと推測される。
して、上述した第1実施例では耐熱性が高い特徴を有す
るポリイミドを、第2実施例では誘電率の低い特徴を有
するベンゾシクロブデンを用いる例を挙げたが、セラミ
ックと比較して誘電率が低く、回路基板を構成し得る有
機高分子材料であれば、例えば、安価であるエポキシ樹
脂、あるいはその他の材料を用いることも可能である。
また、銅メッキ層20の金属エッチング時の保護層とな
る磁性導体層として、第1実施例ではニッケルを、第2
実施例ではクロムを用いたが、例えばNi−Co、Ni
−P、Ni−B、Cr−P等の銅メッキ層20を保護
し、金などの非磁性導体層を下層の銅と反応を防止でき
るものあれば、ニッケル、クロムを主成分とする合金、
又は他の金属を用いることもできる。
て金属として、第1実施例では金メッキ層24を、第2
実施例では白金メッキ層74を形成したが、磁性導体層
との密着性が高く、絶縁層14、54を塗布、硬化した
ときに有機高分子材料又はその前駆体と反応しない金属
であれば、金、白金の他、例えば、銀、パラジウム、ロ
ジウム等の貴金属或いは、Ag−Pd等、金、白金、
銀、パラジウム、ロジウムを主成分とする合金等を用い
ることも可能である。更に、第1、第2実施例において
は、銅配線層、磁性導体層、非磁性導体層を電解メッ
キ、無電解メッキ、スパータリングにより設けたが、他
の手段例えば蒸着、イオンプレーティング等の手法を用
いて形成しても良い。また、上述した第1、第2実施例
では、銅配線層と磁性導体層を設けた際、レジストを除
去し下地層をエッチング除去してから金などの非磁性導
体層を設けたが、レジスト除去前に非磁性導体層を設け
てから下地層をエッチング除去しても良い。
等でGHz帯の高周波で動作させるための発振回路やフィ
ルタ等の他、非常に高い周波数のクロック信号により駆
動させる集積回路用の基板等にも用いることができる。
配線層の保護に磁性材料の導体膜を用いた場合に、高い
周波数で用いた際に磁性導体層のインダクタンス分が増
大しても、表皮効果により上部に位置する非磁性導体層
と、下部に位置する銅配線層とに電流が流れ、中間に位
置する該磁性導体層には電流が流れ難いため、該磁性導
体層による伝送損失の増大及び伝送速度の低下を防ぐこ
とができる。
を示す説明である。
を示す説明である。
を示す説明である。
である。
板との周波数と伝送ロスとの関係を示すグラフである。
板とのスパッタ層とメッキ層の厚さを示す図表である。
を示す説明である。
る。
Claims (5)
- 【請求項1】 有機高分子材料からなる複数の絶縁層
と、 該複数の絶縁層間に形成された信号配線であって、 該絶縁層上に形成され銅を主成分とする銅配線層と、 該銅配線層上に形成され磁性材料を主成分とし耐腐食性
を有する磁性導体層と、 該磁性導体層上に形成され非磁性材料を主成分とし耐腐
食性を有する非磁性導体層と、 からなる信号線と、 を備える回路基板。 - 【請求項2】 前記非磁性導体層の厚さを、 前記信号配線に印加する信号の周波数により規定される
表皮厚さ以上の厚さにしたことを特徴とする請求項1に
記載の回路基板。 - 【請求項3】 前記有機高分子材料が、ポリイミド樹
脂、ペンゾシクロブデン樹脂、およびエポキシ樹脂のう
ちのいずれかからなることを特徴とする請求項1または
2に記載の回路基板。 - 【請求項4】 前記磁性導体層が、ニッケル、クロムお
よびこれらの合金のうちのいずれかを主成分とすること
を特徴とする請求項1〜3に記載の回路基板。 - 【請求項5】 前記非磁性導体層が、銀、金、白金、パ
ラジウム、ロジウムおよびこれらの合金のうちのいずれ
かを主成分とすることを特徴とする請求項1〜4に記載
の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7077290A JPH08250858A (ja) | 1995-03-07 | 1995-03-07 | 回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7077290A JPH08250858A (ja) | 1995-03-07 | 1995-03-07 | 回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08250858A true JPH08250858A (ja) | 1996-09-27 |
Family
ID=13629753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7077290A Ceased JPH08250858A (ja) | 1995-03-07 | 1995-03-07 | 回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08250858A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1143774A2 (en) * | 2000-04-04 | 2001-10-10 | Tokin Corporation | Wiring board comprising granular magnetic film |
JP2010238932A (ja) * | 2009-03-31 | 2010-10-21 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュールの製造方法 |
JP2013229851A (ja) * | 2012-03-30 | 2013-11-07 | Tdk Corp | 高周波伝送線路、アンテナ及び電子回路基板 |
JP2018107212A (ja) * | 2016-12-22 | 2018-07-05 | 京セラ株式会社 | 印刷配線板 |
CN114126187A (zh) * | 2020-08-26 | 2022-03-01 | 宏恒胜电子科技(淮安)有限公司 | 具有内埋散热结构的线路板及其制作方法 |
-
1995
- 1995-03-07 JP JP7077290A patent/JPH08250858A/ja not_active Ceased
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1143774A2 (en) * | 2000-04-04 | 2001-10-10 | Tokin Corporation | Wiring board comprising granular magnetic film |
EP1143774A3 (en) * | 2000-04-04 | 2002-02-27 | Tokin Corporation | Wiring board comprising granular magnetic film |
US6653573B2 (en) | 2000-04-04 | 2003-11-25 | Nec Tokin Corporation | Wiring board comprising granular magnetic film |
US6919772B2 (en) | 2000-04-04 | 2005-07-19 | Nec Tokin Corporation | Wiring board comprising granular magnetic film |
US6953899B1 (en) | 2000-04-04 | 2005-10-11 | Nec Tokin Corporation | Wiring board comprising granular magnetic film |
US6956173B2 (en) | 2000-04-04 | 2005-10-18 | Nec Tokin Corporation | Wiring board comprising granular magnetic film |
JP2010238932A (ja) * | 2009-03-31 | 2010-10-21 | Mitsubishi Materials Corp | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュールの製造方法 |
JP2013229851A (ja) * | 2012-03-30 | 2013-11-07 | Tdk Corp | 高周波伝送線路、アンテナ及び電子回路基板 |
JP2018107212A (ja) * | 2016-12-22 | 2018-07-05 | 京セラ株式会社 | 印刷配線板 |
CN114126187A (zh) * | 2020-08-26 | 2022-03-01 | 宏恒胜电子科技(淮安)有限公司 | 具有内埋散热结构的线路板及其制作方法 |
CN114126187B (zh) * | 2020-08-26 | 2024-05-10 | 宏恒胜电子科技(淮安)有限公司 | 具有内埋散热结构的线路板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
US4629681A (en) | Method of manufacturing multilayer circuit board | |
JP3361556B2 (ja) | 回路配線パタ−ンの形成法 | |
TWI251920B (en) | Circuit barrier structure of semiconductor package substrate and method for fabricating the same | |
KR20010050609A (ko) | 박형 집적 레지스터/캐패시터/인덕터 패캐이지 및 제조방법 | |
US4942373A (en) | Thin film delay lines having a serpentine delay path | |
JP2982193B2 (ja) | 高周波コイルの製造方法 | |
US4569876A (en) | Multi-layered substrate having a fine wiring structure for LSI or VLSI circuits | |
JPH08250858A (ja) | 回路基板 | |
JPH07235768A (ja) | 薄膜多層配線基板の製造方法 | |
JP2002280219A (ja) | インダクタ及び又はその近傍の回路配線及びその製造方法 | |
JPH0442841B2 (ja) | ||
JPH0245996A (ja) | 混成集積回路の製造方法 | |
JP2002231502A (ja) | フィレットレス形チップ抵抗器及びその製造方法 | |
JP2530008B2 (ja) | 配線基板の製造方法 | |
JPH0832244A (ja) | 多層配線基板 | |
JP3144596B2 (ja) | 薄膜電子部品及びその製造方法 | |
JP3049161B2 (ja) | マルチチップ薄膜多層配線板の製造方法 | |
TW592007B (en) | Build-up circuit board with conductive barrier structure and method for fabricating the same | |
JP2002075784A (ja) | 薄膜コンデンサ、その製造方法及びその実装構造 | |
JP3174411B2 (ja) | 多層薄膜配線板の製造方法 | |
JP2825050B2 (ja) | 多層配線基板 | |
JPH10190198A (ja) | プリント配線板の製造方法 | |
JPS62295494A (ja) | 高速素子実装用回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050621 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050729 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
A045 | Written measure of dismissal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20080422 |