JPH08172161A - Inductor element and its manufacture and monolithic microwave integrated circuit using the same - Google Patents
Inductor element and its manufacture and monolithic microwave integrated circuit using the sameInfo
- Publication number
- JPH08172161A JPH08172161A JP31363594A JP31363594A JPH08172161A JP H08172161 A JPH08172161 A JP H08172161A JP 31363594 A JP31363594 A JP 31363594A JP 31363594 A JP31363594 A JP 31363594A JP H08172161 A JPH08172161 A JP H08172161A
- Authority
- JP
- Japan
- Prior art keywords
- inductor element
- metal layer
- wiring metal
- insulating film
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】Detailed Description of the Invention
【０００１】[0001]
【産業上の利用分野】本発明は、移動通信、衛星通信、
および衛星放送等のマイクロ波領域で動作する集積回路
において、その高周波インピ−ダンスの整合に用いられ
るインダクタ素子の素子構造と、その製作方法、および
それを用いて作製したモノリシックマイクロ波集積回路
素子に関する。The present invention relates to mobile communication, satellite communication,
The present invention relates to an element structure of an inductor element used for matching high frequency impedance in an integrated circuit operating in the microwave region such as satellite broadcasting, a manufacturing method thereof, and a monolithic microwave integrated circuit element manufactured using the same. .
【０００２】[0002]
【従来の技術】これまで高周波回路を実現するために
は、高周波動作する能動素子と、インピ−ダンス整合用
のインダクタ素子と、容量等の受動素子とを個別にセラ
ミックス等の配線基板上に組み立てていた。しかしなが
ら、上記の素子の組み立て位置により整合特性が変わる
ので、高歩留まりで、かつ大量生産することは極めて困
難であった。この問題を解決するために、インダクタ素
子、容量素子、抵抗等の受動素子、トランジスタ、ダイ
オ−ド等の能動素子を、ＧａＡｓ、ＩｎＰ等の半絶縁性
化合物半導体基板上に構成するモノリシックマイクロ波
ＩＣ（Monolithic Microwave Integrated Circuit）が
実用化されている。ここで用いられるインダクタ素子と
しては、ＩＣの集積度を上げるための小型化、およびＩ
Ｃの高利得化、低消費電力化のための低損失化が必須の
要件である。従来のモノリシックマイクロ波ＩＣに用い
られるインダクタ素子の高性能化に関しては、例えば、
長谷らによる『移動通信用低雑音ＧａＡｓモノリシック
増幅器の低消費電力化』と題する電子情報通信学会秋季
大会予稿集ＳＣ−６−８（５卷−１９８頁〜１９９頁）
において論じられている。図２に、従来構造のインダク
タ素子の断面構成を示す。半絶縁性半導体基板１０上
に、層間絶縁膜１１が被着されており、その上にインダ
クタ素子の引出し線が第１の配線金属層１２により形成
されている。外形は四角形状で渦状の金属パタ−ンが、
線間距離ｓ、線幅ｌで第２の配線金属層１３により形成
されている。第１の配線金属層１１と第２の配線金属層
１３とは、コンタクト孔１５において電気的に接続され
ている。配線間の寄生容量を低減する目的で、該配線金
属層間の交差部は比誘電率εｒ＝１の空気により絶縁す
るエア・ブリッジ構造１４となっている。そして、裏面
電極１６が設けられている。また、回路設計において
は、このインダクタ素子は集中定数素子として取り扱わ
れ、図３に示すような等価回路モデルにより表現され
る。以下に、図３を用いてインダクタ素子の性能向上に
必要な条件を述べる。図３（ａ）は、インダクタ素子
を、インダクタンスＬと寄生抵抗Ｒ、寄生容量Ｃ1、
Ｃ2、Ｃ3とを用いて表現したものである。一般に、導体
の高周波における抵抗は直流抵抗よりも大きくなる。こ
れは、高周波においては導体断面中の電流の分布が一様
でなく、電流が導体の内部より、縁の方に集中して流れ
る表皮効果のためである。インダクタ素子の寄生抵抗Ｒ
は配線金属層の表皮効果のため次の（数１）式のごとく
表わされ、周波数が高くなるほど高抵抗となる。2. Description of the Related Art Up to now, in order to realize a high frequency circuit, an active element that operates at a high frequency, an inductor element for impedance matching, and a passive element such as a capacitor are individually assembled on a wiring board such as ceramics. Was there. However, since the matching characteristic changes depending on the assembly position of the above-mentioned element, it is extremely difficult to mass-produce with high yield. In order to solve this problem, a monolithic microwave IC in which an inductor element, a capacitive element, a passive element such as a resistor, and an active element such as a transistor and a diode are formed on a semi-insulating compound semiconductor substrate such as GaAs or InP. (M onolithic M icrowave I ntegrated C ircuit) has been put into practical use. As the inductor element used here, miniaturization for increasing the integration degree of IC and I
It is indispensable to increase the gain of C and reduce the loss to reduce the power consumption. Regarding high performance of the inductor element used in the conventional monolithic microwave IC, for example,
Proceedings of the Autumn Meeting of the Institute of Electronics, Information and Communication Engineers, SC-6-8, entitled "Low Power Consumption of Low-Noise GaAs Monolithic Amplifiers for Mobile Communications," SC-6-8 (pp. 198-199).
Are discussed in FIG. 2 shows a cross-sectional structure of an inductor element having a conventional structure. An interlayer insulating film 11 is deposited on the semi-insulating semiconductor substrate 10, and a lead wire of the inductor element is formed by the first wiring metal layer 12 on the interlayer insulating film 11. The outer shape is a quadrangular and spiral metal pattern,
It is formed by the second wiring metal layer 13 with a line distance s and a line width l. The first wiring metal layer 11 and the second wiring metal layer 13 are electrically connected in the contact hole 15. For the purpose of reducing the parasitic capacitance between wirings, the intersection between the wiring metal layers has an air bridge structure 14 which is insulated by air having a relative dielectric constant εr = 1. Then, the back surface electrode 16 is provided. In the circuit design, this inductor element is treated as a lumped constant element and is represented by an equivalent circuit model as shown in FIG. The conditions necessary for improving the performance of the inductor element will be described below with reference to FIG. FIG. 3A shows an inductor element including an inductance L, a parasitic resistance R, a parasitic capacitance C 1 ,
It is expressed using C 2 and C 3 . Generally, the resistance of a conductor at high frequencies is higher than the DC resistance. This is because the distribution of current in the cross section of the conductor is not uniform at high frequencies, and the skin effect causes the current to flow more concentratedly toward the edges than inside the conductor. Parasitic resistance of inductor element R
Is expressed by the following equation (1) due to the skin effect of the wiring metal layer, and the higher the frequency, the higher the resistance.
【０００３】[0003]
【数１】 [Equation 1]
【０００４】Ｒの低減のためには、Ａｕ、Ａｇ、Ｃｕ、
Ａｌ等の電気抵抗の低い金属を配線金属層に用い、その
配線幅ｌ、配線厚みの最適化をはかることにより解決で
きる。一方、Ｃ1は線間容量であり、図２における第１
の配線金属層１２と第２の配線金属層１３の交差部の容
量と、第２の配線金属層１３によりできたスパイラル部
分自身が持つ線間容量の和である。Ｃ2、Ｃ3は半絶縁性
半導体基板１０を介し、裏面電極１６と第２の配線金属
層１３とで形成される基板容量である。寄生容量の問題
を明らかにするため、さらにこの等価回路を図３（ｂ）
のごとく簡略化するとインダクタ素子のインピ−ダンス
Ｚは次の（数２）式で表わすことができる。To reduce R, Au, Ag, Cu,
This can be solved by using a metal having a low electric resistance such as Al for the wiring metal layer and optimizing the wiring width 1 and the wiring thickness. On the other hand, C 1 is the line capacitance, which is the first in FIG.
2 is the sum of the capacitance at the intersection of the wiring metal layer 12 and the second wiring metal layer 13 and the line capacitance of the spiral portion itself formed by the second wiring metal layer 13. C 2 and C 3 are substrate capacitors formed by the back electrode 16 and the second wiring metal layer 13 with the semi-insulating semiconductor substrate 10 interposed therebetween. In order to clarify the problem of parasitic capacitance, this equivalent circuit is further shown in Fig. 3 (b).
The impedance Z of the inductor element can be expressed by the following equation (2).
【０００５】[0005]
【数２】 [Equation 2]
【０００６】ここで、等価インダクタンスＬ′と等価直
列抵抗Ｒ′は、いずれも周波数依存性を有する。また、
インダクタ素子の性能指数として、共振の尖鋭度Ｑ、お
よびＱ＝０となる共振周波数ｆｒは次の（数３）、（数
４）式で表わされる。Here, both the equivalent inductance L'and the equivalent series resistance R'have frequency dependence. Also,
As the figure of merit of the inductor element, the resonance sharpness Q and the resonance frequency fr at which Q = 0 are expressed by the following equations (3) and (4).
【０００７】[0007]
【数３】 (Equation 3)
【０００８】[0008]
【数４】 [Equation 4]
【０００９】（数３）、（数４）式で示した共振の尖鋭
度Ｑおよび共振周波数ｆｒが大きいほど良いインダクタ
素子といえる。It can be said that the larger the resonance sharpness Q and the resonance frequency fr shown in the equations (3) and (4), the better the inductor element.
【００１０】図４は、インダクタ素子における等価イン
ダクタンスＬ′、等価直列抵抗Ｒ′、共振の尖鋭度Ｑの
周波数依存性を示したものである。Ｌ′、Ｒ′は周波数
と共に増加する傾向を示すが、理想的なインダクタ素子
は、広い帯域にわたって等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有することが望ましい。な
お、等価直列抵抗Ｒ′の周波数特性は、寄生抵抗Ｒの周
波数特性より急峻であり、表皮効果の他に、寄生容量の
効果を含んでいることが分かる。すなわち、インダクタ
素子の高性能化には、寄生容量の低減が必須である。ま
た、性能指数である共振の尖鋭度Ｑにより、このＬ′、
Ｒ′の効果を代表できることが図４からも分かる。すな
わち、高い共振の尖鋭度Ｑ値を示すインダクタ素子は高
性能のモノリシックマイクロ波ＩＣを作製する上で必要
な条件となる。FIG. 4 shows the frequency dependence of the equivalent inductance L ', the equivalent series resistance R', and the resonance sharpness Q in the inductor element. Although L ′ and R ′ tend to increase with frequency, an ideal inductor element preferably has a constant equivalent inductance L ′ over a wide band and a low equivalent series resistance R ′. The frequency characteristic of the equivalent series resistance R ′ is steeper than the frequency characteristic of the parasitic resistance R, and it can be seen that the effect of the parasitic capacitance is included in addition to the skin effect. That is, in order to improve the performance of the inductor element, it is essential to reduce the parasitic capacitance. Further, by the sharpness Q of the resonance, which is a figure of merit, this L ',
It can be seen from FIG. 4 that the effect of R'can be represented. That is, an inductor element exhibiting a high resonance sharpness Q value is a necessary condition for producing a high-performance monolithic microwave IC.
【００１１】[0011]
【発明が解決しようとする課題】理想的なインダクタ素
子は、広い帯域に渡って等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有することである。さら
に、寄生容量のため等価直列抵抗Ｒ′は寄生抵抗Ｒより
もさらに増加傾向が激しい。寄生抵抗Ｒの低減のために
は、インダクタ素子の配線金属層の直流抵抗を低減すれ
ば良く、電気伝導度の良い金属配線を用い、線幅ｌの拡
大、配線厚みの最適化により解決できる。一方、寄生容
量の低減には線間容量の低減が必要で、第２の配線金属
層１３（図２）の線間距離ｓを広げることにより達成で
きるが、この解決法はインダクタ素子が大型化するので
好ましくない。An ideal inductor element is that the equivalent inductance L'is constant over a wide band and has a low equivalent series resistance R '. Furthermore, the equivalent series resistance R ′ tends to increase more strongly than the parasitic resistance R due to the parasitic capacitance. In order to reduce the parasitic resistance R, it is sufficient to reduce the direct current resistance of the wiring metal layer of the inductor element, which can be solved by using a metal wiring having good electric conductivity, expanding the line width 1 and optimizing the wiring thickness. On the other hand, in order to reduce the parasitic capacitance, it is necessary to reduce the line capacitance, and this can be achieved by increasing the line distance s of the second wiring metal layer 13 (FIG. 2). Is not preferred.
【００１２】本発明の目的は、上記従来技術における問
題点を解消し、広い帯域にわたってインダクタンスが一
定で、低損失で高性能のインダクタ素子とその製造方
法、ならびにそれを用いて作製した高利得化、低消費電
力化、広域化が可能なモノリシックマイクロ波集積回路
素子を提供することにある。An object of the present invention is to solve the above-mentioned problems in the prior art, to provide a low-loss and high-performance inductor element having a constant inductance over a wide band, a method of manufacturing the same, and a high gain manufactured by using the same. Another object of the present invention is to provide a monolithic microwave integrated circuit device capable of low power consumption and wide area.
【００１３】[0013]
【課題を解決するための手段】上記本発明の目的を達成
するために、本発明のインダクタ素子およびその製造方
法ならびにそれを用いて作製したモノリシックマイクロ
波集積回路素子は、特許請求の範囲に記載のような構成
とするものである。すなわち、本発明のインダクタ素子
は、請求項１に記載のように、半絶縁性半導体基板上に
樹脂絶縁膜を形成し、該樹脂絶縁膜上にインダクタ素子
用配線金属層を配設した構成とするものである。また、
本発明は請求項２に記載のように、請求項１における樹
脂絶縁膜の比誘電率を１以上、４以下とするものであ
る。また、本発明は請求項３に記載のように、請求項１
における樹脂絶縁膜はポリイミド樹脂もしくはフッ素樹
脂を用いるものである。また、本発明は請求項４に記載
のように、請求項１ないし請求項３のいずれか１項にお
いて、半絶縁性半導体基板とインダクタ素子を隔てる樹
脂絶縁膜の膜厚を２μｍ以上とするものである。また、
本発明は請求項５に記載のように、半絶縁性半導体基板
上に、層間絶縁膜を介して第１の配線金属層を設け、該
第１の配線金属層上に、ポリイミド樹脂もしくはフッ素
樹脂からなる比誘電率が１以上、４以下で膜厚が２μｍ
以上の樹脂絶縁膜を設け、該樹脂絶縁膜上に、コンタク
ト孔を介して第１の配線金属層と電気的に接続される第
２の配線金属層を少なくとも配設したインダクタ素子と
するものである。また、本発明は請求項６に記載のよう
に、請求項５における第２の配線金属層の形状を、スパ
イラルパターン状、ミアンダパターン状もしくはＳ字パ
ターン状とするものである。さらに、本発明は請求項７
に記載のように、請求項１ないし請求項６のいずれか１
項に記載のインダクタ素子を製造する方法において、少
なくとも半絶縁性半導体基板上に樹脂絶縁膜を形成する
工程と、インダクタ素子用配線金属層を形成する工程を
含むインダクタ素子の製造方法とするものである。さら
に、本発明は請求項８に記載のように、請求項１ないし
請求項６のいずれか１項記載のインダクタ素子を用いモ
ノリシックマイクロ波集積回路素子を構成するものであ
る。また、本発明は請求項９に記載のように、能動素子
を有する半絶縁性半導体基板上に、少なくとも樹脂絶縁
膜を介してインダクタ素子用配線金属層を配設してモノ
リシックマイクロ波集積回路素子とするものである。ま
た、本発明は請求項１０に記載のように、半絶縁性Ｇａ
Ａｓ基板上に、絶縁膜を介して、少なくともＧａＡｓ電
界効果トランジスタ、ＭＩＭ容量、抵抗および第１の配
線金属層を設け、該第１の配線金属層上に、ポリイミド
樹脂もしくはフッ素樹脂からなる比誘電率が１以上、４
以下で膜厚が２μｍ以上の樹脂絶縁膜を設け、該樹脂絶
縁膜上に、コンタクト孔を介して第１の配線金属層と電
気的に接続される第２の配線金属層を少なくとも配設
し、モノリシックマイクロ波集積回路素子を構成するも
のである。In order to achieve the above-mentioned object of the present invention, an inductor element of the present invention, a method for manufacturing the inductor element, and a monolithic microwave integrated circuit element manufactured using the inductor element are described in the claims. The configuration is as follows. That is, the inductor element of the present invention has a structure in which a resin insulating film is formed on a semi-insulating semiconductor substrate and an inductor element wiring metal layer is disposed on the resin insulating film as described in claim 1. To do. Also,
According to a second aspect of the present invention, the relative dielectric constant of the resin insulating film according to the first aspect is 1 or more and 4 or less. In addition, the present invention, as described in claim 3,
The resin insulating film in is made of polyimide resin or fluororesin. Further, according to the present invention, as described in claim 4, in any one of claims 1 to 3, the resin insulating film separating the semi-insulating semiconductor substrate and the inductor element has a film thickness of 2 μm or more. Is. Also,
According to a fifth aspect of the present invention, a first wiring metal layer is provided on a semi-insulating semiconductor substrate via an interlayer insulating film, and a polyimide resin or a fluororesin is provided on the first wiring metal layer. With a relative dielectric constant of 1 to 4 and a film thickness of 2 μm
An inductor element in which the above resin insulating film is provided, and at least a second wiring metal layer electrically connected to the first wiring metal layer through a contact hole is provided on the resin insulating film. is there. Further, according to the present invention, as in claim 6, the shape of the second wiring metal layer in claim 5 is a spiral pattern shape, a meander pattern shape, or an S-shaped pattern shape. Further, the present invention provides claim 7.
As described in claim 1, any one of claims 1 to 6
In the method for producing an inductor element according to the item 1, there is provided a method for producing an inductor element including a step of forming a resin insulating film on at least a semi-insulating semiconductor substrate and a step of forming a wiring metal layer for an inductor element. is there. Further, as described in claim 8, the present invention constitutes a monolithic microwave integrated circuit element using the inductor element according to any one of claims 1 to 6. According to a ninth aspect of the present invention, a monolithic microwave integrated circuit element is provided in which a wiring metal layer for an inductor element is disposed on at least a resin insulating film on a semi-insulating semiconductor substrate having an active element. It is what Further, the present invention provides the semi-insulating Ga as described in claim 10.
At least a GaAs field effect transistor, an MIM capacitor, a resistor and a first wiring metal layer are provided on an As substrate via an insulating film, and a relative dielectric constant made of a polyimide resin or a fluorine resin is provided on the first wiring metal layer. Rate is 1 or more, 4
A resin insulating film having a film thickness of 2 μm or more is provided below, and at least a second wiring metal layer electrically connected to the first wiring metal layer through a contact hole is provided on the resin insulating film. , A monolithic microwave integrated circuit device.
【００１４】[0014]
【作用】従来のインダクタ素子は、図２に示すように、
第２の配線金属の線間に生じる電気力線は、比誘電率の
高い半絶縁性半導体基板１０に集中し、そのため寄生容
量を増加させている。 半絶縁性ＧａＡｓ基板では比誘
電率（εｒ）は、εｒ＝１２.５であり、半絶縁性Ｉｎ
Ｐ基板では、εｒ＝１２．６と高い。このため、線間容
量Ｃ1を低減するためには、半絶縁性半導体基板１０に
入り込む電気力線を低減することが必要である。そのた
めには、インダクタ素子を構成する配線金属層を半絶縁
性半導体基板１０からできるかぎり遠ざけることが必要
である。本発明のインダクタ素子は、図１に示すよう
に、半絶縁性半導体基板１０、層間絶縁膜１１、第１お
よび第２の配線金属層１２、１３が配置されており、第
２の配線金属層１３は厚い樹脂絶縁膜１７により、半絶
縁性半導体基板１０から離れてスパイラルインダクタが
形成されている。樹脂絶縁膜１７の代わりに、比誘電率
εｒ＝４のＳｉＯ2やＰＳＧ（phospho silicate glas
s）等のガラス絶縁膜を用いると、膜の内部応力や熱膨
張係数が半絶縁性半導体基板１０と異なるためクラック
や剥離が生じ易い。また、厚くしても、せいぜい１μｍ
〜２μｍ程度にしか被着できないので、線間容量Ｃ1を
低減するためには不十分であった。一方、樹脂絶縁膜１
７はクラックや剥離の問題はなく厚膜化が可能であり、
比誘電率εｒ≦４であれば、従来よりも高性能化がはか
られることが明らかとなった。上記の知見から本発明の
インダクタ素子は、請求項１に記載のように、比誘電率
の高い半絶縁性半導体基板１０に入り込む電気力線を低
減するために、比誘電率の低い樹脂絶縁膜を厚く被着
し、第２の配線金属層１３の線間容量を低減するもので
ある。また、請求項２に記載のように、特に、樹脂絶縁
膜の比誘電率を１以上、４以下として、第２の配線金属
層１３の寄生容量のいっそうの低減をはかるものであ
る。そして、樹脂絶縁膜としては、請求項３に記載のよ
うに、比誘電率の低いポリイミド樹脂もしくはフッ素樹
脂を用いて寄生容量を低減し高性能化をはかるものであ
る。また、樹脂絶縁膜の膜厚を、請求項４に記載のよう
に、図７に示すポリイミド樹脂絶縁膜の厚み（μｍ）と
共振の尖鋭度Ｑとの関係から２μｍ以上とするものであ
る。また、本発明のインダクタ素子は、請求項１、請求
項２または請求項６に記載のように、第１の配線金属層
と第２の配線金属層間の交差部は、従来のように比誘電
率εｒ＝１の空気により絶縁するエア・ブリッジ構造１
４としなくても十分に寄生容量を低減することができ
る。その結果、線間容量Ｃ1を大幅に低減することがで
き、広い帯域にわたって等価インダクタンスＬ′が一定
で、低い等価直列抵抗Ｒ′を有する小型のインダクタ素
子を作製することができる。また、共振の尖鋭度である
Ｑ値も、従来のインダクタ素子に比べて大幅に向上する
ことができる。本発明のインダクタ素子の製造方法は、
請求項７に記載のように、少なくとも半絶縁性半導体基
板上に樹脂絶縁膜を形成する工程と、インダクタ素子用
配線金属層を形成する工程を用いるだけでよく、広い帯
域にわたってインダクタンスが一定で、低損失で高性能
のインダクタ素子を極めて容易に作製することができ
る。さらに、本発明のモノリシックマイクロ波集積回路
素子は、請求項８、請求項９または請求項１０に記載の
ように、上記した請求項１ないし請求項５の高性能のイ
ンダクタ素子を用いるため、小型で、高利得化、低消費
電力化、広域化が可能なモノリシックマイクロ波集積回
路素子を得ることができる。In the conventional inductor element, as shown in FIG.
The lines of electric force generated between the lines of the second wiring metal are concentrated on the semi-insulating semiconductor substrate 10 having a high relative permittivity, which increases the parasitic capacitance. In the semi-insulating GaAs substrate, the relative dielectric constant (εr) is εr = 12.5, and the semi-insulating In
The P substrate has a high εr = 12.6. Therefore, in order to reduce the line capacitance C 1 , it is necessary to reduce the lines of electric force entering the semi-insulating semiconductor substrate 10. For that purpose, it is necessary to separate the wiring metal layer forming the inductor element from the semi-insulating semiconductor substrate 10 as much as possible. As shown in FIG. 1, the inductor element of the present invention includes a semi-insulating semiconductor substrate 10, an interlayer insulating film 11, first and second wiring metal layers 12 and 13, and a second wiring metal layer. A thick resin insulation film 17 forms a spiral inductor 13 away from the semi-insulating semiconductor substrate 10. Instead of the resin insulating film 17, SiO 2 or PSG (phospho silicate glass) having a relative dielectric constant εr = 4 is used.
When a glass insulating film such as s) is used, the internal stress and the thermal expansion coefficient of the film are different from those of the semi-insulating semiconductor substrate 10, so that cracks and peeling are likely to occur. Even if it is thick, it is at most 1 μm
Since it can be deposited only up to about 2 μm, it was insufficient to reduce the line capacitance C 1 . On the other hand, the resin insulation film 1
No. 7 has no problem of cracking or peeling and can be thickened,
It has been clarified that if the relative permittivity εr ≦ 4, higher performance can be achieved than before. From the above findings, the inductor element of the present invention has the resin insulating film having a low relative dielectric constant in order to reduce the lines of electric force entering the semi-insulating semiconductor substrate 10 having a high relative dielectric constant, as described in claim 1. Is thickly deposited to reduce the line capacitance of the second wiring metal layer 13. Further, as described in claim 2, in particular, the relative dielectric constant of the resin insulating film is set to 1 or more and 4 or less to further reduce the parasitic capacitance of the second wiring metal layer 13. As the resin insulating film, as described in claim 3, a polyimide resin or a fluororesin having a low relative dielectric constant is used to reduce the parasitic capacitance and improve the performance. Further, as described in claim 4, the film thickness of the resin insulating film is set to 2 μm or more from the relationship between the thickness (μm) of the polyimide resin insulating film shown in FIG. 7 and the sharpness Q of resonance. Further, in the inductor element of the present invention, as described in claim 1, claim 2 or claim 6, the crossing portion between the first wiring metal layer and the second wiring metal layer has a relative dielectric constant as in the prior art. Air bridge structure 1 insulated by air of rate εr = 1
Even if it is not 4, the parasitic capacitance can be sufficiently reduced. As a result, the line capacitance C 1 can be significantly reduced, and a small inductor element having a constant equivalent inductance L ′ and a low equivalent series resistance R ′ over a wide band can be manufactured. Further, the Q value, which is the sharpness of resonance, can be significantly improved as compared with the conventional inductor element. The manufacturing method of the inductor element of the present invention is
As described in claim 7, it suffices to use at least the step of forming the resin insulating film on the semi-insulating semiconductor substrate and the step of forming the inductor element wiring metal layer, and the inductance is constant over a wide band, A low-loss and high-performance inductor element can be manufactured extremely easily. Furthermore, since the monolithic microwave integrated circuit device of the present invention uses the high-performance inductor device of any one of claims 1 to 5 as described in claim 8, claim 9 or claim 10, it is small in size. Thus, it is possible to obtain a monolithic microwave integrated circuit device capable of high gain, low power consumption, and wide area.
【００１５】[0015]
【実施例】以下に本発明の実施例を挙げ、図面を用いて
さらに詳細に説明する。 〈実施例１〉図５は、本実施例で例示するインダクタ素
子の作製過程を示す工程図であり、図に基づいてインダ
クタ素子の製造方法を説明する。図５（ａ）に示すよう
に、ＧａＡｓ、ＩｎＰ等の半絶縁性半導体基板２０上
に、ＳｉＯ2、ＰＳＧ（phospho silicate glass）等の
絶縁膜２１を６００ｎｍの厚さに被着し、第１の配線金
属層２２を、例えば、下からＭｏ／Ａｕ／Ｍｏ（１５０
ｎｍ／１.０μｍ／５０ｎｍ）の３層構造を有する金属
膜で形成する。線幅ｌは、１０μｍ〜４０μｍとする。
次に、低誘電率を有する樹脂絶縁膜２３、例えば、ポリ
イミド樹脂(εｒ＝３.５)もしくはフッ素樹脂(εｒ＝
２.０)を塗布しベ−クする。塗布は、通常の半導体プロ
セスで用いられるスピンナコ−ト法を用い、厚さ６μｍ
〜２０μｍまでの膜厚に被着する。さらに、ホトレジス
ト２４を塗布し、通常のホトリソグラフィ−技術を用い
て、コンタクト孔２５を開口する。ポリイミド樹脂のエ
ッチングには、アルカリ現像液によるウエットエッチま
たは Ｏ2ガスを用いた平行平板のドライエッチング装
置によるドライエッチを適用する。フッ素樹は、アルゴ
ンイオンミリングによりエッチングする。図５（ｂ）に
示すように、電解めっき用の下地金属膜２６を、例え
ば、下からＴｉ（２０ｎｍ）／Ｎｉ（１５０ｎｍ）の２
層膜を積層する。２層膜の形成手段としては、蒸着法、
スパッタ法が用いられる。次に、第２の配線金属層２７
を選択電解めっき法により形成するため、マスク材とし
て、ホトレジスト２４′のパタ−ンを形成する。次に、
ホトレジスト２４′のパタ−ンをマスクとし、選択電解
めっき法により第２の配線金属層２７を形成する。めっ
きする金属は、高電気伝導度を有するＡｕ、Ａｇ、Ｃｕ
などが良い。 線幅ｌ、線間距離ｓは４〜１６μｍとす
る。図５（ｃ）に示すように、ホトレジスト２４′をレ
ジスト剥離剤で除去した後、第２の配線金属層２７をマ
スクとして、電解めっき用の下地金属膜２６をイオンミ
リングにより除去する。 最後に、半絶縁性半導体基板
２０を１００〜２００μｍの厚さにまで薄層化し、その
裏面に裏面電極２８を被着する。図６は、配線幅l＝１
８μｍ、配線間距離ｓ＝１４μｍ、巻数６タ−ンで、
Ｌ′＝１０ｎＨのスパイラルインダクタ素子について、
従来構造のインダクタ素子〔図６（ｂ）〕と、ポリイミ
ド樹脂膜の厚みを６μｍとした本発明のインダクタ素子
〔図６（ａ）〕とについて、その性能を比較したもので
ある。比較する特性は、等価インダクタンスＬ′、等価
直列抵抗Ｒ′、共振の尖鋭度Ｑである。本発明によるイ
ンダクタ素子は、Ｌ（インダクタンス）＝Ｌ′（等価イ
ンダクタンス）の範囲が広く、かつ等価直列抵抗Ｒ′も
比較的低く抑えられていることが分かる。移動通信で用
いられる周波数がｆ＝２ＧＨｚ付近におけるＱ値も１５
から１８に改善されている。また、線間容量Ｃ1は、従
来のインダクタ素子の０.１９ｐＦに対し、本発明のイ
ンダクタ素子は０.０５８ｐＦまで低減されている。そ
れに対応して共振周波数ｆｒも３.６５ＧＨｚから６.６
０ＧＨｚに改善されている。図７は、線幅１＝１８μ
ｍ、線間距離ｓ＝１４μｍで、６タ−ンのインダクタ素
子に関し、半絶縁性ＧａＡｓ基板のエッチング深さと、
共振の尖鋭度Ｑ値の関係を示している。Ｑ値は、ポリイ
ミド樹脂膜厚と共に比例して増大する。比較のために示
す、従来のインダクタ素子は〔ＰＩＱ（ポリイミド樹脂
膜）＝０μｍで、白丸印で示す〕、層間絶縁膜１.３μ
ｍのＰＳＧ／ＳｉＮの２層膜構造である。以上の結果か
ら、本発明によるインダクタ素子は、線間容量Ｃ1を低
減することができ、インダクタ素子の高性能化に効果が
あることが分かる。Embodiments of the present invention will be described below in more detail with reference to the drawings. <Embodiment 1> FIGS. 5A to 5C are process diagrams showing a process of manufacturing the inductor element illustrated in this embodiment, and a method of manufacturing the inductor element will be described with reference to the drawings. As shown in FIG. 5A, an insulating film 21 of SiO 2 , PSG (phospho silicate glass) or the like is deposited to a thickness of 600 nm on a semi-insulating semiconductor substrate 20 of GaAs, InP or the like. The wiring metal layer 22 of, for example, Mo / Au / Mo (150
(nm / 1.0 μm / 50 nm) having a three-layer structure. The line width 1 is 10 μm to 40 μm.
Next, a resin insulating film 23 having a low dielectric constant, for example, polyimide resin (εr = 3.5) or fluororesin (εr =)
Apply 2.0) and bake. The coating is carried out by the spin-naked method used in a usual semiconductor process, and the thickness is 6 μm.
Deposition to a film thickness of up to -20 μm. Further, a photoresist 24 is applied, and a contact hole 25 is opened by using an ordinary photolithography technique. For the etching of the polyimide resin, wet etching with an alkaline developer or dry etching with a parallel plate dry etching apparatus using O 2 gas is applied. The fluorine tree is etched by argon ion milling. As shown in FIG. 5B, the underlying metal film 26 for electrolytic plating is formed from, for example, Ti (20 nm) / Ni (150 nm) 2 from the bottom.
Layer films are laminated. As a method for forming the two-layer film, a vapor deposition method,
A sputtering method is used. Next, the second wiring metal layer 27
Is formed by selective electrolytic plating, a pattern of photoresist 24 'is formed as a mask material. next,
Using the pattern of the photoresist 24 'as a mask, the second wiring metal layer 27 is formed by the selective electrolytic plating method. The metal to be plated is Au, Ag, Cu having high electric conductivity.
And so on. The line width 1 and the line-to-line distance s are 4 to 16 μm. As shown in FIG. 5C, after removing the photoresist 24 'with a resist remover, the underlying metal film 26 for electrolytic plating is removed by ion milling using the second wiring metal layer 27 as a mask. Finally, the semi-insulating semiconductor substrate 20 is thinned to a thickness of 100 to 200 μm, and the back surface electrode 28 is attached to the back surface thereof. In FIG. 6, the wiring width l = 1
8 μm, distance between wires s = 14 μm, number of turns 6 turns,
Regarding the spiral inductor element of L '= 10 nH,
The performance is compared between an inductor element having a conventional structure [Fig. 6 (b)] and an inductor element of the present invention [Fig. 6 (a)] in which the thickness of the polyimide resin film is 6 µm. The characteristics to be compared are equivalent inductance L ', equivalent series resistance R', and resonance sharpness Q. It can be seen that the inductor element according to the present invention has a wide range of L (inductance) = L '(equivalent inductance) and the equivalent series resistance R'is also kept relatively low. The Q value when the frequency used in mobile communication is around f = 2 GHz is also 15
It has been improved from 18 to 18. Further, the line capacitance C 1 is reduced to 0.058 pF in the inductor element of the present invention, compared to 0.19 pF in the conventional inductor element. Correspondingly, the resonance frequency fr is also changed from 3.65 GHz to 6.6.
It has been improved to 0 GHz. FIG. 7 shows a line width of 1 = 18 μ
m, the distance between lines s = 14 μm, the etching depth of the semi-insulating GaAs substrate, and the 6-turn inductor element,
The relationship of the sharpness Q value of resonance is shown. The Q value increases in proportion to the film thickness of the polyimide resin. The conventional inductor element shown for comparison [PIQ (polyimide resin film) = 0 μm, indicated by a white circle], interlayer insulating film 1.3 μ
It is a two-layer film structure of PSG / SiN of m. From the above results, it can be seen that the inductor element according to the present invention can reduce the line capacitance C 1 and is effective in improving the performance of the inductor element.
【００１６】〈実施例２〉本実施例を、図８に示すモノ
リシックマイクロ波ＩＣの作製工程図を用いて説明す
る。図８（ａ）に示すように、半絶縁性ＧａＡｓ基板３
０の絶縁膜３５上に、ＧａＡｓＦＥＴ３１、ＭＩＭ（Me
tal-Insulator-Metal）容量３２、抵抗３３、および第
１の配線金属層３４が形成されたウエハを用意する。Ｇ
ａＡｓＦＥＴ３１は、イオン打ち込み法によりｎ+、ｎ
層を、ソ−ス電極３１０、ドレイン電極３１２を、Ａｕ
Ｇｅ／Ｗ／Ｎｉ／Ａｕで形成し、ゲ−ト電極３１１を、
Ａｌにより形成する。ＭＩＭ容量３２は、下層電極３２
０のＡｌ層と、第１の配線金属層３４のＭｏ／Ａｕ層に
よってプラズマＳｉＮ膜３２１を挟んだサンドイッチ構
造である。抵抗３５は、ｎ+層にオ−ミック電極３３１
をＡｕＧｅ／Ｗ／Ｎｉ／Ａｕにより形成する。第１の配
線金属層３４′はインダクタ素子の引出線である。図８
（ｂ）に示すように、ポリイミド膜３６を１２μｍ塗布
しベ−クした後、コンタクト孔３４０を開口し、選択電
解金めっきにより、インダクタ素子３８のコイル部分を
第２の配線金属層３７により形成する。なお、上記金め
っきの厚さは８μｍ、コイルの線幅／線間距離は６μｍ
／４μｍとした。図８（ｃ）に示すように、ポリイミド
樹脂絶縁膜３６′を２０μｍ塗布しベ−クする。これ
は、ＩＣチップをプラスチックパッケ−ジに組み立てた
とき、組立てによる線間容量の増大を軽減するためであ
る。すなわち、プラスチックパッケ−ジのレジン材料で
あるガラス繊維入りエポキシ樹脂（εｒ＝４.８〜５.
１）に対し、比誘電率εｒの低いポリイミド樹脂をあら
かじめ第２の配線金属層３７でできたコイル部分の線間
に注入しておくと、プラスチックパッケ−ジに組み立て
たとき、組立てによる線間容量の増大を７０％に低減で
きる。これは、モノリシックマイクロ波ＩＣの性能劣化
を抑制するうえで有効である。最後に、半絶縁性ＧａＡ
ｓ基板３０を１５０μｍまで薄層化し、裏面電極３９を
被着する。以上のプロセスを経て作製され、プラスチッ
クパッケ−ジに組み立てられた雑音増幅器の性能につい
て以下に述べる。モノリシックマイクロ波ＩＣに用いる
入出力インピ−ダンス整合回路には、容量とインダクタ
素子が用いられ、その低損失化は低雑音増幅器等の回路
にとって重要である。すなわち、整合回路に用いるイン
ダクタ素子の等価直列抵抗Ｒ′が大きいと回路の利得は
低下する。さらに利得が低下しただけ、雑音指数も増大
し、回路性能の劣化を生じる。このためインダクタ素子
による損失は、能動素子であるＧａＡｓＭＥＳＦＥＴ
(ＧａＡｓショットキー形電界効果トランジスタ)の雑音
指数に比べ、回路として提供できる雑音指数を劣化させ
るという問題がある。本発明によればインダクタ素子の
線間寄生容量を低減することができ、高性能の低雑音増
幅器を作製することができた。すなわち、従来は消費電
流２ｍＡで、１.９ＧＨｚにおいて動作する低雑音増幅
器の電力利得ＰＧ＝１３.５ｄＢ、雑音指数ＮＦ＝２.０
ｄＢであったが、本発明によるインダクタ素子を用いた
低雑音増幅器は、同一駆動電流で、ＰＧ＝１４.０ｄ
Ｂ、ＮＦ＝１.８ｄＢが得られた。また、消費電流を１.
８ｍＡ、すなわち２０％低減しても、ＰＧ＝１３.５ｄ
Ｂ、雑音指数ＮＦ＝２.０ｄＢの従来のインダクタ素子
を用いた場合の回路性能が得られた。本発明によるイン
ダクタ素子を用いることにより、回路の高利得化、低消
費電力化、低雑音化ができることが明らかである。さら
に、広い周波数範囲にわたって等価インダクタンスＬ′
が一定であるため、高帯域増幅器などのマイクロ波回路
を容易に作製することができる。<Embodiment 2> This embodiment will be described with reference to the manufacturing process diagram of the monolithic microwave IC shown in FIG. As shown in FIG. 8A, the semi-insulating GaAs substrate 3
0 on the insulating film 35, GaAsFET31, MIM (Me
A wafer on which a tal-insulator-metal) capacitor 32, a resistor 33, and a first wiring metal layer 34 are formed is prepared. G
The aAsFET 31 is n +, n by the ion implantation method.
The source electrode 310, the drain electrode 312, and the Au layer.
The gate electrode 311 is formed of Ge / W / Ni / Au,
It is made of Al. The MIM capacitor 32 is the lower electrode 32.
It has a sandwich structure in which the plasma SiN film 321 is sandwiched between the Al layer of 0 and the Mo / Au layer of the first wiring metal layer 34. The resistor 35 has an ohmic electrode 331 on the n + layer.
Of AuGe / W / Ni / Au. The first wiring metal layer 34 'is a leader line of the inductor element. FIG.
As shown in (b), after coating the polyimide film 36 by 12 μm and baking, the contact hole 340 is opened, and the coil portion of the inductor element 38 is formed by the second wiring metal layer 37 by selective electrolytic gold plating. To do. The thickness of the gold plating is 8 μm, and the coil wire width / inter-wire distance is 6 μm.
/ 4 μm. As shown in FIG. 8 (c), a polyimide resin insulating film 36 'is applied to 20 .mu.m and baked. This is to reduce an increase in line capacitance due to assembly when the IC chip is assembled in the plastic package. That is, an epoxy resin containing glass fibers (εr = 4.8 to 5.) which is a resin material of a plastic package.
In contrast to 1), if a polyimide resin having a low relative permittivity εr is injected in advance between the wires of the coil portion made of the second wiring metal layer 37, when the wires are assembled into a plastic package, the distance between the wires due to the assembly is increased. The increase in capacity can be reduced to 70%. This is effective in suppressing the performance deterioration of the monolithic microwave IC. Finally, semi-insulating GaA
The substrate 30 is thinned to 150 μm, and the back surface electrode 39 is attached. The performance of the noise amplifier manufactured through the above process and assembled in the plastic package will be described below. A capacitance and an inductor element are used in the input / output impedance matching circuit used in the monolithic microwave IC, and the reduction in loss thereof is important for circuits such as low noise amplifiers. That is, if the equivalent series resistance R'of the inductor element used in the matching circuit is large, the gain of the circuit is lowered. Further, as the gain is lowered, the noise figure is increased and the circuit performance is deteriorated. Therefore, the loss due to the inductor element is the GaAs MESFET that is the active element.
There is a problem that the noise figure that can be provided as a circuit is deteriorated as compared with the noise figure of (GaAs Schottky field effect transistor). According to the present invention, the line-to-line parasitic capacitance of the inductor element can be reduced, and a high-performance low noise amplifier can be manufactured. That is, conventionally, the power gain PG = 13.5 dB and the noise figure NF = 2.0 of the low noise amplifier operating at 1.9 GHz with the current consumption of 2 mA.
Although it was dB, the low noise amplifier using the inductor element according to the present invention has the same drive current and PG = 14.0d.
B, NF = 1.8 dB was obtained. Also, the current consumption is 1.
PG = 13.5d even if reduced by 8mA, or 20%
B, the circuit performance was obtained when the conventional inductor element having the noise figure NF = 2.0 dB was used. By using the inductor element according to the present invention, it is clear that the circuit can have high gain, low power consumption, and low noise. Furthermore, the equivalent inductance L ′ over a wide frequency range
Is constant, a microwave circuit such as a high-band amplifier can be easily manufactured.
【００１７】〈実施例３〉図９に示す本発明の他の構造
のインダクタ素子について説明する。図９（ａ）は、ミ
アンダパタ−ンによるインダクタ素子の平面図で、図９
（ｂ）は、図９（ａ）のＡ−Ａ′断面図を示す。配線４
３で形成されたパタ−ンは、比誘電率εｒ＝２のフッ素
樹脂絶縁膜４２上に配設されている。なお、４１は裏面
電極を示す。図９（ｃ）に、Ｓ字パタ−ンを有するイン
ダクタ素子の平面図を示す。配線４５により形成された
Ｓ字パタ−ンは、比誘電率εｒ＝３のポリイミド樹脂絶
縁膜４４上に配設されている。これらの本実施例のイン
ダクタ素子は、従来のインダクタ素子に比べ寄生容量を
低減することができ高性能化をはかることができた。<Embodiment 3> An inductor element having another structure of the present invention shown in FIG. 9 will be described. FIG. 9A is a plan view of an inductor element using a meander pattern.
FIG. 9B is a sectional view taken along the line AA ′ of FIG. Wiring 4
The pattern formed by No. 3 is arranged on the fluororesin insulating film 42 having a relative dielectric constant εr = 2. In addition, 41 shows a back surface electrode. FIG. 9C shows a plan view of an inductor element having an S-shaped pattern. The S-shaped pattern formed by the wiring 45 is arranged on the polyimide resin insulating film 44 having a relative dielectric constant εr = 3. These inductor elements of this embodiment can reduce the parasitic capacitance and achieve higher performance than the conventional inductor elements.
【００１８】[0018]
【発明の効果】以上詳細に発明したごとく、本発明のイ
ンダクタ素子は線間容量Ｃ1を大幅に低減でき、広い帯
域にわたって等価インダクタンスＬ′が一定で、低い等
価直列抵抗Ｒ′を有する小型で低損失のインダクタ素子
を作製することができる。また、共振の尖鋭度Ｑ、共振
周波数ｆｒも従来のインダクタ素子に比べて大幅に向上
できる。さらに、本発明のインダクタ素子を用いたモノ
リシックマイクロ波ＩＣは、高利得化、低消費電力化が
可能であると共に、回路の広帯域化設計が容易にでき
る。As described in detail above, the inductor element according to the present invention can greatly reduce the line capacitance C 1 , has a constant equivalent inductance L ′ over a wide band, and has a small equivalent series resistance R ′. A low-loss inductor element can be manufactured. Further, the sharpness Q of resonance and the resonance frequency fr can be greatly improved as compared with the conventional inductor element. Further, the monolithic microwave IC using the inductor element of the present invention can have high gain and low power consumption, and can easily design a wide band circuit.
【図１】本発明のインダクタ素子の構造の一例を示す斜
視図。FIG. 1 is a perspective view showing an example of a structure of an inductor element of the present invention.
【図２】従来のインダクタ素子の構造を示す斜視図。FIG. 2 is a perspective view showing the structure of a conventional inductor element.
【図３】従来のインダクタ素子の等価回路モデルを示す
図。FIG. 3 is a diagram showing an equivalent circuit model of a conventional inductor element.
【図４】従来のインダクタ素子の等価回路定数の周波数
依存性を示すグラフ。FIG. 4 is a graph showing frequency dependence of an equivalent circuit constant of a conventional inductor element.
【図５】本発明の実施例１で例示したインダクタ素子の
作製過程を示す工程図。FIG. 5 is a process drawing showing the process of manufacturing the inductor element illustrated in Example 1 of the present invention.
【図６】本発明の実施例１で例示したインダクタ素子の
性能特性と従来の素子の性能特性を比較して示すグラ
フ。FIG. 6 is a graph showing performance characteristics of the inductor element illustrated in Example 1 of the present invention and performance characteristics of a conventional element in comparison.
【図７】本発明の実施例１で例示したポリイミド樹脂絶
縁膜厚みとインダクタ素子のＱ値の関係を示すグラフ。FIG. 7 is a graph showing the relationship between the polyimide resin insulating film thickness and the Q value of the inductor element illustrated in Example 1 of the present invention.
【図８】本発明の実施例２で例示したモノリシックマイ
クロ波ＩＣの作製過程を示す工程図。FIG. 8 is a process drawing showing the process of manufacturing the monolithic microwave IC exemplified in the second embodiment of the present invention.
【図９】本発明にの実施例３で例示した他のインダクタ
素子の構造を示す模式図。FIG. 9 is a schematic diagram showing the structure of another inductor element exemplified in the third embodiment of the present invention.
１０…半絶縁性半導体基板 １１…層間絶縁膜 １２…第１の配線金属層 １３…第２の配線金属層 １４…エア・ブリッジ構造 １５…コンタクト孔 １６…裏面電極 １７…樹脂絶縁膜 ２０…半絶縁性半導体基板 ２１…絶縁膜 ２２…第１の配線金属層 ２３…樹脂絶縁膜 ２４…ホトレジスト ２４′…ホトレジスト ２５…コンタクト孔 ２６…電解めっき用の下地金属膜 ２７…第２の配線金属層 ２８…裏面電極 ３０…半絶縁性ＧａＡｓ基板 ３１…ＧａＡｓＦＥＴ ３２…ＭＩＭ容量 ３３…抵抗 ３４…第１の配線金属層 ３４′…第１の配線金属層 ３５…絶縁膜 ３６…ポリイミド樹脂絶縁膜 ３６′…ポリイミド樹脂絶縁膜 ３７…第２の配線金属層 ３８…インダクタ素子 ３９…裏面電極 ３１０…ソース電極 ３１１…ゲート電極 ３１２…ドレイン電極 ３２０…下層電極 ３２１…プラズマＳｉＮ膜 ３３１…オーミック電極 ３４０…コンタクト孔 ４０…半絶縁性半導体基板 ４１…裏面電極 ４２…フッ素樹脂絶縁膜 ４３…配線 ４４…ポリイミド膜 ４５…配線 ｌ…線幅 ｓ…線間距離 Ｒ…寄生抵抗 Ｒ′…等価直列抵抗 Ｌ…インダクタンス Ｌ′…等価インダクタンス Ｃ1…線間容量 Ｃ2…寄生容量 Ｃ3…寄生容量 Ｚ…インピーダンス Ｑ…共振の先鋭度 ｆｒ…共振周波数 ｆ…周波数DESCRIPTION OF SYMBOLS 10 ... Semi-insulating semiconductor substrate 11 ... Interlayer insulating film 12 ... 1st wiring metal layer 13 ... 2nd wiring metal layer 14 ... Air bridge structure 15 ... Contact hole 16 ... Back surface electrode 17 ... Resin insulating film 20 ... Half Insulating Semiconductor Substrate 21 ... Insulating Film 22 ... First Wiring Metal Layer 23 ... Resin Insulating Film 24 ... Photoresist 24 '... Photoresist 25 ... Contact Holes 26 ... Base Metal Film 27 for Electroplating 27 ... Second Wiring Metal Layer 28 Back electrode 30 ... Semi-insulating GaAs substrate 31 ... GaAsFET 32 ... MIM capacitance 33 ... Resistor 34 ... First wiring metal layer 34 '... First wiring metal layer 35 ... Insulating film 36 ... Polyimide resin insulating film 36' ... Polyimide resin insulating film 37 ... Second wiring metal layer 38 ... Inductor element 39 ... Back surface electrode 310 ... Source electrode 311 ... Gate electrode 312 ... Drain Electrode 320 ... Lower layer electrode 321 ... Plasma SiN film 331 ... Ohmic electrode 340 ... Contact hole 40 ... Semi-insulating semiconductor substrate 41 ... Backside electrode 42 ... Fluororesin insulating film 43 ... Wiring 44 ... Polyimide film 45 ... Wiring l ... Line width s ... distance between lines R ... parasitic resistance R '... equivalent series resistance L ... inductance L' ... equivalent inductance C 1 ... sharpness fr ... resonant line capacitance C 2 ... parasitic capacitance C 3 ... parasitic capacitance Z ... impedance Q ... resonance Frequency f ... Frequency
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮▲崎▼ 勝 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 谷本 琢磨 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 小田 浩人 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 立山 孝一 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Miya ▲ saki ▼ Katsu, Higashi Koikeku 1-280, Kokubunji, Tokyo (72) In the Central Research Laboratory, Hitachi, Ltd. (72) Takuma Tanimoto 1-280 Higashi Koikeku, Kokubunji, Tokyo Stocks Hitachi, Ltd., Central Research Laboratory (72) Inventor Hiroto Oda 5-20-1, Josuihonmachi, Kodaira-shi, Tokyo Inside Hitate Cho-LS Engineering Co., Ltd. (72) Inventor Koichi Tateyama Kodaira, Tokyo 5-20-1, Josuihonmachi, Ichi
Claims (10)
し、該樹脂絶縁膜上にインダクタ素子用配線金属層を配
置してなることを特徴とするインダクタ素子。1. An inductor element, comprising: a resin insulating film formed on a semi-insulating semiconductor substrate; and a wiring metal layer for an inductor element arranged on the resin insulating film.
を１以上、４以下としてなることを特徴とするインダク
タ素子。2. The inductor element according to claim 1, wherein the resin insulating film has a relative permittivity of 1 or more and 4 or less.
ド樹脂もしくはフッ素樹脂からなることを特徴とするイ
ンダクタ素子。3. The inductor element according to claim 1, wherein the resin insulating film is made of polyimide resin or fluororesin.
おいて、半絶縁性半導体基板とインダクタ素子を隔てる
樹脂絶縁膜の膜厚が２μｍ以上であることを特徴とする
インダクタ素子。4. The inductor element according to claim 1, wherein the resin insulating film separating the semi-insulating semiconductor substrate and the inductor element has a film thickness of 2 μm or more.
して第１の配線金属層を設け、該第１の配線金属層上
に、ポリイミド樹脂もしくはフッ素樹脂からなる比誘電
率が１以上、４以下で膜厚が２μｍ以上の樹脂絶縁膜を
設け、該樹脂絶縁膜上に、コンタクト孔を介して第１の
配線金属層と電気的に接続される第２の配線金属層を少
なくとも配設してなることを特徴とするインダクタ素
子。5. A first wiring metal layer is provided on a semi-insulating semiconductor substrate via an interlayer insulating film, and a relative permittivity of polyimide resin or fluorine resin is 1 on the first wiring metal layer. A resin insulating film having a thickness of 4 μm or less and a film thickness of 2 μm or more is provided, and at least a second wiring metal layer electrically connected to the first wiring metal layer through a contact hole is provided on the resin insulating film. An inductor element characterized by being arranged.
状が、スパイラルパターン状、ミアンダパターン状もし
くはＳ字パターン状であることを特徴とするインダクタ
素子。6. The inductor element according to claim 5, wherein the shape of the second wiring metal layer is a spiral pattern shape, a meander pattern shape, or an S-shaped pattern shape.
記載のインダクタ素子を製造する方法において、少なく
とも半絶縁性半導体基板上に樹脂絶縁膜を形成する工程
と、インダクタ素子用配線金属層を形成する工程を含む
ことを特徴とするインダクタ素子の製造方法。7. A method for manufacturing an inductor element according to claim 1, wherein a step of forming a resin insulating film on at least a semi-insulating semiconductor substrate, and a wiring metal for an inductor element. A method of manufacturing an inductor element, comprising the step of forming a layer.
載のインダクタ素子を用い、モノリシックマイクロ波集
積回路を構成してなることを特徴とするモノリシックマ
イクロ波集積回路素子。8. A monolithic microwave integrated circuit device comprising a monolithic microwave integrated circuit using the inductor device according to any one of claims 1 to 6.
に、少なくとも樹脂絶縁膜を介してインダクタ素子用配
線金属層を配設してなることを特徴とするモノリシック
マイクロ波集積回路素子。9. A monolithic microwave integrated circuit element comprising a semi-insulating semiconductor substrate having an active element, and a wiring metal layer for an inductor element disposed on at least a resin insulating film.
して、少なくともＧａＡｓ電界効果トランジスタ、ＭＩ
Ｍ容量、抵抗および第１の配線金属層を設け、該第１の
配線金属層上に、ポリイミド樹脂もしくはフッ素樹脂か
らなる比誘電率が１以上、４以下で膜厚が２μｍ以上の
樹脂絶縁膜を設け、該樹脂絶縁膜上に、コンタクト孔を
介して第１の配線金属層と電気的に接続される第２の配
線金属層を少なくとも配設し、モノリシックマイクロ波
集積回路を構成してなることを特徴とするモノリシック
マイクロ波集積回路素子。10. A semi-insulating GaAs substrate, at least a GaAs field effect transistor, and an MI via an insulating film.
An M capacitor, a resistor, and a first wiring metal layer are provided, and a resin insulating film made of a polyimide resin or a fluororesin having a relative dielectric constant of 1 or more and 4 or less and a film thickness of 2 μm or more is provided on the first wiring metal layer And at least a second wiring metal layer electrically connected to the first wiring metal layer through a contact hole is provided on the resin insulating film to form a monolithic microwave integrated circuit. A monolithic microwave integrated circuit device characterized by the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31363594A JPH08172161A (en) | 1994-12-16 | 1994-12-16 | Inductor element and its manufacture and monolithic microwave integrated circuit using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31363594A JPH08172161A (en) | 1994-12-16 | 1994-12-16 | Inductor element and its manufacture and monolithic microwave integrated circuit using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08172161A true JPH08172161A (en) | 1996-07-02 |
Family
ID=18043697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31363594A Pending JPH08172161A (en) | 1994-12-16 | 1994-12-16 | Inductor element and its manufacture and monolithic microwave integrated circuit using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08172161A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039544A1 (en) * | 1999-03-23 | 2000-09-27 | Memscap | Monolithic integrated circuit comprising an inductor and a method of fabricating the same |
| KR20010066142A (en) * | 1999-12-31 | 2001-07-11 | 황인길 | a inductor of integrated circuit |
| EP1585174A1 (en) * | 2004-03-25 | 2005-10-12 | TDK Corporation | Circuit device and manufacturing method of the same |
| JP2006059959A (en) * | 2004-08-19 | 2006-03-02 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| US7176756B2 (en) | 2003-12-26 | 2007-02-13 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| US7279357B2 (en) | 2002-05-27 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a chip-scale-packaging (CSP) having an inductor |
| JP2009081463A (en) * | 2005-07-27 | 2009-04-16 | Seiko Epson Corp | Semiconductor device, and oscillator |
| JP2009218469A (en) * | 2008-03-12 | 2009-09-24 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
| US7875911B2 (en) | 2005-07-27 | 2011-01-25 | Seiko Epson Corporation | Semiconductor device and oscillator |
| JP2013120930A (en) * | 2011-12-06 | 2013-06-17 | Win Semiconductors Corp | Compound semiconductor integrated circuit having three-dimensional arrangement component |
| JP2013543661A (en) * | 2010-10-05 | 2013-12-05 | サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク（セ．エン．エル．エス．） | Circuit manufacturing method |
| CN110108382A (en) * | 2019-04-26 | 2019-08-09 | 南京邮电大学 | Double-layer inductor formula passive wireless temperature sensor |
-
1994
- 1994-12-16 JP JP31363594A patent/JPH08172161A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1039544A1 (en) * | 1999-03-23 | 2000-09-27 | Memscap | Monolithic integrated circuit comprising an inductor and a method of fabricating the same |
| FR2791470A1 (en) * | 1999-03-23 | 2000-09-29 | Memscap | MONOLITHIC INTEGRATED CIRCUIT INCORPORATING AN INDUCTIVE COMPONENT AND METHOD FOR MANUFACTURING SUCH AN INTEGRATED CIRCUIT |
| US6459135B1 (en) | 1999-03-23 | 2002-10-01 | Memscap S.A. | Monolithic integrated circuit incorporating an inductive component and process for fabricating such an integrated circuit |
| US6548365B2 (en) * | 1999-03-23 | 2003-04-15 | Memscap S.A. And Planhead-Silmag Phs, S.A. | Monolithic integrated circuit incorporating an inductive component and process for fabricating such an integrated circuit |
| KR20010066142A (en) * | 1999-12-31 | 2001-07-11 | 황인길 | a inductor of integrated circuit |
| US7279357B2 (en) | 2002-05-27 | 2007-10-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a chip-scale-packaging (CSP) having an inductor |
| US7176756B2 (en) | 2003-12-26 | 2007-02-13 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| US7368998B2 (en) | 2003-12-26 | 2008-05-06 | Tdk Corporation | Inductor element containing circuit board and power amplifier module |
| US7125788B2 (en) | 2004-03-25 | 2006-10-24 | Tdk Corporation | Circuit device and method of manufacturing the circuit device |
| EP1585174A1 (en) * | 2004-03-25 | 2005-10-12 | TDK Corporation | Circuit device and manufacturing method of the same |
| CN100379322C (en) * | 2004-03-25 | 2008-04-02 | Tdk株式会社 | Circuit assembly and method of manufacturing the circuit assembly |
| JP2006059959A (en) * | 2004-08-19 | 2006-03-02 | Oki Electric Ind Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2009081463A (en) * | 2005-07-27 | 2009-04-16 | Seiko Epson Corp | Semiconductor device, and oscillator |
| US7875911B2 (en) | 2005-07-27 | 2011-01-25 | Seiko Epson Corporation | Semiconductor device and oscillator |
| JP2009218469A (en) * | 2008-03-12 | 2009-09-24 | Casio Comput Co Ltd | Semiconductor device and its manufacturing method |
| JP2013543661A (en) * | 2010-10-05 | 2013-12-05 | サントル ナスィオナル ド ラ ルシェルシュ スィアンティフィク（セ．エン．エル．エス．） | Circuit manufacturing method |
| JP2013120930A (en) * | 2011-12-06 | 2013-06-17 | Win Semiconductors Corp | Compound semiconductor integrated circuit having three-dimensional arrangement component |
| CN110108382A (en) * | 2019-04-26 | 2019-08-09 | 南京邮电大学 | Double-layer inductor formula passive wireless temperature sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7078998B2 (en) | Via/line inductor on semiconductor material | |
| US5233310A (en) | Microwave integrated circuit | |
| JP2000277693A (en) | Integrated circuit with incorporated inductive element and manufacture of the same | |
| JPH0897375A (en) | Microwave integrated circuit device and manufacture thereof | |
| TWI517350B (en) | High power semiconductor device for wireless applications and method of forming a high power semiconductor device | |
| US4673958A (en) | Monolithic microwave diodes | |
| JPH08172161A (en) | Inductor element and its manufacture and monolithic microwave integrated circuit using the same | |
| US6661078B2 (en) | Inductance element and semiconductor device | |
| US4996582A (en) | Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| US6768400B2 (en) | Microstrip line having a linear conductor layer with wider and narrower portions | |
| JPH08222695A (en) | Inductor element and manufacture thereof | |
| KR100240647B1 (en) | Method of manufacturing a capacitor of semiconductor device | |
| JPH08288463A (en) | Stripline, inductor element, monolithic microwave integrated circuit and their manufacture | |
| JP3455413B2 (en) | Semiconductor device | |
| JP3290360B2 (en) | Microwave integrated circuit | |
| JPH05335487A (en) | Transmission circuit element | |
| US6800929B1 (en) | Semiconductor device | |
| JP3573935B2 (en) | Microwave circuit | |
| JPS62211962A (en) | Manufacture of high-frequency semiconductor device | |
| JP2000101067A (en) | Semiconductor device and integrated circuit device | |
| JP3493152B2 (en) | Semiconductor device | |
| JP2000306732A (en) | Inductor and manufacture thereof | |
| CN117832215A (en) | Semiconductor device and method of forming the same | |
| US6867474B2 (en) | Monolithic circuit inductance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031007 |