JPH08167650A - 絶縁膜構造およびその製造方法 - Google Patents
絶縁膜構造およびその製造方法Info
- Publication number
- JPH08167650A JPH08167650A JP31013694A JP31013694A JPH08167650A JP H08167650 A JPH08167650 A JP H08167650A JP 31013694 A JP31013694 A JP 31013694A JP 31013694 A JP31013694 A JP 31013694A JP H08167650 A JPH08167650 A JP H08167650A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film
- insulating film
- layer
- less
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
水性の向上を図るとともに、0.25μmプロセスへの
対応を可能にする。 【構成】 絶縁膜構造は、基板11上に設けた導電層1
2を被覆するもので20Z(zeta)atom/cm
3 以上100Zatom/cm3 以下の水素原子を含む
酸化シリコンからなる保護膜13と、導電層12による
段差12Aを埋め込みかつ保護膜13を被覆する低誘電
体層14とからなる。上記保護膜13は10nm以上1
00nm以下の膜厚に形成される。さらに保護膜13の
表層に1.0nm以上2.0nm以下の膜厚の窒化層
(図示省略)を形成してもよい。
Description
る絶縁膜構造およびその製造方法に関するもので、特に
は、0.25μm以下のデバイスプロセスに用いられる
絶縁膜構造およびその製造方法である。
線)間に低誘電体材料を埋め込んだ従来の絶縁膜構造で
は、導電層を被覆する状態に窒化シリコンからなる保護
膜が形成され、さらに導電層による段差を埋め込みかつ
保護膜を被覆する状態に低誘電体層が形成されている構
造であった。または、上記保護膜はCVD−SiO2 膜
で形成していた。
縁膜構造では保護膜に窒化シリコン膜を用いているた
め、絶縁膜の誘電率が高くなる。そのため、低誘電率
(誘電率の値が1.5〜2.5)程度を要求する絶縁膜
構造(例えば層間絶縁膜)には使えない。また保護膜を
CVD−SiO2 膜で形成する絶縁膜構造では、十分な
耐水性を維持するためにCVD−SiO2 膜を200n
m以上の膜厚に形成する必要がある。ところが0.35
μmルールのような微細な設計ルールでは、保護膜の膜
厚が200nmあると、保護膜だけで配線間の溝を埋め
てしまう。これでは、保護膜上に低誘電体層を形成して
も、保護膜の誘電率が高いため、配線間の容量が設計値
通りに低減することはできない。したがって、誘電率の
比較的高い保護膜はできる限り薄く形成する必要があ
る。
する絶縁膜構造およびその製造方法を提供することを目
的とする。
成するためになされた絶縁膜構造およびその製造方法で
ある。すなわち、絶縁膜構造は、基板上に設けた導電層
を被覆する保護膜と、導電層による段差を埋め込みかつ
保護膜を被覆する低誘電体層とからなり、上記保護膜が
20Z(zeta)atom/cm3 以上100Zat
om/cm3 以下の水素原子を含む酸化シリコンからな
るものである。この低誘電体層としては、例えば誘電率
が3.5以下の材料からなるものである。上記保護膜は
10nm以上100nm以下の膜厚に形成されたもので
ある。また保護膜の表層に1.0nm以上2.0nm以
下の膜厚の窒化層を形成したものである。
で、気相成長法によって、基板上に設けた導電層を被覆
する状態に20Zatom/cm3 以上100Zato
m/cm3 以下の水素原子を含む酸化シリコンからなる
保護膜を形成し、第2工程で、導電層による段差を埋め
込みかつ保護膜を被覆する状態に低誘電体層を形成す
る。または上記第1工程を行った後、窒素を含む雰囲気
中で保護膜の表層を窒化することによって窒化層を形成
する第2工程を行い、その後導電層による段差を埋め込
みかつ窒化層を被覆する状態に低誘電体層を形成する第
3工程を行う。上記保護膜は、水素を上記濃度に含む酸
化シリコンを10以上100nm以下の膜厚に堆積して
形成する。また上記窒化層は、保護膜の表層を1.0n
m以上2.0nm以下に窒化して形成する。
/cm3 以上100Zatom/cm3 以下の水素原子
を含む酸化シリコンからなることから、保護膜は耐水性
を得る。つまり、保護膜は(Si−H)+H2 O→(S
i−OH)+H2 のようにSi−Hボンドが反応するこ
とによって水を取り込み、外部から侵入してくる水がデ
バイスに影響を及ぼすのを排除する。そして、水素の含
有量が20Zatom/cm3 よりも少ないのものでは
十分な耐水性が得られない。一方100Zatom/c
m3 を超えると水素原子は飽和状態になるのでそれを超
えるような量は含有できない。よって水素原子の含有量
は上記範囲に設定される。なお、上記のように水素原子
を多く含む酸化シリコン膜は、電気的特性のうち特に耐
圧特性が低いので従来は膜質が悪い膜とされていた。し
かしながら、本発明の絶縁膜構造では、絶縁膜の極一部
分にしか用いていないため、絶縁膜の耐圧特性に影響を
及ぼすことはない。
の膜厚に形成したことから、0.35μmルールのよう
な微細な設計ルールであっても、配線間の溝を保護膜だ
けで埋め込むようなことがなくなる。そのため、保護膜
上に低誘電体層を形成した際に、配線間に低誘電体層が
埋め込まれる。
たことから、窒化層はSi−Nボンドを有する。このS
i−N結合の結合距離は水分子の大きさよりも短いた
め、窒化層は水分子をほとんど通さない。そのため、保
護膜に侵入しようとする水の量が制限される。これによ
り、保護膜はさらに薄膜化が可能になる。そして上記窒
化層は1.0nm以上2.0nm以下の膜厚に設定され
る。つまり、1.0nmよりも薄い厚さでは十分な耐水
性が得られない。また2.0nmを超えると、絶縁膜の
低誘電率化に影響がでてくる。よって、窒化層は上記範
囲の膜厚に形成されなければならない。なお、窒化シリ
コン膜の誘電率は高いが、保護膜の表層のみに窒化層が
形成されるので、誘電率の上昇は、低誘電率の絶縁膜構
造を形成する上でほとんど問題にはならない。
法によって、基板上に設けた導電層を被覆する状態に2
0Zatom/cm3 以上100Zatom/cm3 以
下の水素原子を含む酸化シリコンからなる保護膜を形成
することから、保護膜は耐水性に優れた膜になる。な
お、水素の含有量が20Zatom/cm3 より少ない
ものでは十分な耐水性が得られない。一方100Zat
om/cm3 を超えると飽和状態になる。このため、水
素原子の含有量は上記範囲に設定されなければならな
い。また保護膜は被覆性に優れた膜になる。これは、原
料原子の基板へ付着確率が水素原子を多くすることで小
さくなるために、被覆性がよくなることに起因する。例
えば、モノシラン(SiH4 )と酸素(O2 )とを原料
ガスに用いた気相成長法によってSiO2 膜を形成する
場合には、ストイキメトリックになる条件より酸素に比
較してモノシランを多くすることで、モノシラン分子が
基板に吸着する確率が低くなる。そのため、保護膜の被
覆性が向上する。
を窒化することによって1.0nm以上2.0nm以下
の窒化層を形成することから、シリコン(Si)−窒素
(N)結合によって水分子を一層通し難くなる。また誘
電率が高い窒化層を形成しても上記範囲の膜厚であれば
絶縁膜を低誘電率化するにはほとんど影響はない。な
お、1.0nmよりも薄い厚さでは十分な耐水性が得ら
れない。また2.0nmを超えると、絶縁膜の低誘電率
化に影響がでてくる。よって、窒化層は上記範囲の膜厚
に形成されなければならない。
要部断面図によって説明する。
いる。この導電層12は、例えばアルミニウム系配線か
らなる。そして上記導電層12には保護膜13が被覆さ
れている。この保護膜13は、20Zatom/cm3
以上100Zatom/cm 3 以下の水素原子を含み、
10nm以上100nm以下の膜厚に形成されている酸
化シリコン膜からなる。さらに上記導電層12によって
形成される段差12Aを埋め込みかつ上記保護膜13を
被覆する状態に低誘電体層14が形成されている。また
この低誘電体層14は、誘電率が1.0〜2.5程度の
ものである。そのような材料としては、フッ素を含む酸
化シリコン(SiOF)、有機SOG(Spin on glass
)、ポリイミド、ポリパラキシリレンがある。このよ
うに絶縁膜1は、保護膜13と低誘電体層14とで構成
される。
atom/cm3 以上100Zatom/cm3 以下の
水素原子を含む酸化シリコンからなることから、保護膜
13は耐水性を有する。つまり、保護膜13は(Si−
H)+H2 O→(Si−OH)+H2 のようにSi−H
ボンドが反応することによって水を取り込み、外部から
侵入してくる水がデバイスに影響を及ぼすのを排除す
る。なお、水素の含有量が20Zatom/cm3 より
も少ないのものでは十分な耐水性が得られない。一方1
00Zatom/cm3 を超えると水素原子は飽和状態
になるのでそれを超えるような量は含有できない。よっ
て水素原子の含有量は上記範囲に設定される。なお、上
記水素原子を多く含む酸化シリコン膜は、電気的特性の
うち特に耐圧特性が低いので、従来は膜質が悪い膜とさ
れている。しかしながら、本発明の絶縁膜構造では、絶
縁膜1の極一部分にしか用いていないため、絶縁膜1の
耐圧特性に影響を及ぼすことはない。
nm以下の膜厚に設定して形成したことから、0.35
μm〜0.25μmルールのような微細な設計ルールで
あっても、導電層12間の溝を保護膜13だけで埋め込
むようなことがなくなる。そのため、保護膜13上に低
誘電体層14を形成した際に、導電層12間に低誘電体
層14が形成されることになる。
って説明する。図に示すように、この絶縁膜構造では、
上記第1実施例で説明した保護膜13と低誘電体膜14
とからなる絶縁膜構造において、上記保護膜13の表層
には、その表層を窒化したもので膜厚が1.0nm以上
2.0nm以下の窒化層15が形成されている。すなわ
ち、窒化層15は、保護膜13と低誘電体膜14との間
に例えば3〜4原子層程度の膜厚に形成されていること
になる。
窒化した窒化層15を設けたことから、窒化層15はS
i−Nボンドを有する。このSi−N結合の結合距離は
水(H2 O)分子の大きさよりも短いため、窒化層15
は水分子をほとんど通さない。そのため、保護膜13に
侵入しようとする水の量が制限される。しかしながら、
窒化層15の膜厚は制限を受ける。つまり、上記窒化層
15の膜厚は1.0nmよりも薄い厚さでは十分な耐水
性が得られない。また2.0nmを超えると、絶縁膜1
の低誘電率化に影響がでてくる。よって、窒化層15は
上記1.0nm以上2.0nm以下の膜厚に形成されな
ければならない。なお、窒化シリコン膜の誘電率は高い
が、本実施例では保護膜13の表層のみに窒化層15を
形成しているので、誘電率の上昇は、低誘電率の絶縁膜
構造を形成する上でほとんど問題にはならない。
の製造方法を、図3の製造工程図によって説明する。図
では、上記図1で説明したのと同様に構成部品には同一
符号を付す。
は、アルミニウム系配線からなる導電層12が形成され
ている。
D装置(図示省略)を用い、原料ガスには、例えばシリ
コン原子を含むガスとして流量が50sccmのモノシ
ラン(SiH4 )、酸素を含むガスとして流量が30s
ccmの酸素(O2 )、希釈ガスとして流量が20sc
cmのヘリウム(He)を混合してものを用いる。また
成長条件としては、成膜雰囲気の圧力を100Pa、基
板温度を350℃、13.56MHzの高周波電力を
1.0W/cm2 に設定して、気相成長を行った。
11上に導電層12を覆う状態にして50nmの膜厚の
保護膜13を形成した。このような条件にて形成された
保護膜13には、水素原子が50Zatom/cm3 程
度含まれている。水素原子の濃度は、酸素(O2 )流量
とモノシラン(SiH4 )流量の非晶質によって決定す
る。おおむね、酸素(O2 ):モノシラン(SiH4 )
=1:1のときに水素原子濃度が10Zatom/cm
3 を超え、酸素(O2 )流量が減少するにつれて水素原
子濃度が上昇する。
12によって形成される段差12Aを埋め込みかつ上記
保護膜13を被覆する状態に低誘電体層14を形成す
る。この低誘電体層14は、誘電率が1.0〜2.5程
度のもので形成され、例えば、プラズマ重合法、回転塗
布法、蒸着法およびCVD法のいずれかの成膜技術によ
って成膜される。ここでは、ポリキシレン〔−(C2 H
5 −C6 H4 −C2H5 )−〕を用いたCVD法によっ
て形成した。ポリキシレンは比誘電率が2.5(60H
z)と低く、耐熱性が300℃程度ある。または、例え
ばフッ素を含む酸化シリコン(SiOF)ならば例えば
液相CVD法によって形成される。また有機SOG(Sp
in on glass )、ポリイミド、ポリパラキシリレン等で
形成される場合には、塗布法および熱処理(例えばベー
キングおよびアニーリング)によって形成される。この
ようにして保護膜13と低誘電体層14とで構成される
絶縁膜1が形成される。
上記低誘電体膜(14)上にSiO 2 膜を成膜する。こ
のSiO2 膜は、例えばスパッタリング,回転塗布法等
の他の成膜方法によっても形成することもできる。多層
配線を構成する場合には、このSiO2 膜上に上層配線
を形成する。
基板11上に形成した導電層12を被覆する状態に20
Zatom/cm3 以上100Zatom/cm3 以下
の水素原子を含む酸化シリコンからなる保護膜13を形
成することから、保護膜13は耐水性に優れた膜にな
る。なお、水素の含有量が20Zatom/cm3 未満
のものでは十分な耐水性が得られない。一方100Za
tom/cm3 を超える場合には、飽和状態になる。こ
のため、水素原子の含有量は上記範囲に設定した。また
水素原子を多くすることで原料原子が基板へ付着する確
率が小さくなる。そのため、保護膜13の被覆性がよく
なる。例えば、モノシラン(SiH4 )と酸素(O2 )
とを原料ガスに用いた気相成長法によってSiO2 膜を
形成する場合には、ストイキメトリックになる条件より
酸素に比較してモノシランを多くすることで、モノシラ
ン分子が基板11および導電層12に吸着する確率が低
くなる。
の製造方法を、図4の製造工程図によって説明する。図
では、上記図2,図3で説明したのと同様に構成部品に
は同一符号を付す。
は、アルミニウム系配線からなる導電層12が形成され
ている。そして上記図3の(2)で説明したのと同様に
して、水素原子を含む酸化シリコンからなる保護膜13
を例えば30nmの膜厚に形成する。
例えば、窒素を含むガスとして流量が100sccmの
アンモニア(NH3 )と、希釈ガスとして流量が50s
ccmのヘリウム(He)とを混合したものを上記保護
膜13を形成した装置に導入して、上記保護膜13の表
層を窒化する。このときの窒化条件としては、窒化雰囲
気の圧力を100Pa、基板温度を350℃、13.5
6MHzの高周波電力を1.0W/cm2 に設定した。
上記条件の基で窒化を行った結果、保護膜13の表層に
10nmの膜厚の窒化層15が形成された。
H3 )の流量にはほとんど依存せず、50sccm以上
では、一定であった。また上記保護膜13の表層の窒化
法は、上記方法に限定されない。例えばアンモニア(N
H3 ),ヒドラジン(N2 H4 ),アジ化水素(H
N3 )等のガスを用いた熱窒化法、窒素をプラズマ化し
てその窒素ラジカルを用いるプラズマ窒化法等で、上記
窒化を行うことも可能である。
同様にして、低誘電体膜14を形成する。その結果、図
4の(3)に示すように、導電層12を覆う保護膜13
とこの保護膜13の表層に形成した窒化層15と導電層
12の段差部12Aを埋め込む状態に形成した低誘電体
膜14とからなる絶縁膜1が形成される。
保護膜13の表層を窒化することによって1.0nm以
上2.0nm以下の窒化層15を形成することから、シ
リコン(Si)−窒素(N)結合によって水分子を一層
通し難くなる。また誘電率が高い窒化層15を形成して
も上記範囲の膜厚であれば絶縁膜1を低誘電率化するの
にはほとんど影響はない。なお、窒化層15は1.0n
mよりも薄い厚さでは十分な耐水性が得られない。また
2.0nmを超えると、絶縁膜1の低誘電率化に影響が
でてくる。よって、窒化層15は上記範囲の膜厚に形成
した。
よれば、20Zatom/cm3 以上100Zatom
/cm3 以下の水素原子を含む酸化シリコンからなる保
護膜を設けたので、従来の保護膜よりも薄膜で、同等以
上の耐水性が得られる。したがって、導電層(例えば配
線)が低誘電体膜の水分放出による影響を受けなくなる
ので、信頼性の向上、歩留りの向上が図れる。また保護
膜の膜厚を薄く形成できるので、導電層(例えば配線)
間に低誘電体膜を埋め込むことができる。したがって、
本発明の絶縁膜構造を用いたデバイスは、高速化、低消
費電力化が図れる。
た絶縁膜によれば、窒化層は水分子をほとんど通さない
ため、保護膜に侵入しようとする水を防ぐことができ
る。したがって、保護膜をさらに薄膜化することができ
るとともに、耐水性の一層の向上が図れる。
m/cm3 以上100Zatom/cm3 以下の水素原
子を含む酸化シリコンからなる保護膜を形成するので、
保護膜は耐水性に優れた膜になるとともに、水素原子を
導入することにより原料原子が基板へ付着する確率小さ
くなるために被覆性の向上が図れる。
窒素を含む雰囲気中で保護膜の表層を窒化するので、膜
厚が1.0nm以上2.0nm以下の窒化層を形成する
ことができる。そのため、絶縁膜の低誘電率化に対して
ほとんど影響を与えることなく、十分な耐水性を得るこ
とができる。
図である。
図である。
Claims (6)
- 【請求項1】 基板上に設けた導電層を被覆する状態に
形成した保護膜と、該導電層による段差を埋め込みかつ
該保護膜を被覆する状態に形成した低誘電体層とを備え
た絶縁膜構造において、 前記保護膜は20Zatom/cm3 以上100Zat
om/cm3 以下の水素原子を含む酸化シリコンからな
ることを特徴とする絶縁膜構造。 - 【請求項2】 請求項1記載の絶縁膜構造において、 前記保護膜は10nm以上100nm以下の膜厚に形成
されていることを特徴とする絶縁膜構造。 - 【請求項3】 請求項1または請求項2記載の絶縁膜構
造において、 前記保護膜の表層に1.0nm以上2.0nm以下の窒
化層を形成したことを特徴とする絶縁膜構造。 - 【請求項4】 請求項1または請求項2記載の絶縁膜構
造の製造方法であって、 気相成長法によって、基板上に設けた導電層を被覆する
状態に20Zatom/cm3 以上100Zatom/
cm3 以下の水素原子を含む酸化シリコンを堆積して保
護膜を形成する第1工程と、 前記導電層による段差を埋め込みかつ前記保護膜を被覆
する状態に低誘電体層を形成する第2工程とからなる絶
縁膜構造の製造方法。 - 【請求項5】 請求項3記載の絶縁膜構造の製造方法で
あって、 気相成長法によって、基板上に形成した導電層を被覆す
る状態に20Zatom/cm3 以上100Zatom
/cm3 以下の水素原子を含む酸化シリコンを堆積して
保護膜を形成する第1工程と、 窒素を含む雰囲気中における窒化処理によって前記保護
膜の表層に窒化層を形成する第2工程と、 前記導電層による段差を埋め込みかつ前記窒化層を被覆
する状態に低誘電体層を形成する第3工程とからなる絶
縁膜構造の製造方法。 - 【請求項6】 請求項4または請求項5記載の絶縁膜構
造の製造方法において、 前記保護膜を10nm以上100nm以下の膜厚に形成
することを特徴とする絶縁膜構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31013694A JP3789501B2 (ja) | 1994-12-14 | 1994-12-14 | 半導体装置に用いられる絶縁膜構造の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31013694A JP3789501B2 (ja) | 1994-12-14 | 1994-12-14 | 半導体装置に用いられる絶縁膜構造の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08167650A true JPH08167650A (ja) | 1996-06-25 |
JP3789501B2 JP3789501B2 (ja) | 2006-06-28 |
Family
ID=18001603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31013694A Expired - Fee Related JP3789501B2 (ja) | 1994-12-14 | 1994-12-14 | 半導体装置に用いられる絶縁膜構造の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3789501B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003017490A (ja) * | 2001-07-02 | 2003-01-17 | Semiconductor Leading Edge Technologies Inc | 絶縁膜の形成方法および半導体装置 |
US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
US8674046B2 (en) | 2001-10-09 | 2014-03-18 | Mitsubishi Denki Kabushiki Kaisha | Source material for preparing low dielectric constant material |
-
1994
- 1994-12-14 JP JP31013694A patent/JP3789501B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6633082B1 (en) | 1997-05-30 | 2003-10-14 | Nec Corporation | Semiconductor device and method for manufacturing the semiconductor device |
JP2003017490A (ja) * | 2001-07-02 | 2003-01-17 | Semiconductor Leading Edge Technologies Inc | 絶縁膜の形成方法および半導体装置 |
US8674046B2 (en) | 2001-10-09 | 2014-03-18 | Mitsubishi Denki Kabushiki Kaisha | Source material for preparing low dielectric constant material |
JP2008294123A (ja) * | 2007-05-23 | 2008-12-04 | Nec Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3789501B2 (ja) | 2006-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6570256B2 (en) | Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates | |
US6602802B2 (en) | Method of forming a porous film on a substrate | |
JP3739081B2 (ja) | 低誘電率の炭素含有酸化ケイ素の作製方法 | |
US5840631A (en) | Method of manufacturing semiconductor device | |
JPH04239750A (ja) | フッ素含有シリコン酸化膜の形成方法 | |
JP2000208513A (ja) | 銅部材を含む半導体装置およびその製造方法 | |
JP3463416B2 (ja) | 絶縁膜の製造方法および半導体装置 | |
EP1037276B1 (en) | Method for forming a porous silicon dioxide film | |
JPH06333919A (ja) | 半導体装置及びその製造方法 | |
JP3026154B2 (ja) | 半導体装置の層間絶縁膜形成方法 | |
JPH08167650A (ja) | 絶縁膜構造およびその製造方法 | |
US20040198068A1 (en) | Method for manufacturing semiconductor device | |
JPH0817174B2 (ja) | 絶縁膜の改質方法 | |
JP2001035843A (ja) | 層間絶縁膜の形成方法 | |
JPH07161705A (ja) | 半導体装置の多層配線層間絶縁膜の形成方法 | |
JPH11111712A (ja) | 低誘電率絶縁膜とその形成方法及びこの膜を用いた半導体装置 | |
JPH08335579A (ja) | フッ素を含むシリコン系酸化膜およびその製造方法 | |
JP2004111688A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH05291415A (ja) | 半導体装置の製造方法 | |
JPH05335299A (ja) | 半導体装置の製造方法 | |
JP2629587B2 (ja) | 半導体装置の製造方法 | |
JPH05206110A (ja) | 半導体装置およびその製造方法 | |
JPH07122552A (ja) | 半導体装置における絶縁膜形成方法 | |
JPH0950995A (ja) | シリコン系酸化物および半導体装置の層間絶縁膜 | |
JP3612859B2 (ja) | 絶縁膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Effective date: 20060228 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060329 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090407 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |