JPH0816405A - System initializing device - Google Patents
System initializing deviceInfo
- Publication number
- JPH0816405A JPH0816405A JP6144933A JP14493394A JPH0816405A JP H0816405 A JPH0816405 A JP H0816405A JP 6144933 A JP6144933 A JP 6144933A JP 14493394 A JP14493394 A JP 14493394A JP H0816405 A JPH0816405 A JP H0816405A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- initialization
- storage device
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、ワークステーション等
のシステム初期化装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a system initialization device such as a workstation.
【0002】[0002]
【従来の技術】図3は、従来の典型的なシステム初期化
装置の構成を示す図である。電源投入後、中央処理装置
11はシステムバス10上でアドレス0番地に割り当て
られた初期化ROM(読み出し専用メモリ)35から初
期化シーケンスプログラムのデータを読み出し、その内
容に従ってシステム全体の初期化シーケンスを実行す
る。2. Description of the Related Art FIG. 3 is a diagram showing the configuration of a typical conventional system initialization device. After the power is turned on, the central processing unit 11 reads the data of the initialization sequence program from the initialization ROM (read-only memory) 35 assigned to the address 0 on the system bus 10 and executes the initialization sequence of the entire system according to the contents. Run.
【0003】[0003]
【発明が解決しようとする課題】上記のように、従来の
システム初期化装置では、システムの初期化を実行する
ためにROMを必要とする。このROMは電源投入後の
システム立ち上げの際に1回アクセスされるだけであ
り、その後のシステム動作においては全く必要とされな
い。したがって、従来の装置構成ではアクセス使用頻度
の極めて低いデバイスがシステム構成要素として必要と
なるという問題点を有していた。As described above, the conventional system initialization device requires the ROM to execute the system initialization. This ROM is accessed only once when the system is started up after the power is turned on, and is not required at all in the subsequent system operation. Therefore, the conventional apparatus configuration has a problem that a device having a very low access frequency is required as a system component.
【0004】本発明は、上記に示した従来のシステム初
期化装置の課題を考慮し、アクセス頻度の低い初期化R
OMを必要としないシステム初期化装置を提供すること
を目的とする。In consideration of the problems of the conventional system initialization device described above, the present invention initializes R with low access frequency.
It is an object to provide a system initialization device that does not require an OM.
【0005】[0005]
【課題を解決するための手段】上記目的を達成するた
め、本発明は、リセット解除後、ある定められたアドレ
スへの読み出しアクセスを発行し、その内容に応じてシ
ステム全体の初期化シーケンスを実行する中央処理装置
と、前記中央処理装置がリセット解除後にアクセスする
アドレスを含む領域に割り当てられた主記憶装置と、シ
ステム全体の初期化シーケンスプログラムをあらかじめ
記憶している補助記憶装置と、前記中央処理装置と前記
主記憶装置と前記補助記憶装置とを接続するシステムバ
スと、前記システムバスのプロトコルを制御するバス制
御装置とを具備し、前記バス制御装置は、電源投入後、
前記中央処理装置へのリセット信号の発生を持続させた
状態で、前記補助記憶装置に記憶されている初期化シー
ケンスプログラムを前記システムバスを介して前記主記
憶装置に転送し、転送完了後、前記中央処理装置のリセ
ットを解除することを特徴とするシステム初期化装置で
ある。In order to achieve the above object, the present invention issues a read access to a predetermined address after reset release, and executes an initialization sequence of the entire system according to the content. Central processing unit, a main storage unit allocated to an area including an address accessed by the central processing unit after reset release, an auxiliary storage unit storing an initialization sequence program for the entire system in advance, and the central processing unit. A system bus that connects a device, the main storage device, and the auxiliary storage device, and a bus control device that controls a protocol of the system bus, the bus control device, after power-on,
The initialization sequence program stored in the auxiliary storage device is transferred to the main storage device via the system bus in a state where the generation of the reset signal to the central processing unit is continued, and after the transfer is completed, The system initialization device is characterized by releasing the reset of the central processing unit.
【0006】[0006]
【作用】本発明は上記の構成により、補助記憶装置内部
に記憶された初期化シーケンスプログラムがリセット解
除後中央処理装置がアクセスするアドレスに位置する主
記憶装置に転送されるため、システム構成要素として初
期化ROMを必要としないシステム初期化装置が実現さ
れる。According to the present invention, since the initialization sequence program stored in the auxiliary storage device is transferred to the main storage device located at the address accessed by the central processing unit after the reset is released, the present invention is configured as a system component. A system initialization device that does not require an initialization ROM is realized.
【0007】[0007]
【実施例】以下、本発明の実施例について図面を参照し
ながら説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0008】(実施例1)図1は、本発明の第1の実施
例であるシステム初期化装置の構成図である。同図のシ
ステム初期化装置では、中央処理装置11、主記憶装置
12、補助記憶装置14がそれぞれシステムバス10に
接続され、バス10上における各装置間のデータ転送プ
ロトコルをバス制御装置13が制御している。上記のよ
うに構成されたシステム初期化装置において、以下に、
システムが初期化される手順について説明する。(Embodiment 1) FIG. 1 is a block diagram of a system initialization device according to a first embodiment of the present invention. In the system initialization device shown in the figure, a central processing unit 11, a main storage device 12, and an auxiliary storage device 14 are respectively connected to a system bus 10, and a bus control device 13 controls a data transfer protocol between each device on the bus 10. are doing. In the system initialization device configured as described above,
A procedure for initializing the system will be described.
【0009】電源投入後、システム全体の動きを統括す
るのは中央処理装置11ではなく、バス制御装置13で
ある。したがって、バス制御装置13は中央処理装置1
1に対するリセット信号を発生させた状態のままで、初
期化手順の実行を始める。まず、システムバス10を介
して補助記憶装置14にあらかじめ記憶されている初期
化シーケンスプログラムを読み出す。初期化シーケンス
プログラムには、システムに接続された周辺機器装置の
初期設定方法、及び初期設定値、さらにはインタラプト
信号の処理方法などの中央処理装置11に対する情報が
含まれている。初期化シーケンスプログラムを読み出し
たバス制御装置13は、その内容を無条件に主記憶装置
12の0番地からのアドレス領域へ書き込む(この時、
バス制御装置13は、初期化シーケンスプログラムを補
助記憶装置14から主記憶装置12の0番地からのアド
レス領域へDMA(直接主記憶アクセス)転送すること
も可能である)。この書き込みが終了した後、バス制御
装置13は中央処理装置11のリセット状態を解除す
る。After the power is turned on, it is not the central processing unit 11 but the bus control unit 13 that controls the operation of the entire system. Therefore, the bus controller 13 is the central processing unit 1
With the reset signal for 1 being generated, the execution of the initialization procedure is started. First, the initialization sequence program stored in advance in the auxiliary storage device 14 is read out via the system bus 10. The initialization sequence program includes information for the central processing unit 11 such as the initial setting method and the initial setting value of the peripheral device connected to the system, and the interrupt signal processing method. The bus control device 13 that has read the initialization sequence program unconditionally writes the contents into the address area from the address 0 of the main storage device 12 (at this time,
The bus control device 13 can also perform the DMA (direct main memory access) transfer of the initialization sequence program from the auxiliary storage device 14 to the address area from the address 0 of the main storage device 12). After this writing is completed, the bus control unit 13 releases the reset state of the central processing unit 11.
【0010】リセット状態から解放された中央処理装置
11は、システムの初期化を実行するために、従来のシ
ステム構成では、初期化ROMが位置していたアドレス
への読み出しアクセスを発行するが、本実施例において
はそのアドレスには既に初期化シーケンスプログラムが
書き込まれた主記憶装置12が存在し、中央処理装置か
らの読み出しアクセスに対応する。The central processing unit 11 released from the reset state issues a read access to the address where the initialization ROM is located in the conventional system configuration in order to execute the system initialization. In the embodiment, the main storage device 12 in which the initialization sequence program is already written exists at that address, and corresponds to the read access from the central processing unit.
【0011】初期化シーケンスプログラムを読み出した
中央処理装置11は、従来のシステムと全く変わりな
く、読み出したプログラム内容に応じて動作することに
より、システムの初期化が終了する。The central processing unit 11 that has read out the initialization sequence program operates in accordance with the contents of the read program without any change from the conventional system, thereby completing the initialization of the system.
【0012】(実施例2)システムの一構成例として、
バス制御装置13は集積回路として実現することがで
き、その場合、周辺機器装置の制御回路をも同時に集積
化することはコンパクトなシステム構築を行なうための
常套手段である。上記の実施例1では、バス制御装置1
3が補助記憶装置14から読み出した初期化シーケンス
プログラムを無条件に主記憶装置12へ転送したが、バ
ス制御装置13が上記のように周辺機器装置の制御回路
を含んでいる場合には、初期化シーケンスプログラムに
含まれる周辺機器装置の初期設定は、主記憶装置12へ
転送せず、バス制御装置13で処理する方がシステムバ
ストラフィックを軽減させ、効率的な手法となる。(Embodiment 2) As one configuration example of the system,
The bus control device 13 can be realized as an integrated circuit. In this case, it is a common means to construct a compact system by simultaneously integrating the control circuits of the peripheral device devices. In the first embodiment described above, the bus control device 1
3 unconditionally transferred the initialization sequence program read from the auxiliary storage device 14 to the main storage device 12, but when the bus control device 13 includes the control circuit of the peripheral device as described above, The initial setting of the peripheral device included in the computerized sequence program is not transferred to the main storage device 12 but processed by the bus control device 13 to reduce system bus traffic, which is an efficient method.
【0013】この場合、バス制御装置13は補助記憶装
置14から読み出した初期化シーケンスプログラムを解
読し、周辺機器装置の初期設定は自らが処理を行ない、
その他の初期化プログラムを主記憶装置12へ書き込
む。後の手順は、上記実施例1と同様に中央処理装置1
1のリセットを解放することにより、残りの初期化シー
ケンスプログラムを中央処理装置11が実行し、システ
ムの初期化が行なわれる。 (実施例3)ネットワーク
で接続されたサーバ・クライアントシステムのクライア
ントマシンなどでは、補助記憶装置を有していない場合
も多い。図2は、そのような場合における本発明の一実
施例である。In this case, the bus control device 13 decodes the initialization sequence program read from the auxiliary storage device 14, and the initialization of the peripheral device is performed by itself.
Other initialization programs are written in the main storage device 12. The subsequent procedure is the same as that in the first embodiment, and the central processing unit 1
By releasing the reset of 1, the central processing unit 11 executes the rest of the initialization sequence program and the system is initialized. (Third Embodiment) A client machine of a server / client system connected via a network often does not have an auxiliary storage device. FIG. 2 shows an embodiment of the present invention in such a case.
【0014】同図のシステム初期化装置では、図1にお
ける補助記憶装置の代わりとして、サーバマシン25に
ネットワークで接続されたネットワーク制御装置24が
システムバス10に接続されている。上記のように構成
されたシステム初期化装置では、電源投入後、バス制御
装置13が、ネットワーク制御装置24に対してコマン
ドを発行し、ネットワークを通してサーバマシン25か
ら初期化シーケンスプログラムを読み込む。初期化シー
ケンスプログラムがバス制御装置13内部に読み込まれ
た後の動作は実施例1、及び2と同様に行われる。In the system initialization device shown in FIG. 1, a network control device 24 connected to the server machine 25 via a network is connected to the system bus 10 instead of the auxiliary storage device shown in FIG. In the system initialization device configured as described above, after the power is turned on, the bus control device 13 issues a command to the network control device 24 to read the initialization sequence program from the server machine 25 through the network. The operation after the initialization sequence program is read into the bus control device 13 is performed in the same manner as in the first and second embodiments.
【0015】[0015]
【発明の効果】以上述べたところから明らかなように、
本発明によれば、システムの初期化シーケンスプログラ
ムを補助記憶装置、またはネットワークで接続された他
システム上に置き、電源投入後、主記憶装置へ転送する
ことにより、従来のシステム構成の一要素であった初期
化ROMが不必要となり、部品点数を削減したシステム
構成の実現が可能になる。As is apparent from the above description,
According to the present invention, the initialization sequence program of the system is placed on the auxiliary storage device or another system connected by the network, and is transferred to the main storage device after the power is turned on. The existing initialization ROM becomes unnecessary, and it becomes possible to realize a system configuration with a reduced number of parts.
【0016】さらに、ネットワークから初期化シーケン
スプログラムを読み込む場合には、サーバマシンにおい
てシステムの初期化を一元的に管理することも可能であ
る。Further, when the initialization sequence program is read from the network, it is possible to centrally manage the system initialization in the server machine.
【図1】本発明の第1、第2の実施例の構成図FIG. 1 is a configuration diagram of first and second embodiments of the present invention.
【図2】本発明の第3の実施例の構成図FIG. 2 is a configuration diagram of a third embodiment of the present invention.
【図3】従来の画像表示制御装置の構成図FIG. 3 is a configuration diagram of a conventional image display control device.
10 システムバス 11 中央処理装置 12 主記憶装置 13 バス制御装置 14 補助記憶装置 24 ネットワーク制御装置 25 サーバ 10 system bus 11 central processing unit 12 main storage device 13 bus control device 14 auxiliary storage device 24 network control device 25 server
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 7230−5B G06F 9/06 420 J ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location 7230-5B G06F 9/06 420 J
Claims (4)
への読み出しアクセスを発行し、その内容に応じてシス
テム全体の初期化シーケンスを実行する中央処理装置
と、前記中央処理装置がリセット解除後にアクセスする
アドレスを含む領域に割り当てられた主記憶装置と、シ
ステム全体の初期化シーケンスプログラムをあらかじめ
記憶している補助記憶装置と、前記中央処理装置と前記
主記憶装置と前記補助記憶装置とを接続するシステムバ
スと、前記システムバスのプロトコルを制御するバス制
御装置とを具備し、前記バス制御装置は、電源投入後、
前記中央処理装置へのリセット信号の発生を持続させた
状態で、前記補助記憶装置に記憶されている初期化シー
ケンスプログラムを前記システムバスを介して前記主記
憶装置に転送し、転送完了後、前記中央処理装置のリセ
ットを解除することを特徴とするシステム初期化装置。1. A central processing unit which issues a read access to a predetermined address after reset release and executes an initialization sequence of the entire system according to the contents, and the central processing unit accesses after reset release. A main storage device allocated to an area including an address, an auxiliary storage device in which an initialization sequence program for the entire system is stored in advance, the central processing unit, the main storage device, and the auxiliary storage device are connected. A system bus, and a bus controller for controlling a protocol of the system bus, wherein the bus controller, after power-on,
The initialization sequence program stored in the auxiliary storage device is transferred to the main storage device via the system bus in a state where the generation of the reset signal to the central processing unit is continued, and after the transfer is completed, A system initialization device characterized by releasing reset of a central processing unit.
置をリセットした状態で、補助記憶装置の初期化シーケ
ンスプログラムを読み出し、前記初期化シーケンスプロ
グラムのうち周辺機器装置の初期設定を実行した後、前
記初期化シーケンスプログラムの他の部分を主記憶装置
へ転送し、転送完了後、前記中央処理装置のリセットを
解除することを特徴とする請求項1記載のシステム初期
化装置。2. The bus controller reads out the initialization sequence program of the auxiliary storage device and resets the peripheral equipment device among the initialization sequence programs in a state where the central processing unit is reset after the power is turned on. The system initialization device according to claim 1, wherein after that, the other part of the initialization sequence program is transferred to the main storage device, and after the transfer is completed, the reset of the central processing unit is released.
への読み出しアクセスを発行し、その内容に応じてシス
テム全体の初期化シーケンスを実行する中央処理装置
と、前記中央処理装置がリセット解除後にアクセスする
アドレスを含む領域に割り当てられた主記憶装置と、シ
ステム全体の初期化シーケンスプログラムを記憶してい
る他システムへ、ネットワークを通してアクセスする手
段を有するネットワーク制御装置と、前記中央処理装置
と前記主記憶装置と前記ネットワーク制御装置とを接続
するシステムバスと、前記システムバスのプロトコルを
制御するバス制御装置とを具備し、前記バス制御装置
は、電源投入後、前記中央処理装置へのリセット信号の
発生を持続させた状態で、前記ネットワーク制御装置に
他システムに記憶されている初期化シーケンスプログラ
ムを転送させ、そのデータを前記システムバスを介して
前記主記憶装置に転送し、転送完了後、前記中央処理装
置のリセットを解除することを特徴とするシステム初期
化装置。3. A central processing unit which issues a read access to a predetermined address after reset release and executes an initialization sequence of the entire system according to the contents, and the central processing unit accesses after reset release. A main controller assigned to an area including an address, a network controller having means for accessing another system storing an initialization sequence program of the entire system through a network, the central processing unit and the main memory A system bus connecting the device and the network control device, and a bus control device controlling the protocol of the system bus, the bus control device generating a reset signal to the central processing unit after power-on. Stored in another system in the network control device while To forward the initialization sequence program are, the data via the system bus is transferred to the main storage device, after completion of the transfer, system initialization device and cancels the reset of the central processing unit.
置をリセットした状態で、前記ネットワーク制御装置か
ら初期化シーケンスプログラムを読み出し、前記初期化
シーケンスプログラムのうち周辺機器装置の初期設定を
実行した後、前記初期化シーケンスプログラムの他の部
分を主記憶へ転送し、転送完了後、前記中央処理装置の
リセットを解除することを特徴とする請求項3記載のシ
ステム初期化装置。4. The bus control device reads out an initialization sequence program from the network control device in a state where the central processing unit is reset after the power is turned on, and executes the initialization of the peripheral equipment device in the initialization sequence program. 4. The system initialization device according to claim 3, wherein after the transfer, another part of the initialization sequence program is transferred to the main memory, and after the transfer is completed, the reset of the central processing unit is released.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6144933A JPH0816405A (en) | 1994-06-27 | 1994-06-27 | System initializing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6144933A JPH0816405A (en) | 1994-06-27 | 1994-06-27 | System initializing device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0816405A true JPH0816405A (en) | 1996-01-19 |
Family
ID=15373577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6144933A Pending JPH0816405A (en) | 1994-06-27 | 1994-06-27 | System initializing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0816405A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176340B2 (en) | 2007-02-06 | 2012-05-08 | Freescale Semiconductor, Inc. | Method and system for initializing an interface between two circuits of a communication device while a processor of the first circuit is inactive and waking up the processor thereafter |
-
1994
- 1994-06-27 JP JP6144933A patent/JPH0816405A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8176340B2 (en) | 2007-02-06 | 2012-05-08 | Freescale Semiconductor, Inc. | Method and system for initializing an interface between two circuits of a communication device while a processor of the first circuit is inactive and waking up the processor thereafter |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4729091A (en) | Directing storage requests prior to address comparator initialization with a reference address range | |
JPH04363746A (en) | Microcomputer system having dma function | |
JPH0212363A (en) | Initialization method and apparatus for computer system | |
US6065083A (en) | Increasing I/O performance through storage of packetized operational information in local memory | |
JP3126006B2 (en) | Programmable controller | |
JPH0816405A (en) | System initializing device | |
JPH10105409A (en) | Slave module managing system for device | |
JPH0554009A (en) | Program load system | |
JPS63184155A (en) | Down load system for multiprocessor system | |
JP3161319B2 (en) | Multiprocessor system | |
JPH0240760A (en) | Information processor | |
JPS6116104B2 (en) | ||
GB2304209A (en) | Starting up a processor system | |
JP3168845B2 (en) | Digital signal processor | |
JPH0934726A (en) | Interruption control method | |
JP2639927B2 (en) | Test method for control device in data processing system | |
JP3127737B2 (en) | Digital signal processor | |
JP4174272B2 (en) | Device controller | |
JPH064469A (en) | Input/output device control system | |
JPH10320366A (en) | Nonresident program loading system | |
JPH01292451A (en) | Information processor | |
JPH01233651A (en) | Communication control system | |
JPS5920030A (en) | Controlling system of input and output instruction | |
JPS6349818B2 (en) | ||
JPH10105413A (en) | Interruption processing system |