JPH08148368A - Capacitor mounting structure - Google Patents
Capacitor mounting structureInfo
- Publication number
- JPH08148368A JPH08148368A JP6283057A JP28305794A JPH08148368A JP H08148368 A JPH08148368 A JP H08148368A JP 6283057 A JP6283057 A JP 6283057A JP 28305794 A JP28305794 A JP 28305794A JP H08148368 A JPH08148368 A JP H08148368A
- Authority
- JP
- Japan
- Prior art keywords
- gnd
- plane
- power supply
- power
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、コンデンサ実装構造に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor mounting structure.
【０００２】[0002]
【従来の技術】従来、この種の装置には「ＩＣ化実装技
術（日本マイクロエレクトロニクス協会編）」に開示さ
れるものがあり、図３にその実装構造を示す。まず、多
層基板１０の表層部にコンデンサ搭載用パッド３を設
け、そのコンデンサ搭載用パッド３の片側を電源プレー
ン１１に、もう片方をＧＮＤプレーン１２に、それぞれ
電源用ビア（ＶＩＡ）１３及びＧＮＤ用ビア（ＶＩＡ）
１４により接続する。2. Description of the Related Art Conventionally, there is an apparatus of this type disclosed in "IC packaging technology (edited by the Japan Microelectronics Association)", and its packaging structure is shown in FIG. First, the capacitor mounting pad 3 is provided on the surface layer of the multilayer substrate 10, one side of the capacitor mounting pad 3 is the power plane 11, the other is the GND plane 12, and the power vias (VIA) 13 and GND are respectively used. Via (VIA)
Connect by 14.
【０００３】次に、コンデンサ１の電極２をコンデンサ
搭載用パッド３に搭載し、半田４によりコンデンサ搭載
用パッド３に接続する構造であった。Next, the electrode 2 of the capacitor 1 is mounted on the capacitor mounting pad 3 and is connected to the capacitor mounting pad 3 by the solder 4.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、従来の
コンデンサ実装構造では、多層基板１０の表層部にコン
デンサ搭載用パッド３を設け、その上にコンデンサ１を
実装するため、基板上にコンデンサ１の実装高さが生
じ、その分実装のためのスペースを要するといった問題
があった。However, in the conventional capacitor mounting structure, since the capacitor mounting pad 3 is provided on the surface layer of the multilayer substrate 10 and the capacitor 1 is mounted thereon, the capacitor 1 is mounted on the substrate. There is a problem that the height is generated and a space for mounting is required accordingly.
【０００５】また、基板表面にコンデンサ搭載パッド及
びコンデンサ電極を設けなければならず、その接続部の
信頼性及び高周波特性上の問題があった。本発明は、上
記問題点を除去し、基板上への実装スペースを低減し、
しかも、接続部の信頼性及び高周波特性の向上を図り得
る基板に内蔵されるコンデンサ実装構造を提供すること
を目的とする。Further, the capacitor mounting pad and the capacitor electrode must be provided on the surface of the substrate, and there is a problem in reliability and high frequency characteristics of the connecting portion. The present invention eliminates the above problems, reduces the mounting space on the substrate,
Moreover, it is an object of the present invention to provide a capacitor mounting structure built in a substrate, which can improve reliability and high-frequency characteristics of a connecting portion.
【０００６】[0006]
【課題を解決するための手段】本発明は、上記目的を達
成するために、（１）コンデンサ実装構造において、電
源プレーンとＧＮＤプレーンが形成される多層基板と、
この多層基板内に形成され、かつ前記電源プレーンに直
接接続される電源用ビアと、この電源用ビアの同心円上
に形成され、かつ前記ＧＮＤプレーンに直接接続される
ＧＮＤ用ビアとを設け、前記電源用ビアとＧＮＤ用ビア
との間に静電容量を持たせるようにしたものである。In order to achieve the above object, the present invention provides (1) a multilayer board in which a power supply plane and a GND plane are formed in a capacitor mounting structure,
A power supply via formed in the multilayer substrate and directly connected to the power supply plane, and a GND via formed on a concentric circle of the power supply via and directly connected to the GND plane are provided. A capacitance is provided between the power supply via and the GND via.
【０００７】（２）コンデンサ実装構造において、電源
プレーンとＧＮＤプレーンが形成される多層基板と、こ
の多層基板内に形成され、かつ前記電源プレーンに直接
接続される電源用ビアと、この電源用ビアの同心円上に
形成され、かつ前記ＧＮＤプレーンに直接接続されるＧ
ＮＤ用ビアと、前記電源用ビアとＧＮＤ用ビアとの間で
あって、前記電源用ビアの同心円上に形成される高誘電
率材料樹脂埋め込み用ビアとを設け、前記電源用ビアと
ＧＮＤ用ビアとの間に静電容量を持たせるようにしたも
のである。(2) In a capacitor mounting structure, a multilayer substrate on which a power plane and a GND plane are formed, a power supply via formed in the multilayer substrate and directly connected to the power plane, and a power via G formed on the concentric circles and directly connected to the GND plane
An ND via and a via for embedding a high dielectric constant material resin formed between the power via and the GND via on a concentric circle of the power via are provided, and the power via and the GND are provided. It has a capacitance between the via and the via.
【０００８】[0008]
【作用】上記（１）記載のコンデンサ実装構造によれ
ば、スルーホールビアを用い、基板内部にコンデンサを
形成するようにしたので、コンデンサ実装スペースの低
減を図ることができる。更に、ビア自体がコンデンサ電
極となり直接電源プレーン及びＧＮＤプレーンへ接続す
るようにしたので、従来のように、基板表面に形成され
るコンデンサ搭載パッド及びコンデンサ電極を設ける必
要がないので、高周波特性の向上を図ることができる。According to the capacitor mounting structure described in the above (1), since the capacitor is formed inside the substrate by using the through-hole via, the capacitor mounting space can be reduced. Further, since the via itself serves as a capacitor electrode and is directly connected to the power supply plane and the GND plane, it is not necessary to provide the capacitor mounting pad and the capacitor electrode formed on the surface of the substrate as in the conventional case, so that the high frequency characteristic is improved. Can be achieved.
【０００９】上記（２）記載のコンデンサ実装構造によ
れば、多層基板内に形成され、かつ前記電源プレーンに
直接接続される電源用ビアと、この電源用ビアの同心円
上に形成され、かつ前記ＧＮＤプレーンに直接接続され
るＧＮＤ用ビアと、前記電源用ビアとＧＮＤ用ビアとの
間であって、前記電源用ビアの同心円上に形成される高
誘電率材料樹脂埋め込み用ビアとを設けるようにしたの
で、上記（１）の効果に加えて、更に高い静電容量を確
保することができ、適用性の拡大を図ることができる。According to the capacitor mounting structure described in (2) above, the power supply via is formed in the multilayer substrate and is directly connected to the power supply plane, and is formed on the concentric circle of the power supply via. A GND via directly connected to the GND plane and a via for embedding a high-dielectric-constant material resin in a concentric circle between the power via and the GND via are provided between the power via and the GND via. Therefore, in addition to the effect of the above (1), it is possible to secure a higher electrostatic capacitance and expand the applicability.
【００１０】[0010]
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図１は本発明の第１実施例を示す多層基板内
蔵コンデンサの上面図、図２は図１のＡ−Ａ線断面図で
ある。これらの図に示すように、多層基板２０には電源
プレーン２１とＧＮＤプレーン２２が形成されており、
多層基板２０にビアパンチングにより、電源プレーン２
１と連通する電源用ビアホール３１を開ける。また、電
源用ビアホール３１の同心円上にＧＮＤプレーン２２と
連通するＧＮＤ用ビアホール３２をパンチングにて開け
る。つまり、電源用ビアホール３１とＧＮＤ用ビアホー
ル３２の深さが異なるようにパンチングする。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a top view of a multilayer substrate built-in capacitor showing a first embodiment of the present invention, and FIG. 2 is a sectional view taken along the line AA of FIG. As shown in these drawings, a power plane 21 and a GND plane 22 are formed on the multilayer substrate 20,
Via plane punching on the multi-layer substrate 20 allows power plane 2
1. A power supply via hole 31 communicating with 1 is opened. Further, the GND via hole 32 communicating with the GND plane 22 is punched on the concentric circle of the power supply via hole 31. That is, punching is performed so that the power supply via hole 31 and the GND via hole 32 have different depths.
【００１１】そこに、スクリーン印刷法により、図２に
示すように、電源用ビアホール３１に導体ペースト３３
ａを埋め込み、電源プレーン２１に接続される電源用ビ
ア３３を形成する。また、ＧＮＤ用ビアホール３２に導
体ペースト３４ａを埋め込み、ＧＮＤプレーン２２に接
続されるＧＮＤ用ビア３４を形成する。そこで、基板を
焼成することにより、多層基板内蔵コンデンサを得る。
つまり、電源用ビア３３とＧＮＤ用ビア３４の間に静電
容量３５を有する円柱上のコンデンサが完成する。Then, as shown in FIG. 2, a conductive paste 33 is formed in the power supply via hole 31 by the screen printing method.
A is embedded to form a power supply via 33 connected to the power supply plane 21. Further, the conductor paste 34 a is embedded in the GND via hole 32 to form the GND via 34 connected to the GND plane 22. Therefore, by firing the substrate, a capacitor with a built-in multilayer substrate is obtained.
That is, the cylindrical capacitor having the capacitance 35 between the power supply via 33 and the GND via 34 is completed.
【００１２】図４は本発明の第２実施例を示す多層基板
内蔵コンデンサの上面図、図５は図４のＢ−Ｂ線断面図
である。これらの図に示すように、第１の実施例と同様
に、多層基板４０には電源プレーン４１とＧＮＤプレー
ン４２が形成されており、その多層基板４０にビアパン
チングにより、電源プレーン４１に連通する電源用ビア
ホール５１を開ける。また、電源用ビアホール５１の同
心円上にＧＮＤプレーン４２に連通するＧＮＤ用ビアホ
ール５２をパンチングにて開ける。したがって、電源用
ビアホール５１とＧＮＤ用ビアホール５２の深さが異な
るようにパンチングする（図４参照）。FIG. 4 is a top view of a multilayer substrate built-in capacitor showing a second embodiment of the present invention, and FIG. 5 is a sectional view taken along line BB of FIG. As shown in these drawings, similarly to the first embodiment, the power supply plane 41 and the GND plane 42 are formed on the multilayer substrate 40, and the multilayer substrate 40 is connected to the power plane 41 by via punching. The power via hole 51 is opened. Further, a GND via hole 52 communicating with the GND plane 42 is punched on the concentric circle of the power supply via hole 51. Therefore, punching is performed so that the power supply via hole 51 and the GND via hole 52 have different depths (see FIG. 4).
【００１３】更に、電源用ビアホール５１とＧＮＤ用ビ
アホール５２の間であって電源用ビアホール５１と同心
円上であって、電源プレーン４１に達する高誘電率材料
埋め込み用ビアホール５３をパンチングにて開ける。そ
の後、スクリーン印刷法により、電源用ビアホール５１
に導体ペースト５４ａを埋め込み、電源用ビア５４を形
成する。また、ＧＮＤ用ビアホール５２に導体ペースト
５５ａを埋め込み、ＧＮＤ用ビア５５を形成する。Further, a via hole 53 for embedding a high dielectric constant material, which is between the power supply via hole 51 and the GND via hole 52 and is concentric with the power supply via hole 51 and reaches the power supply plane 41, is punched. After that, a power supply via hole 51 is formed by a screen printing method.
A conductor paste 54a is embedded in the above to form a power supply via 54. Further, a conductor paste 55a is embedded in the GND via hole 52 to form the GND via 55.
【００１４】更に、高誘電率材料埋め込み用ビアホール
５３に高誘電率材料５６ａを埋め込み、高誘電率材料埋
め込み用ビア５６を形成する。上記基板を焼成して、多
層基板内蔵コンデンサを得る。つまり、電源用ビア５４
とＧＮＤ用ビア５５の間に、上記第１実施例よりも更に
高い静電容量５７を有する円柱上のコンデンサが完成す
る。Further, a high dielectric constant material 56a is embedded in the via hole 53 for embedding the high dielectric constant material to form a via 56 for embedding the high dielectric constant material. The substrate is fired to obtain a multilayer substrate built-in capacitor. That is, the power via 54
And the GND via 55, a cylindrical capacitor having a higher capacitance 57 than the first embodiment is completed.
【００１５】上記実施例では、ＧＮＤ用ビアホールが電
源用ビアホールより長くなった例を示したが、ＧＮＤプ
レーンと電源プレーンの層を入れ替え、逆にＧＮＤ用ビ
アホールが電源用ビアホールより短くなっても構わな
い。また、本発明は混成集積回路（ＨＩＣ）及びＭＣＭ
実装におけるコンデンサの実装形態として利用すること
ができる。Although the GND via hole is longer than the power supply via hole in the above embodiment, the layers of the GND plane and the power supply plane may be exchanged, and the GND via hole may be shorter than the power supply via hole. Absent. The present invention also provides a hybrid integrated circuit (HIC) and MCM.
It can be used as a mounting form of a capacitor in mounting.
【００１６】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention, and these modifications are not excluded from the scope of the present invention.
【００１７】[0017]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載のコンデンサ実装構造によれば、ス
ルーホールビアを用い、基板内部にコンデンサを形成す
るようにしたので、コンデンサ実装スペースの低減を図
ることができる。As described in detail above, according to the present invention, the following effects can be achieved. (1) According to the capacitor mounting structure of the first aspect, since the capacitor is formed inside the substrate by using the through hole via, it is possible to reduce the capacitor mounting space.
【００１８】更に、ビア自体がコンデンサ電極となり直
接電源プレーン及びＧＮＤプレーンへ接続するようにし
たので、従来のように、基板表面に形成されるコンデン
サ搭載パッド及びコンデンサ電極を設ける必要がないの
で、高周波特性の向上を図ることができる。 （２）請求項２記載のコンデンサ実装構造によれば、多
層基板内に形成され、かつ前記電源プレーンに直接接続
される電源用ビアと、この電源用ビアの同心円上に形成
され、かつ前記ＧＮＤプレーンに直接接続されるＧＮＤ
用ビアと、前記電源用ビアとＧＮＤ用ビアとの間であっ
て、前記電源用ビアの同心円上に形成される高誘電率材
料樹脂埋め込み用ビアとを設けるようにしたので、上記
（１）の効果に加えて、さらに高い静電容量を確保する
ことができ、適用性の拡大を図ることができる。Further, since the via itself serves as a capacitor electrode and is directly connected to the power supply plane and the GND plane, it is not necessary to provide the capacitor mounting pad and the capacitor electrode formed on the substrate surface as in the conventional case. It is possible to improve the characteristics. (2) According to the capacitor mounting structure of claim 2, a power supply via formed in the multilayer substrate and directly connected to the power supply plane, and formed on the concentric circle of the power supply via, and the GND. GND directly connected to the plane
And the high-dielectric-constant-material-resin-embedded via formed between the power supply via and the GND via on the concentric circle of the power supply via. In addition to the above effect, a higher electrostatic capacity can be ensured, and the applicability can be expanded.
【図１】本発明の第１実施例を示す多層基板内蔵コンデ
ンサの上面図である。FIG. 1 is a top view of a multilayer substrate built-in capacitor according to a first embodiment of the present invention.
【図２】図１のＡ−Ａ線断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.
【図３】従来の多層基板上へのコンデンサの実装構造を
示す図である。FIG. 3 is a diagram showing a mounting structure of a capacitor on a conventional multilayer substrate.
【図４】本発明の第２実施例を示す多層基板内蔵コンデ
ンサの上面図である。FIG. 4 is a top view of a multilayer substrate built-in capacitor according to a second embodiment of the present invention.
【図５】図４のＢ−Ｂ線断面図である。5 is a sectional view taken along line BB of FIG.
２０，４０ 多層基板 ２１，４１ 電源プレーン ２２，４２ ＧＮＤプレーン ３１，５１ 電源用ビアホール ３２，５２ ＧＮＤ用ビアホール ３３ａ，３４ａ，５４ａ，５５ａ 導体ペースト ３３，５４ 電源用ビア ３４，５５ ＧＮＤ用ビア ３５，５７ 静電容量 ５３ 高誘電率材料埋め込み用ビアホール ５６ａ 高誘電率材料 ５６ 高誘電率材料埋め込み用ビア 20, 40 Multi-layer substrate 21, 41 Power plane 22, 42 GND plane 31, 51 Power via hole 32, 52 GND via hole 33a, 34a, 54a, 55a Conductor paste 33, 54 Power via 34, 55 GND via 35, 57 capacitance 53 via hole for embedding high dielectric constant material 56a high dielectric constant material 56 via for embedding high dielectric constant material
Claims (2)
成される多層基板と、（ｂ）該多層基板内に形成され、
かつ前記電源プレーンに直接接続される電源用ビアと、
（ｃ）該電源用ビアの同心円上に形成され、かつ前記Ｇ
ＮＤプレーンに直接接続されるＧＮＤ用ビアとを設け、
（ｄ）前記電源用ビアとＧＮＤ用ビアとの間に静電容量
を持たせることを特徴とするコンデンサ実装構造。1. A multi-layer substrate on which a power plane and a GND plane are formed, and (b) a multi-layer substrate formed in the multi-layer substrate,
And a power via directly connected to the power plane,
(C) is formed on the concentric circle of the power supply via and has the above-mentioned G
Provide a GND via directly connected to the ND plane,
(D) A capacitor mounting structure characterized in that an electrostatic capacitance is provided between the power supply via and the GND via.
成される多層基板と、（ｂ）該多層基板内に形成され、
かつ前記電源プレーンに直接接続される電源用ビアと、
（ｃ）該電源用ビアの同心円上に形成され、かつ前記Ｇ
ＮＤプレーンに直接接続されるＧＮＤ用ビアと、（ｄ）
前記電源用ビアとＧＮＤ用ビアとの間であって、前記電
源用ビアの同心円上に形成される高誘電率材料樹脂埋め
込み用ビアとを設け、（ｅ）前記電源用ビアとＧＮＤ用
ビアとの間に静電容量を持たせることを特徴とするコン
デンサ実装構造。2. A multi-layer substrate on which a power plane and a GND plane are formed, and (b) a multi-layer substrate formed in the multi-layer substrate,
And a power via directly connected to the power plane,
(C) is formed on the concentric circle of the power supply via and has the above-mentioned G
A via for GND directly connected to the ND plane, and (d)
A high dielectric constant resin embedding via formed on the concentric circle of the power supply via between the power supply via and the GND via, and (e) the power supply via and the GND via. Capacitor mounting structure characterized by having a capacitance between them.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6283057A JPH08148368A (en) | 1994-11-17 | 1994-11-17 | Capacitor mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6283057A JPH08148368A (en) | 1994-11-17 | 1994-11-17 | Capacitor mounting structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148368A true JPH08148368A (en) | 1996-06-07 |
Family
ID=17660650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6283057A Withdrawn JPH08148368A (en) | 1994-11-17 | 1994-11-17 | Capacitor mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148368A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051000A (en) * | 2003-07-28 | 2005-02-24 | Toppan Printing Co Ltd | Dielectric material sheet and method of manufacturing same, capacitor, and method of manufacturing interposer or printed circuit board comprising the capacitor |
| JP2015514315A (en) * | 2012-03-22 | 2015-05-18 | カリフォルニア インスティチュート オブ テクノロジー | Micro / nanoscale capacitors comprising an array of conductive elements having elongated bodies |
-
1994
- 1994-11-17 JP JP6283057A patent/JPH08148368A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005051000A (en) * | 2003-07-28 | 2005-02-24 | Toppan Printing Co Ltd | Dielectric material sheet and method of manufacturing same, capacitor, and method of manufacturing interposer or printed circuit board comprising the capacitor |
| JP2015514315A (en) * | 2012-03-22 | 2015-05-18 | カリフォルニア インスティチュート オブ テクノロジー | Micro / nanoscale capacitors comprising an array of conductive elements having elongated bodies |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7704548B2 (en) | Method for manufacturing wiring board | |
| JP2001320171A (en) | Multilayer wiring board and semiconductor device | |
| JP2001111232A (en) | Electronic component mounting multilayer board and manufacturing method thereof | |
| US6756628B2 (en) | Capacitor sheet with built in capacitors | |
| US6963493B2 (en) | Multilayer electronic devices with via components | |
| JP2004063664A (en) | Multilayer ceramic substrate with cavity | |
| JPH0579995U (en) | Multilayer wiring board with high-frequency shield structure | |
| JPH05343855A (en) | Multilayer printed wiring board and manufacture thereof | |
| US6683781B2 (en) | Packaging structure with low switching noises | |
| US7388158B2 (en) | Concentric spacer for reducing capacitive coupling in multilayer substrate assemblies | |
| JPH08148368A (en) | Capacitor mounting structure | |
| JPH0215699A (en) | Multilayer printed wiring board | |
| JP2001119148A (en) | Multilayer board incorporating ic chips and production method therefor | |
| JPH0888474A (en) | Lamination hybrid integrated circuit element | |
| JPH0231797Y2 (en) | ||
| JPH03209795A (en) | Multilayer printed board | |
| JPH0553269U (en) | Multilayer wiring board with high-frequency shield structure | |
| JPH01183196A (en) | Manufacture of multilayer printed wiring board device | |
| JP2003174258A (en) | Electronic component and mounting structure thereof | |
| JPH01183195A (en) | Manufacture of multilayer printed wiring board device | |
| JP2001110943A (en) | Ic package | |
| JPH06244056A (en) | Package for housing semiconductor element | |
| KR100653247B1 (en) | Printed circuit board having embedded electric components and fabricating method therefore | |
| JP2000077796A (en) | Flexible double-side printed circuit board, connection method thereof, forming method of capacitor, and flexible double-sided printed circuit board provided with capacitor | |
| JPS5810862B2 (en) | Thick film integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020205 |