Nothing Special   »   [go: up one dir, main page]

JPH08148339A - Electronic component and magnetic component - Google Patents

Electronic component and magnetic component

Info

Publication number
JPH08148339A
JPH08148339A JP22904095A JP22904095A JPH08148339A JP H08148339 A JPH08148339 A JP H08148339A JP 22904095 A JP22904095 A JP 22904095A JP 22904095 A JP22904095 A JP 22904095A JP H08148339 A JPH08148339 A JP H08148339A
Authority
JP
Japan
Prior art keywords
conductor
insulator
base
coated
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22904095A
Other languages
Japanese (ja)
Other versions
JP3544758B2 (en
Inventor
Toshiro Sato
敏郎 佐藤
Tetsuhiko Mizoguchi
徹彦 溝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP22904095A priority Critical patent/JP3544758B2/en
Publication of JPH08148339A publication Critical patent/JPH08148339A/en
Application granted granted Critical
Publication of JP3544758B2 publication Critical patent/JP3544758B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

PURPOSE: To enhance process control of multilayer conductor wiring employing Cu as main conductor while simplifying the process, and to put electronic and magnetic components thus obtained to practical use while reducing the cost. CONSTITUTION: An underlying conductor 2 is patterned specifically on the surface of an insulator 1 and a main conductor 3 of Cu is patterned specifically thereon. A first coating conductor 4 composed of at least one kind of Ti, Ta, Mo, Nb or Ni and a second coating conductor 5 composed of at least one kind of Au or At are laminated sequentially, as conductor wirings, on the surface of the main conductor facing the insulator thus producing an electronic device and a magnetic device having a planar coil made of the conductor wiring.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はCuを主導体とする
積層導体配線を有する電子部品、および積層導体配線を
用いて形成されたコイルを有する磁気部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic component having a laminated conductor wiring having Cu as a main conductor, and a magnetic component having a coil formed by using the laminated conductor wiring.

【0002】[0002]

【従来の技術】近年、各種電気機器の小型軽量化が急激
に進展しており、機器を構成する電子部品には小型、薄
型、軽量化が強く求められている。この要求に対応する
ため、表面実装デバイス(SMD)の採用が主流になっ
ている。さらに、SMDを高密度に集積するために、多
層配線基板に複数のベアチップを実装するマルチチップ
モジュール(MCM)が検討されている。
2. Description of the Related Art In recent years, miniaturization and weight reduction of various electric devices have been rapidly progressed, and electronic parts constituting the devices are strongly required to be small, thin and lightweight. In order to meet this demand, the adoption of surface mount devices (SMD) has become mainstream. Furthermore, a multi-chip module (MCM) in which a plurality of bare chips are mounted on a multilayer wiring board is under study in order to integrate SMDs with high density.

【0003】上述した多層配線基板では信号遅延を低減
するために配線抵抗と配線周囲の絶縁体の誘電率とが共
に小さいことが要求される。この観点から、配線導体材
料にはCu、周囲絶縁体材料にはSiO2 やポリイミド
などが用いられている。ここで、Cuと周囲絶縁体とを
直接接触させた構造にすると、CuはSiO2 中を拡散
したり、ポリイミドの前駆体であるポリアミック酸と反
応するため、周囲絶縁体の絶縁耐力を劣化させるだけで
なく、さらには配線抵抗の増大を生じさせる場合もあ
る。そこで、従来よりCuと絶縁体とを直接接触させな
いように多層配線を構成するのが一般的である。例え
ば、絶縁体としてSiO2 を用いる場合には、Cuの拡
散を抑制するためにTiやTiNなどでCuを被覆す
る。また、絶縁体としてポリイミドを用いる場合には、
その前駆体溶液とCuとの反応を抑制するためにNiや
TiなどでCuを被覆する。
In the above-mentioned multilayer wiring board, both the wiring resistance and the dielectric constant of the insulator around the wiring are required to be small in order to reduce the signal delay. From this viewpoint, Cu is used as the wiring conductor material, and SiO 2 or polyimide is used as the surrounding insulator material. Here, if the structure is such that Cu and the surrounding insulator are in direct contact with each other, Cu diffuses in SiO 2 or reacts with polyamic acid which is a precursor of polyimide, thereby deteriorating the dielectric strength of the surrounding insulator. Not only that, but it may also cause an increase in wiring resistance. Therefore, conventionally, it is general to form a multilayer wiring so as not to directly contact Cu with an insulator. For example, when SiO 2 is used as the insulator, Cu is coated with Ti, TiN or the like to suppress the diffusion of Cu. When polyimide is used as the insulator,
Cu is coated with Ni, Ti or the like in order to suppress the reaction between the precursor solution and Cu.

【0004】ここで、Cuを主導体とし、ポリイミドを
絶縁体として用いた従来の多層配線基板の製造方法の一
例を示す。(a)まず、アルミナなどの絶縁基板上に、
基板に対する密着性の良好な下地導体として0.1μm
程度のTiと、めっき電極用導体として用いられ主導体
の一部となる1μm程度のCuとを真空蒸着法などの方
法で順次成膜する。全面に厚膜レジストを塗布し、フォ
トリソグラフィーによりパターニングして配線を形成す
る部分に開口を形成する。(b)次に、レジストの開口
部分に電気めっきにより主導体となるCuを所定の厚さ
まで成長させた後、レジストを剥離する。Cuの露出面
を覆うように、ポリイミド前駆体との反応を抑制するた
めの被覆導体としてTiを真空蒸着などの方法で成膜す
る。(c)次いで、フォトリソグラフィーによりスペー
ス部の積層導体(Ti/Cu/Ti)を除去するための
レジストをパターニングした後、これをマスクとして酢
酸、硝酸、フッ酸を主体とするエッチャントによりTi
を、塩化第2鉄と水からなるエッチャントによりCuを
それぞれ交互にエッチングする。(d)次いで、全面に
絶縁体となるポリイミドを形成し、コンタクトホールの
穴開けを行う。(e)さらに、(a)〜(d)の工程を
繰り返して多層配線を形成する。最後に、パッド穴開け
を行った後、パッド導体となる1μm以上のNiおよび
1μm以上のAuを真空蒸着などの方法により順次成膜
し、フォトリソグラフィーにより図示しないレジストを
パターニングし、これをマスクとしてパッド部以外のA
uおよびNiを除去してパッド導体を形成する。
Here, an example of a conventional method for manufacturing a multilayer wiring board using Cu as a main conductor and polyimide as an insulator will be described. (A) First, on an insulating substrate such as alumina,
0.1 μm as a base conductor with good adhesion to the substrate
Ti of about 1 μm and Cu of about 1 μm, which is used as a conductor for a plating electrode and becomes a part of the main conductor, are sequentially formed by a method such as a vacuum deposition method. A thick film resist is applied on the entire surface and patterned by photolithography to form an opening in a portion where a wiring is formed. (B) Next, Cu serving as a main conductor is grown to a predetermined thickness by electroplating in the opening portion of the resist, and then the resist is peeled off. To cover the exposed surface of Cu, Ti is deposited by a method such as vacuum deposition as a coated conductor for suppressing the reaction with the polyimide precursor. (C) Next, after patterning a resist for removing the laminated conductor (Ti / Cu / Ti) in the space portion by photolithography, using this as a mask, an etchant mainly containing acetic acid, nitric acid, and hydrofluoric acid is used to form Ti.
Are alternately etched with Cu by an etchant composed of ferric chloride and water. (D) Next, a polyimide serving as an insulator is formed on the entire surface, and contact holes are formed. (E) Further, the steps (a) to (d) are repeated to form a multilayer wiring. Finally, after making a pad hole, Ni of 1 μm or more and Au of 1 μm or more to be a pad conductor are sequentially formed by a method such as vacuum deposition, and a resist (not shown) is patterned by photolithography, which is used as a mask. A other than the pad
u and Ni are removed to form a pad conductor.

【0005】しかし、上述した従来技術には以下のよう
な問題点がある。 (1)(c)工程におけるTi/Cu/Tiの交互エッ
チングを確実に管理することが困難であり、例えばCu
をエッチングする際にはTiがほとんどエッチングされ
ないためCuのサイドエッチングが避けられない。この
結果、図1に示すようなTiのオーバーハングが生じ
る。このように導体下部にオーバーハングが生じると、
後工程において絶縁体であるポリイミド前駆体を塗布し
た時に気泡を巻き込みやすい。こうして多層配線基板に
気泡が含まれていると、種々の問題が生じる。
However, the above-mentioned prior art has the following problems. (1) It is difficult to reliably control the Ti / Cu / Ti alternating etching in the step (c).
Since the Ti is hardly etched during the etching of Cu, side etching of Cu cannot be avoided. As a result, an overhang of Ti occurs as shown in FIG. If an overhang occurs at the bottom of the conductor,
When the polyimide precursor, which is an insulator, is applied in a later step, bubbles are likely to be involved. In this way, when the multi-layer wiring board contains bubbles, various problems occur.

【0006】(2)パッド部に別途、NiおよびAuな
どの金属を被着してパターニングする必要があるため、
工程が複雑になる。このうち(2)の問題は、例えば特
開昭60−128641号公報に記載されているよう
に、Cuからなる主導体をAlまたはAl合金で被覆す
ることにより解決できると考えられるかもしれない。し
かし、Cuを被覆するAlまたはAl合金はストレスマ
イグレーション、サーマルマイグレーションまたはエレ
クトロマイグレーションなどを誘発しヒロックを発生さ
せやすい。こうしたヒロック発生によってボイドが多発
し、露出した部位のCuが絶縁体と反応するおそれがあ
る。
(2) Since it is necessary to separately deposit a metal such as Ni and Au on the pad portion for patterning,
The process becomes complicated. It may be considered that the problem (2) can be solved by coating the main conductor made of Cu with Al or an Al alloy, as described in JP-A-60-128641. However, Al or an Al alloy that coats Cu easily induces stress migration, thermal migration, electromigration, or the like to cause hillocks. The generation of such hillocks often causes voids, and Cu in the exposed portion may react with the insulator.

【0007】また、平面型のインダクタやトランス、ま
たは薄膜磁気ヘッドには導体材料を加工したコイルが使
用されるが、この場合にもコイル抵抗の低減のために電
気伝導度の高いCuが用いられることが多い。従来、こ
れらの磁気部品では、コイルのライン間の空隙およびそ
の上部の絶縁体としてレジストを用いる場合が多い(ア
モルファス電子デバイス研究所、平成6年4月、研究報
告書)。これは、絶縁体としてレジストの代わりにポリ
イミドやSiO2 を用いようとすると、上述した多層配
線基板の場合と同様の問題点、すなわちプロセス管理の
困難や工程の複雑化などが生じるためである。例えば特
開平1−277311号公報には、CuをNiで被覆し
た導体を有する薄膜磁気ヘッドが記載されているが、上
記の問題を避けられない。しかし、絶縁体としてレジス
トを用いた場合、その耐熱性が劣るためプロセス温度を
下げざるをえない。特に、磁性体に磁気異方性を付与す
るためには磁場中アニールを行うが、その上限温度がレ
ジストの耐熱温度(約200℃程度)に制限される。こ
のため、磁気異方性分散を十分に低減することができな
くなり、周波数特性の悪化を招くという問題がある。
Further, a coil formed by processing a conductive material is used for a flat type inductor, a transformer, or a thin film magnetic head. In this case as well, Cu having a high electric conductivity is used for reducing the coil resistance. Often. Conventionally, in these magnetic components, a resist is often used as a gap between coil lines and as an insulator above it (amorphous electronic device research laboratory, April 1994, research report). This is because if polyimide or SiO 2 is used as an insulator instead of a resist, the same problems as in the case of the above-mentioned multilayer wiring board, that is, the difficulty of process control and the complication of steps occur. For example, Japanese Patent Laid-Open No. 1-277311 discloses a thin film magnetic head having a conductor in which Cu is coated with Ni, but the above problem cannot be avoided. However, when a resist is used as the insulator, its heat resistance is inferior and the process temperature must be lowered. Particularly, in order to impart magnetic anisotropy to the magnetic material, annealing is performed in a magnetic field, but the upper limit temperature is limited to the heat resistant temperature of the resist (about 200 ° C.). Therefore, the magnetic anisotropy dispersion cannot be sufficiently reduced, which causes a problem that the frequency characteristic is deteriorated.

【0008】[0008]

【発明が解決しようとする課題】以上のようにCuを主
導体とする積層導体配線を含む多層配線基板などの電子
部品や、このような積層導体配線を加工した平面型の空
心コイルを含むインダクタ、トランス、磁気ヘッドに代
表される磁気部品では、プロセス管理の困難、工程の複
雑化などの問題がある。さらに、これらの問題に伴って
プロセスコストが上昇するため、電子部品や磁気部品の
実用化が遅れ、未だ大規模な工業的需要を喚起するまで
にいたっていない。
As described above, an electronic component such as a multilayer wiring board including a laminated conductor wiring having Cu as a main conductor, and an inductor including a planar type air-core coil obtained by processing such a laminated conductor wiring. , Magnetic components typified by transformers and magnetic heads have problems such as difficulty in process management and complicated processes. Further, since the process cost rises due to these problems, the commercialization of electronic components and magnetic components has been delayed, and it has not yet been possible to stimulate large-scale industrial demand.

【0009】本発明の目的は、Cuを主導体とする積層
導体配線のプロセス管理の向上および工程の簡略化を図
り、これを用いる多層配線基板などの電子部品、および
インダクタ、トランス、磁気ヘッドに代表される磁気部
品の実用化およびコスト削減を達成することにある。
An object of the present invention is to improve the process control of a laminated conductor wiring having Cu as a main conductor and to simplify the process, and to use it in electronic parts such as a multilayer wiring board, an inductor, a transformer, and a magnetic head. It is to achieve the practical use and cost reduction of a typical magnetic component.

【0010】[0010]

【課題を解決するための手段】本発明の電子部品は、下
地絶縁体および周囲絶縁体に覆われた導体配線を有し、
前記導体配線が、下地絶縁体表面に所定のパターンに加
工されたTi,Ta,Mo,Cr,Nb,Wからなる群
より選択される少なくとも1種からなる下地導体と、前
記下地導体上に所定のパターンに加工されたCuからな
る主導体と、前記Cuからなる主導体の周囲絶縁体に面
する表面を被覆するように順次積層して形成されたT
i,Ta,Mo,Nb,Niからなる群より選択される
少なくとも1種からなる第1の被覆導体、およびAu,
Alからなる群より選択される少なくとも1種からなる
第2の被覆導体とを有するものである。本発明の磁気部
品は、上記の構成を有する積層導体配線を用いて形成さ
れたコイルを有するものである。
An electronic component according to the present invention has a conductor wiring covered with a base insulator and a surrounding insulator,
The conductor wiring is a base conductor made of at least one selected from the group consisting of Ti, Ta, Mo, Cr, Nb, and W processed in a predetermined pattern on the surface of the base insulator, and a predetermined conductor on the base conductor. The main conductor made of Cu processed into the pattern of T and the main conductor made of Cu, which is formed by sequentially stacking so as to cover the surface of the main conductor facing the peripheral insulator.
i, Ta, Mo, Nb, a first coated conductor made of at least one selected from the group consisting of Ni, and Au,
And a second coated conductor made of at least one selected from the group consisting of Al. The magnetic component of the present invention has a coil formed by using the laminated conductor wiring having the above configuration.

【0011】[0011]

【発明の実施の形態】図2に本発明に係る積層導体配線
を示す。この図に示されるように、下地絶縁体1上に所
定のパターンに加工された下地導体2およびCuからな
る主導体3が形成されている。このCuからなる主導体
3の周囲絶縁体に面する表面が、第1の被覆導体4およ
び第2の被覆導体5で被覆されている。このような構造
の積層導体配線の周囲にポリイミドやSiO2 からなる
周囲絶縁体6が設けられる。さらに、絶縁体6にコンタ
クトホールが設けられ、第2の被覆導体5にAuまたは
Alからなるボンディングワイヤ10が接続される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 shows a laminated conductor wiring according to the present invention. As shown in this figure, a base conductor 2 processed into a predetermined pattern and a main conductor 3 made of Cu are formed on a base insulator 1. The surface of the main conductor 3 made of Cu facing the surrounding insulator is covered with the first covered conductor 4 and the second covered conductor 5. A peripheral insulator 6 made of polyimide or SiO 2 is provided around the laminated conductor wiring having such a structure. Furthermore, a contact hole is provided in the insulator 6, and a bonding wire 10 made of Au or Al is connected to the second coated conductor 5.

【0012】上述したように、下地導体としてはTi,
Ta,Mo,Cr,Nb,Wからなる群より選択される
少なくとも1種の金属または合金、第1の被覆導体とし
てはTi,Ta,Mo,Nb,Niからなる群より選択
される少なくとも1種の金属または合金、第2の被覆導
体としてはAu,Alからなる群より選択される少なく
とも1種の金属または合金が用いられる。
As described above, as the base conductor, Ti,
At least one metal or alloy selected from the group consisting of Ta, Mo, Cr, Nb and W, and the first coated conductor is at least one selected from the group consisting of Ti, Ta, Mo, Nb and Ni. And the second coated conductor is at least one metal or alloy selected from the group consisting of Au and Al.

【0013】下地導体2の厚さは0.05μm以上、第
1および第2の被覆導体4、5の厚さは0.5μm以
上、さらには1μm以上とすることが望ましい。これは
下地導体2の厚さが薄すぎるとCuの拡散などに起因す
る密着不良が生じ、また第1および第2の被覆導体4、
5の厚さが薄すぎるとパッド部にボンディングワイヤを
接続した際に十分な機械的強度が得られなくなるおそれ
があるためである。下地導体2、第1および第2の被覆
導体4、5の膜厚の上限はCuからなる主導体3よりも
薄くなるように設定すればよく、用途に応じても異なる
が、一般的には10μm以下である。
The thickness of the base conductor 2 is preferably 0.05 μm or more, and the thickness of the first and second coated conductors 4, 5 is preferably 0.5 μm or more, more preferably 1 μm or more. This is because if the thickness of the base conductor 2 is too thin, adhesion failure due to diffusion of Cu or the like occurs, and the first and second coated conductors 4,
This is because if the thickness of 5 is too thin, sufficient mechanical strength may not be obtained when the bonding wire is connected to the pad portion. The upper limit of the film thickness of the base conductor 2, the first and second coated conductors 4 and 5 may be set so as to be thinner than the main conductor 3 made of Cu. It is 10 μm or less.

【0014】本発明に係る積層導体配線では、下地導体
2、第1の被覆導体4および第2の被覆導体5として上
述した金属群より適当な金属種を選択することにより、
図3(a)〜(c)に示すように製造方法によって導体
配線の形状は異なるものの、導体配線下部においてオー
バーハングが生じることはない。
In the laminated conductor wiring according to the present invention, by selecting an appropriate metal species from the above-mentioned metal group as the base conductor 2, the first coated conductor 4 and the second coated conductor 5,
As shown in FIGS. 3A to 3C, although the shape of the conductor wiring differs depending on the manufacturing method, overhang does not occur in the lower portion of the conductor wiring.

【0015】また、主導体であるCuは、第2および第
1の被覆導体によって、隣接する導体間の絶縁体または
多層化された導体間の層間絶縁体として用いられるSi
2またはポリイミドから保護されているため、SiO2
中への拡散やポリイミド前駆体との反応が抑制され
る。
Further, Cu, which is the main conductor, is used as an insulator between adjacent conductors or an interlayer insulator between multilayered conductors by the second and first coated conductors.
SiO 2 because it is protected from O 2 or polyimide
Diffusion into the interior and reaction with the polyimide precursor are suppressed.

【0016】また、Cuからなる主導体とAl、Auま
たはAl−Au合金からなる第2の被覆導体との間に挿
入されている第1の被覆導体は高融点金属であり、それ
自身マイグレーションを起こしにくい。このため、ヒロ
ックの発生さらにはボイドの発生により、Cuが露出す
ることはなく、Cuを主導体とする導体配線の信頼性の
向上が期待できる。
Further, the first coated conductor inserted between the main conductor made of Cu and the second coated conductor made of Al, Au or Al-Au alloy is a refractory metal, which itself migrates. Hard to wake up. Therefore, Cu is not exposed due to the generation of hillocks and the generation of voids, and the reliability of the conductor wiring having Cu as the main conductor can be expected to be improved.

【0017】さらに、第2の被覆導体(Alまたは/お
よびAu)の下部に配置されている第1の被覆導体は硬
質であるため、配線周囲の絶縁体6にコンタクトホール
を開孔して露出した第2の被覆導体をパッド部として用
い、直接AlまたはAuからなるボンディングワイヤを
ウェッジボンディングまたはボールボンディングして
も、十分な機械的強度を保持できる。このため、従来の
ようにパッド部に金属を被着してパターニングする工程
は不要となり、工程を短縮できる。
Further, since the first coated conductor disposed under the second coated conductor (Al and / or Au) is hard, a contact hole is exposed in the insulator 6 around the wiring. Even if the bonding wire made of Al or Au is directly wedge-bonded or ball-bonded by using the above-mentioned second coated conductor as a pad portion, sufficient mechanical strength can be maintained. For this reason, the step of depositing and patterning a metal on the pad portion as in the conventional case is unnecessary, and the step can be shortened.

【0018】本発明に係る積層導体配線を製造するに
は、主導体であるCu、下地導体(以下、金属Aとい
う)、第1の被覆導体(以下、金属Bという)および第
2の被覆導体(以下、金属Cという)を真空蒸着やスパ
ッタリングなどの方法により形成してもよいし、主導体
であるCuのみを予め形成されたCu膜を電極として電
気めっき法により厚膜形成してもよい。より具体的な製
造方法を図4(a)〜(e)、図5(a)〜(e)、図
6(a)〜(e)を参照して説明する。
In order to manufacture the laminated conductor wiring according to the present invention, the main conductor Cu, the base conductor (hereinafter referred to as metal A), the first coated conductor (hereinafter referred to as metal B) and the second coated conductor are used. (Hereinafter, referred to as metal C) may be formed by a method such as vacuum deposition or sputtering, or a thick film may be formed by an electroplating method using a Cu film, which is a main conductor only Cu previously formed, as an electrode. . A more specific manufacturing method will be described with reference to FIGS. 4A to 4E, 5A to 5E, and 6A to 6E.

【0019】図4(a)〜(e)は真空蒸着やスパッタ
リングなどの方法を用い、主導体であるCuの厚さを1
0μm未満の薄膜に形成する場合の製造工程の一例であ
る。まず、絶縁基板1上に真空蒸着やスパッタリングな
どの方法により、基板との密着性を強化する下地導体2
として金属Aおよび主導体3としてCuを形成し、その
上にフォトレジスト21を所定のパターンに形成する
(図4(a))。次に、フォトレジスト21をマスクと
してエッチャントによりCuおよび金属Aを一括エッチ
ングする(図4(b))。つづいて、全面に第1の被覆
導体4となる金属Bおよび第2の被覆導体5となる金属
Cを順次形成する(図4(c))。次いで、主導体ライ
ンを被覆するようにフォトリソグラフィによりフォトレ
ジスト22を所定のパターンに形成する(図4
(d))。さらに、フォトレジスト22をマスクとし
て、エッチャントにより主導体ライン以外の領域の金属
C、Bを一括エッチングする(図4(e))。
In FIGS. 4A to 4E, the thickness of Cu, which is the main conductor, is set to 1 by using a method such as vacuum deposition or sputtering.
It is an example of a manufacturing process for forming a thin film having a thickness of less than 0 μm. First, a base conductor 2 is formed on an insulating substrate 1 by a method such as vacuum deposition or sputtering to enhance adhesion with the substrate.
As the metal A and Cu as the main conductor 3, Cu is formed, and a photoresist 21 is formed in a predetermined pattern thereon (FIG. 4A). Next, Cu and metal A are collectively etched with an etchant using the photoresist 21 as a mask (FIG. 4B). Subsequently, a metal B to be the first coated conductor 4 and a metal C to be the second coated conductor 5 are sequentially formed on the entire surface (FIG. 4C). Next, a photoresist 22 is formed into a predetermined pattern by photolithography so as to cover the main conductor line (FIG. 4).
(D)). Further, using the photoresist 22 as a mask, the metals C and B in the regions other than the main conductor lines are collectively etched by an etchant (FIG. 4E).

【0020】この方法では、図4(b)の工程で用いら
れるエッチャント1に対するエッチング速度R1 の関係
が R1,Cu ≧ R1,A (1) の条件を満たすように金属Aおよびエッチャント1を選
択する。また、図4(e)の工程で用いられるエッチャ
ント2に対するエッチング速度R2 の関係が R2,C ≧ R2,B (2) の条件を満たすように金属C,Bおよびエッチャント2
を選択する。このように適当な金属種およびエッチャン
トを選択することにより、配線下部は図3(a)に示す
ような形状となり、オーバーハングが生じない。
In this method, the metal A and the etchant 1 are so selected that the relationship of the etching rate R 1 with respect to the etchant 1 used in the step of FIG. 4B satisfies the condition R 1, Cu ≧ R 1, A (1). Select. Further, the metals C, B and the etchant 2 are so set that the relation of the etching rate R 2 with respect to the etchant 2 used in the step of FIG. 4E satisfies the condition of R 2, C ≧ R 2, B (2).
Select By selecting appropriate metal species and etchant in this way, the lower part of the wiring has a shape as shown in FIG. 3A, and no overhang occurs.

【0021】図5(a)〜(e)は電気めっき法を用
い、主導体であるCuの厚さを10μm以上の厚膜に形
成する場合の製造工程の一例である。まず、絶縁基板1
上に真空蒸着やスパッタリングなどの方法により、基板
との密着性を強化する下地導体2として金属Aおよび主
導体の一部となるめっき電極用導体3aとしてCuを形
成し、その上にフォトレジスト23を所定のパターンに
形成する(図5(a))。次に、適当なめっき液を用い
て電気めっきすることによりフォトレジスト23から露
出しためっき電極用導体3a上に主導体3であるCuを
成長させ、フォトレジスト23を除去する(図5
(b))。つづいて、全面に第1の被覆導体4となる金
属Bおよび第2の被覆導体5となる金属Cを順次形成す
る(図5(c))。次いで、主導体ラインを被覆するよ
うにフォトリソグラフィによりフォトレジスト24を所
定のパターンに形成する(図5(d))。さらに、フォ
トレジスト24をマスクとして、エッチャントにより主
導体ライン以外の領域の金属C、B、Cu、金属Aを一
括エッチングする(図5(e))。
FIGS. 5A to 5E show an example of a manufacturing process in the case where the thickness of Cu which is the main conductor is formed into a thick film of 10 μm or more by using the electroplating method. First, the insulating substrate 1
A metal A as a base conductor 2 for enhancing the adhesion to the substrate and Cu as a plating electrode conductor 3a which is a part of the main conductor are formed on the top by a method such as vacuum deposition or sputtering, and a photoresist 23 is formed thereon. Are formed into a predetermined pattern (FIG. 5A). Next, by electroplating using a suitable plating solution, Cu which is the main conductor 3 is grown on the conductor 3a for the plating electrode exposed from the photoresist 23, and the photoresist 23 is removed (FIG. 5).
(B)). Subsequently, a metal B to be the first coated conductor 4 and a metal C to be the second coated conductor 5 are sequentially formed on the entire surface (FIG. 5C). Next, a photoresist 24 is formed in a predetermined pattern by photolithography so as to cover the main conductor line (FIG. 5D). Further, using the photoresist 24 as a mask, the metal C, B, Cu, and metal A in regions other than the main conductor line are collectively etched by an etchant (FIG. 5E).

【0022】この方法では、図5(e)の工程で用いら
れるエッチャントに対するエッチング速度Rの関係が RC ≧ RB ≧ RCu ≧ RA (3) の条件を満たすように金属C,B,Aおよびエッチャン
トを選択する。このように適当な金属種およびエッチャ
ントを選択することにより、配線下部は図3(b)に示
すような形状となり、オーバーハングが生じない。
In this method, the metals C, B, and C are set so that the relationship of the etching rate R with respect to the etchant used in the step of FIG. 5E satisfies the condition of R C ≧ R B ≧ R CuRA (3). Select A and etchant. By selecting appropriate metal species and etchant in this way, the lower part of the wiring has a shape as shown in FIG. 3B, and no overhang occurs.

【0023】図6(a)〜(e)は電気めっき法を用い
る製造工程の他の例である。まず、図5(a)および
(b)と同様な工程により、絶縁基板1上に下地導体2
として金属Aおよび主導体の一部となるめっき電極用導
体3aとしてCuを形成し、その上にフォトレジストを
所定のパターンに形成し、電気めっき法により主導体3
であるCuを成長させ、フォトレジストを除去する。次
に、主導体ラインを被覆するようにフォトレジスト25
を所定のパターンに形成する(図6(a))。次に、フ
ォトレジスト25をマスクとしてエッチャントによりC
uおよび金属Aを一括エッチングする(図6(b))。
つづいて、全面に第1の被覆導体4となる金属Bおよび
第2の被覆導体5となる金属Cを順次形成する(図6
(c))。次いで、主導体ラインを被覆するようにフォ
トリソグラフィによりフォトレジスト26を所定のパタ
ーンに形成する(図6(d))。さらに、フォトレジス
ト26をマスクとして、エッチャントにより主導体ライ
ン以外の領域の金属C、Bを一括エッチングする(図6
(e))。
FIGS. 6A to 6E show another example of the manufacturing process using the electroplating method. First, the base conductor 2 is formed on the insulating substrate 1 by the same steps as those shown in FIGS.
Cu is formed as the metal A and a conductor 3a for a plating electrode which is a part of the main conductor, a photoresist is formed on the Cu in a predetermined pattern, and the main conductor 3 is formed by electroplating.
Cu is grown and the photoresist is removed. Next, a photoresist 25 is formed so as to cover the main conductor line.
Are formed into a predetermined pattern (FIG. 6A). Next, using the photoresist 25 as a mask, C by an etchant is used.
u and the metal A are collectively etched (FIG. 6B).
Subsequently, a metal B to be the first coated conductor 4 and a metal C to be the second coated conductor 5 are sequentially formed on the entire surface (FIG. 6).
(C)). Then, a photoresist 26 is formed in a predetermined pattern by photolithography so as to cover the main conductor lines (FIG. 6D). Further, using the photoresist 26 as a mask, the metals C and B in the regions other than the main conductor lines are collectively etched by an etchant (FIG. 6).
(E)).

【0024】この方法でも、図6(b)の工程で用いら
れるエッチャント1に対するエッチング速度R1 の関係
が上記(1)式の条件を満たすように金属Aおよびエッ
チャント1を選択し、図6(e)の工程で用いられるエ
ッチャント2に対するエッチング速度R2 の関係が上記
(2)式の条件を満たすように金属C,Bおよびエッチ
ャント2を選択する。このように適当な金属種およびエ
ッチャントを選択することにより、配線下部は図3
(c)に示すような形状となり、オーバーハングが生じ
ない。
Also in this method, the metal A and the etchant 1 are selected so that the relationship of the etching rate R 1 with respect to the etchant 1 used in the step of FIG. The metals C and B and the etchant 2 are selected so that the relationship of the etching rate R 2 with respect to the etchant 2 used in the step e) satisfies the condition of the above equation (2). By selecting appropriate metal species and etchant in this way, the lower part of the wiring is
The shape is as shown in (c) and no overhang occurs.

【0025】上述した(1)〜(3)式の条件を満たす
ような金属とエッチャントとの組み合わせは多数考えら
れる。ここで、所定の条件を満たす金属およびエッチャ
ントを選択するための参考として、表1に各種金属元素
の各種エッチャントに対するエッチング性を相対的に示
す。表1に示した所定のエッチャントに対して、「二重
丸」は常温でエッチング可能な金属、○は100℃でエ
ッチング可能な金属、×はエッチング不可能な金属であ
り、所定のエッチング条件下ではこの順にエッチング速
度が速いので、この表を参考にして選択すべき金属およ
びエッチャントを決定できる。
There are many possible combinations of metals and etchants that satisfy the above conditions (1) to (3). Here, as a reference for selecting a metal and an etchant satisfying a predetermined condition, Table 1 shows etching properties of various metal elements relative to various etchants. For the given etchants shown in Table 1, “double circle” is a metal that can be etched at room temperature, ◯ is a metal that can be etched at 100 ° C., and x is a metal that cannot be etched. Since the etching rate is higher in this order, the metal and etchant to be selected can be determined by referring to this table.

【0026】[0026]

【表1】 [Table 1]

【0027】[0027]

【実施例】以下、本発明の実施例を図面を参照して説明
する。 実施例1 図4(a)〜(e)に示す製造工程に従い、以下のよう
にして積層導体配線を作製する。
Embodiments of the present invention will be described below with reference to the drawings. Example 1 According to the manufacturing process shown in FIGS. 4A to 4E, a laminated conductor wiring is manufactured as follows.

【0028】まず、アルミナ基板表面に真空蒸着法によ
り下地導体となる0.1μm厚のMo、主導体となる5
μm厚のCuを順次成膜した後、フォトリソグラフィに
より回路パターンに相当するフォトレジストパターンを
形成し、これをマスクとしリン酸(77vol%)+硝
酸(3vol%)+酢酸(15vol%)+水(5vo
l%)の混合液をエッチャントとして用いて、5μm厚
のCuおよび0.1μm厚のMoを一括してエッチング
除去する。このときのCuのエッチング速度は約0.4
μm/分、Moのエッチング速度は約0.1μm/分で
ある。
First, 0.1 μm thick Mo serving as a base conductor and 5 serving as a main conductor are formed on the surface of an alumina substrate by vacuum deposition.
After sequentially forming Cu with a thickness of μm, a photoresist pattern corresponding to a circuit pattern is formed by photolithography, and using this as a mask, phosphoric acid (77 vol%) + nitric acid (3 vol%) + acetic acid (15 vol%) + water (5vo
(1%) mixed solution is used as an etchant to etch away Cu having a thickness of 5 μm and Mo having a thickness of 0.1 μm all together. The etching rate of Cu at this time is about 0.4.
The etching rate of Mo is about 0.1 μm / min.

【0029】次に、全面に真空蒸着法により第1の被覆
導体となる1μm厚のMo、第2の被覆導体となる1μ
m厚のAlを順次成膜する。つづいて、Cu/Mo配線
ラインの周囲を囲むようにフォトレジストパターンを形
成し、これをマスクとしリン酸(95.4vol%)+
硝酸(0.6vol%)+酢酸(3.0vol%)+水
(1.0vol%)の混合液をエッチャントとして用い
て、1μm厚のMoおよび1μm厚のAlを一括してエ
ッチング除去する。このときのMoのエッチング速度は
約0.05μm/分、Alのエッチング速度約0.08
μm/分である。これらの工程により、図3(a)に示
すような下部にオーバーハングのない積層導体配線を形
成することができる。
Next, 1 μm thick Mo to be the first coated conductor and 1 μm to be the second coated conductor are formed on the entire surface by vacuum deposition.
m thick Al is sequentially formed. Subsequently, a photoresist pattern is formed so as to surround the Cu / Mo wiring line, and this is used as a mask for phosphoric acid (95.4 vol%) +
Using a mixed solution of nitric acid (0.6 vol%) + acetic acid (3.0 vol%) + water (1.0 vol%) as an etchant, 1 μm-thick Mo and 1 μm-thick Al are collectively removed by etching. At this time, the etching rate of Mo is about 0.05 μm / min, and the etching rate of Al is about 0.08.
μm / min. Through these steps, a laminated conductor wiring without overhang can be formed in the lower portion as shown in FIG.

【0030】次いで、全面にポリイミド前駆体としてポ
リアミック酸をその溶媒雰囲気中、減圧条件下で気泡が
入らないようにスピンコートし、350℃で120分間
キュアする。硬化したポリイミド絶縁体の上にコンタク
トホール穴開け用のフォトレジストパターンを形成し、
これをマスクとして酸素と四フッ化炭素との混合ガスに
よりポリイミドのケミカルドライエッチング(CDE)
を行ってコンタクトホールを形成する。さらに、この上
に2層目以降の積層導体配線を順次形成して多層配線基
板を作製する。
Then, polyamic acid as a polyimide precursor is spin-coated on the entire surface in a solvent atmosphere thereof under reduced pressure conditions so as to prevent bubbles from entering, and cured at 350 ° C. for 120 minutes. Form a photoresist pattern for contact hole drilling on the cured polyimide insulator,
Using this as a mask, chemical dry etching (CDE) of polyimide with a mixed gas of oxygen and carbon tetrafluoride
To form a contact hole. Further, a laminated conductor wiring of the second and subsequent layers is sequentially formed on this to manufacture a multilayer wiring board.

【0031】実施例2 図6(a)〜(e)に示す製造工程に従い、以下のよう
にして積層導体配線を作製する。
Example 2 According to the manufacturing process shown in FIGS. 6A to 6E, a laminated conductor wiring is manufactured as follows.

【0032】まず、0.2μm厚の熱酸化膜が形成され
たシリコン基板表面に、DCマグネトロンスパッタリン
グ法により下地導体となる0.1μm厚のMo、めっき
電極用導体となる1μm厚のCuを順次成膜する。次
に、フォトリソグラフィにより回路パターンの反転パタ
ーンに相当するフォトレジストパターンを形成した後、
硫酸、硫酸銅、塩酸を主成分とする溶液を用い、電流密
度15mA/cm2 の条件で主導体となるCuを40μ
m厚まで電気めっきする。その後、アセトンを用いてレ
ジストを剥離し、純水中で洗浄する。この際、めっきさ
れた導体は80°程度の逆テーパ形状であるため、めっ
きCu導体ラインの上にその幅よりわずかに細いレジス
トパターンを形成し、これをマスクとしてリン酸(77
vol%)+硝酸(3vol%)+酢酸(15vol
%)+水(5vol%)の混合液をエッチャントとし
て、余分なCuをエッチング除去する。その結果、めっ
き導体ラインの幅はわずかに減少するものの逆テーパは
ほぼなくなる。このとき同時に、ライン以外の領域(ス
ペース部)のCu膜もわずかにエッチングされる。な
お、このときのCuのエッチング速度は0.4μm/分
である。
First, on a surface of a silicon substrate on which a thermal oxide film having a thickness of 0.2 μm is formed, 0.1 μm thick Mo serving as a base conductor and 1 μm thick Cu serving as a conductor for a plating electrode are sequentially formed by a DC magnetron sputtering method. Form a film. Next, after forming a photoresist pattern corresponding to a reverse pattern of the circuit pattern by photolithography,
Using a solution containing sulfuric acid, copper sulfate, and hydrochloric acid as main components, 40 μm of Cu, which is the main conductor, under the condition of current density 15 mA / cm 2
Electroplate up to m thickness. After that, the resist is peeled off using acetone and washed in pure water. At this time, since the plated conductor has an inverse taper shape of about 80 °, a resist pattern slightly thinner than its width is formed on the plated Cu conductor line, and this is used as a mask for phosphoric acid (77).
vol%) + nitric acid (3 vol%) + acetic acid (15 vol)
%) + Water (5 vol%) as an etchant to remove excess Cu by etching. As a result, the width of the plated conductor line is slightly reduced, but the inverse taper is almost eliminated. At this time, at the same time, the Cu film in the area (space portion) other than the line is also slightly etched. The Cu etching rate at this time is 0.4 μm / min.

【0033】その後、めっきCu導体ラインの周囲を囲
むようにフォトレジストパターンを形成し、これをマス
クとしリン酸(77vol%)+硝酸(3vol%)+
酢酸(15vol%)+水(5vol%)の混合液をエ
ッチャントとして用いて、スペース部のCu膜およびM
o膜を一括エッチング除去する。このときのCuのエッ
チング速度は0.4μm/分、Moのエッチング速度は
0.1μm/分である。
Thereafter, a photoresist pattern is formed so as to surround the plated Cu conductor line, and using this as a mask, phosphoric acid (77 vol%) + nitric acid (3 vol%) +
Using a mixed solution of acetic acid (15 vol%) + water (5 vol%) as an etchant, the Cu film and M
The film is removed by etching at once. At this time, the etching rate of Cu is 0.4 μm / min, and the etching rate of Mo is 0.1 μm / min.

【0034】つづいて、全面にDCマグネトロンスパッ
タリング法により第1の被覆導体となる1μm厚のMo
および第2の被覆導体となる1μm厚のAlを順次成膜
する。なお、この際、Arガス圧などを上げるなどの対
策によって、基板の段差被覆性の良好な条件でMoおよ
びAlを成膜することにより、40μmという厚いめっ
きCu導体の側壁にも0.5μm以上のMoおよびAl
を被着できる。この後、導体ラインを取り囲むようにフ
ォトレジストパターンを形成し、これをマスクとしリン
酸(95.4vol%)+硝酸(0.6vol%)+酢
酸(3.0vol%)+水(1.0vol%)の混合液
をエッチャントとして用いて、1μm厚のMoおよび1
μm厚のAlを一括してエッチング除去する。このとき
のMoのエッチング速度は約0.05μm/分、Alの
エッチング速度約0.08μm/分である。これらの工
程により、図3(c)に示すような下部にオーバーハン
グのない厚膜積層導体配線を形成することができる。
Subsequently, a 1 μm-thick Mo film which becomes the first coated conductor is formed on the entire surface by DC magnetron sputtering.
Then, 1 μm thick Al to be the second coated conductor is sequentially formed. At this time, by forming a film of Mo and Al under the condition that the step coverage of the substrate is good by taking measures such as increasing the Ar gas pressure, 0.5 μm or more is obtained even on the side wall of the plated Cu conductor having a thickness of 40 μm. Mo and Al
Can be attached. Then, a photoresist pattern is formed so as to surround the conductor line, and using this as a mask, phosphoric acid (95.4 vol%) + nitric acid (0.6 vol%) + acetic acid (3.0 vol%) + water (1.0 vol) %) As an etchant, and 1 μm thick Mo and 1
Al having a thickness of μm is collectively removed by etching. At this time, the etching rate of Mo is about 0.05 μm / min, and the etching rate of Al is about 0.08 μm / min. Through these steps, the thick film laminated conductor wiring without overhang can be formed in the lower portion as shown in FIG.

【0035】次いで、実施例1と同様の方法でポリイミ
ドを形成し、ケミカルドライエッチングを行ってコンタ
クトホールを穴開け加工する。さらに、この上に2層目
以降の回路パターンに相当する積層導体配線を順次形成
して多層厚膜配線基板を作製する。
Then, polyimide is formed by the same method as in Example 1, and chemical dry etching is performed to form a contact hole. Further, a laminated conductor wiring corresponding to the circuit patterns of the second and subsequent layers is sequentially formed on this to manufacture a multilayer thick film wiring board.

【0036】実施例3 実施例1の工程を利用して、図7(a)および(b)に
示す平面型の薄膜空心コイルを作製する。図7(a)は
平面図、図7(b)は断面図である。図7(a)および
(b)において、アルミナ基板31上には図3(a)の
構造を有する1層の積層導体配線からなる平面型の空心
コイル32が形成されている。コイルパターンは正方形
の渦巻状であり、巻数5、積層導体ラインの幅20μ
m、スペース部20μm、外形サイズ500μmであ
る。次に、全面に導体間絶縁膜および保護膜としてプラ
ズマCVD法によりSiO2 膜33を被着させた後、レ
ジストをマスクとして四フッ化炭素を反応ガスとしたR
IE法によってパッド部34を開口してAl面を露出さ
せる。
Example 3 Using the process of Example 1, a flat type thin film air-core coil shown in FIGS. 7A and 7B is manufactured. FIG. 7A is a plan view and FIG. 7B is a sectional view. In FIGS. 7A and 7B, a planar air-core coil 32 composed of a single layer of laminated conductor wiring having the structure of FIG. 3A is formed on an alumina substrate 31. The coil pattern has a square spiral shape, the number of turns is 5, and the width of the laminated conductor line is 20 μm.
m, space portion 20 μm, and outer size 500 μm. Next, an SiO 2 film 33 is deposited on the entire surface by plasma CVD as an interconductor insulating film and a protective film, and then R 4 is used with carbon tetrafluoride as a reaction gas using a resist as a mask.
The pad portion 34 is opened by the IE method to expose the Al surface.

【0037】この空心コイルは、800MHzアナログ
携帯電話の送信アンプの直流チョークとして正常に動作
する。 実施例4 実施例2の工程を利用して、図8(a)および(b)に
示すMHzスイッチング電源用のプレーナチョークコイ
ルを作製する。図8(a)は平面図、図8(b)は断面
図である。図8(a)および(b)において、表面に熱
酸化膜41を有するシリコン基板40上に、下部磁性薄
膜42、SiO2 膜43、コイル44、ポリイミド膜4
5、上部磁性薄膜46、ポリイミド膜47が順次形成さ
れており、コイル44が上下の磁性薄膜42、46でサ
ンドイッチされた構造を有する。このチョークコイルで
は磁性薄膜に図8(a)の矢印方向を磁化容易軸とする
一軸磁気異方性を付与し、磁性薄膜が素子の大部分の領
域で磁化困難軸方向に励磁されるようにする。
This air-core coil operates normally as a DC choke of a transmission amplifier of an 800 MHz analog mobile phone. Example 4 A planar choke coil for a MHz switching power supply shown in FIGS. 8A and 8B is manufactured by using the process of Example 2. 8A is a plan view and FIG. 8B is a sectional view. 8A and 8B, a lower magnetic thin film 42, a SiO 2 film 43, a coil 44, a polyimide film 4 are formed on a silicon substrate 40 having a thermal oxide film 41 on the surface.
5, the upper magnetic thin film 46 and the polyimide film 47 are sequentially formed, and the coil 44 has a structure sandwiched by the upper and lower magnetic thin films 42 and 46. In this choke coil, the magnetic thin film is given uniaxial magnetic anisotropy with the easy magnetization axis in the direction of the arrow in FIG. 8A so that the magnetic thin film is excited in the hard magnetization axis direction in most regions of the element. To do.

【0038】以下、このチョークコイルの製造方法をよ
り詳細に説明する。まず、熱酸化膜41が形成されたシ
リコン基板40上に、下部磁性薄膜の密着性を改善する
ために0.1μm厚のAl/AlNx (x=0〜0.
5)/AlNx (x=0.5〜1)からなる膜(図示せ
ず)をこの順に形成し、AlNx (x=0.5〜1)の
上にスパッタ法により膜厚6.0μmの下部磁性薄膜4
2を形成する。この磁性薄膜はFeCoBC系でFeC
oを多く含むアモルファス磁性相とホウ素および炭素を
多く含むアモルファス絶縁相が均一分散したヘテロアモ
ルファス磁性膜であり、飽和磁束密度が1.6T、磁化
困難軸方向の比透磁率が1100、抵抗率が300μΩ
・cmである。この磁性薄膜をレジストをマスクとしリ
ン酸(77vol%)+硝酸(3vol%)+酢酸(1
5vol%)+水(5vol%)の混合液をエッチャン
トとして用いてエッチング加工する。この上にスパッタ
法により膜厚5.0μmのSiO2 膜43を成膜し、こ
の上に実施例2と同様の方法により図3(c)に示す断
面構造を有する積層導体からなるコイル44を形成す
る。コイルパターンは互いに逆向きに巻かれた長方形の
渦巻コイルが2個並べて配置された形状であり、巻数が
6、Cu導体の厚さが50μmである。次いで、コイル
44のライン間およびその上に実施例1と同様の方法で
ポリイミド膜45を形成する。ポリイミド膜45の上面
を十分に平坦化した後、下部磁性薄膜42と同一の材料
を用いてスパッタ法により膜厚6.0μmの上部磁性薄
膜46を形成し、下部磁性薄膜42と同様にエッチング
加工する。さらに、全面に保護膜としてポリイミド膜4
7を形成する。次いで、パッド部の穴開け加工を行うた
めにレジストパターンを形成し、これをマスクとして酸
素−四フッ化炭素の混合ガスを用いたケミカルドライエ
ッチングによってポリイミド膜47をエッチングし、パ
ッド部のAl面を露出させる。最後に、真空中において
図8(a)の矢印方向に24kA/mの直流磁界を印加
し、320℃で熱処理し、一軸磁気異方性を付与する。
なお、一軸磁気異方性は直流磁界中で軟磁性薄膜を形成
することにより付与してもよい。
The method of manufacturing the choke coil will be described in more detail below. First, on the silicon substrate 40 on which the thermal oxide film 41 is formed, Al / AlN x (x = 0.about.0.
5) / AlN x (x = 0.5 to 1), a film (not shown) is formed in this order, and a film thickness of 6.0 μm is formed on the AlN x (x = 0.5 to 1) by a sputtering method. Lower magnetic thin film 4
Form 2 This magnetic thin film is FeCoBC system and FeC
It is a hetero-amorphous magnetic film in which an amorphous magnetic phase containing a large amount of o and an amorphous insulating phase containing a large amount of boron and carbon are uniformly dispersed. 300 μΩ
・ Cm. Using this magnetic thin film as a mask, phosphoric acid (77 vol%) + nitric acid (3 vol%) + acetic acid (1
Etching is performed using a mixed solution of 5 vol%) + water (5 vol%) as an etchant. A SiO 2 film 43 having a film thickness of 5.0 μm is formed thereon by a sputtering method, and a coil 44 made of a laminated conductor having a sectional structure shown in FIG. 3C is formed on the SiO 2 film 43 by the same method as in the second embodiment. Form. The coil pattern has a shape in which two rectangular spiral coils wound in opposite directions are arranged side by side, the number of turns is 6, and the thickness of the Cu conductor is 50 μm. Then, a polyimide film 45 is formed between the lines of the coil 44 and on the line by the same method as in the first embodiment. After the upper surface of the polyimide film 45 is sufficiently flattened, an upper magnetic thin film 46 having a film thickness of 6.0 μm is formed by a sputtering method using the same material as the lower magnetic thin film 42, and is etched similarly to the lower magnetic thin film 42. To do. Further, a polyimide film 4 is formed on the entire surface as a protective film.
Form 7. Next, a resist pattern is formed in order to perform a hole forming process on the pad portion, and the polyimide film 47 is etched by chemical dry etching using a mixed gas of oxygen-carbon tetrafluoride using the resist pattern as a mask. Expose. Finally, in a vacuum, a DC magnetic field of 24 kA / m is applied in the arrow direction of FIG. 8A and heat treatment is performed at 320 ° C. to give uniaxial magnetic anisotropy.
The uniaxial magnetic anisotropy may be imparted by forming a soft magnetic thin film in a DC magnetic field.

【0039】作製したプレーナチョークコイルは、イン
ダクタンスが0.5μH、直流コイル抵抗が0.2Ω、
インダクタンスが50%に低下する直流電流が1.5A
である。
The produced planar choke coil has an inductance of 0.5 μH, a DC coil resistance of 0.2 Ω,
DC current of which inductance decreases to 50% is 1.5A
Is.

【0040】このチョークコイルと、いずれもベアチッ
プである制御IC、スイッチング用のMOS・FET、
および整流用のショットキダイオードを用い、50μm
径のAuワイヤでワイヤボンディングして、5MHzで
動作する昇圧チョッパ式のDC−DCコンバータを構成
する。このコンバータは3.6Vの入力電圧を5.0V
まで昇圧でき、3.0W出力時の電力変換効率は82%
である。
This choke coil, a control IC that is a bare chip, a MOS FET for switching,
And Schottky diode for rectification, 50 μm
Wire bonding is performed with a Au wire having a diameter to form a step-up chopper type DC-DC converter operating at 5 MHz. This converter converts input voltage of 3.6V to 5.0V
The power conversion efficiency at the time of 3.0W output is 82%
Is.

【0041】なお、上記実施例の他にも、以下に示すよ
うに本発明を適用して種々の電子部品および磁気部品を
作製することができる。例えば、実施例2と同様な積層
導体配線の作製方法を用い、図9に示すように磁性薄膜
の周囲に1次側および2次側の積層導体コイルを巻いた
形状のプレーナトランスを作製することもできる。図9
において、熱酸化膜51が形成されたシリコン基板50
上に、1次コイル52の下部導体、2次コイル53の下
部導体、磁性体54、1次コイル52の上部導体および
2次コイル53の上部導体が互いに絶縁された状態で積
層されている。各コイルを構成する下部導体および上部
導体は、実施例2と同様な方法により所定のパターンに
形成されたものであり、互いに接続されている。このト
ランスの全面は、ポリイミド膜55で被覆されており、
1次コイル52および2次コイル53の両端に対応して
パッド穴開け加工が施されている。
In addition to the above embodiment, various electronic parts and magnetic parts can be manufactured by applying the present invention as shown below. For example, using the same method for manufacturing a laminated conductor wiring as in Example 2, a planar transformer having a shape in which primary and secondary laminated conductor coils are wound around a magnetic thin film as shown in FIG. 9 is manufactured. You can also Figure 9
In which the thermal oxide film 51 is formed
A lower conductor of the primary coil 52, a lower conductor of the secondary coil 53, a magnetic body 54, an upper conductor of the primary coil 52, and an upper conductor of the secondary coil 53 are stacked on top of each other in an insulated state. The lower conductor and the upper conductor forming each coil are formed in a predetermined pattern by the same method as in the second embodiment, and are connected to each other. The entire surface of this transformer is covered with a polyimide film 55,
Pad holes are formed on both ends of the primary coil 52 and the secondary coil 53.

【0042】また、同様に図10に示すようなハードデ
ィスクドライブ用の薄膜磁気ヘッドを作製することもで
きる。図10において、熱酸化膜61が形成されたシリ
コン基板60上に、MRセンサ64を埋め込んだSiO
2 膜63、2.0μm厚のCoZrNbアモルファス軟
磁性薄膜からなる下部コア65、ヘッド先端において
0.1μmの記録ギャップを構成するSiO2 膜66、
実施例2と同様な方法により形成された積層導体コイル
67、この積層導体コイル67の周囲を覆うポリイミド
膜68、および2.0μm厚のCoZrNbアモルファ
ス軟磁性薄膜からなる上部コア69が順次形成されてい
る。さらに以上述べた実施例のほか、本発明に係る積層
導体配線は半導体装置の配線としても利用することがで
きる。
Similarly, a thin film magnetic head for a hard disk drive as shown in FIG. 10 can be manufactured. In FIG. 10, the MR sensor 64 is embedded in the SiO 2 on the silicon substrate 60 on which the thermal oxide film 61 is formed.
2 film 63, lower core 65 made of 2.0 μm thick CoZrNb amorphous soft magnetic thin film, SiO 2 film 66 forming a recording gap of 0.1 μm at the head tip,
A laminated conductor coil 67 formed by the same method as in Example 2, a polyimide film 68 covering the periphery of the laminated conductor coil 67, and an upper core 69 composed of a 2.0 μm thick CoZrNb amorphous soft magnetic thin film are sequentially formed. There is. In addition to the embodiments described above, the laminated conductor wiring according to the present invention can also be used as wiring for a semiconductor device.

【0043】[0043]

【発明の効果】以上説明したように本発明によれば、C
uを主導体とする積層導体配線のプロセス管理の向上お
よび工程短縮を図り、これを用いる多層配線基板などの
電子部品、およびインダクタ、トランス、磁気ヘッドに
代表される磁気部品の実用化およびコスト削減を達成で
きる。
As described above, according to the present invention, C
Improving process control and shortening the process of laminated conductor wiring with u as the main conductor, and practical use and cost reduction of electronic components such as multilayer wiring boards and magnetic components typified by inductors, transformers, and magnetic heads using the same Can be achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の積層導体配線を示す断面図。FIG. 1 is a cross-sectional view showing a conventional laminated conductor wiring.

【図2】本発明に係る積層導体配線の一例を示す断面
図。
FIG. 2 is a sectional view showing an example of a laminated conductor wiring according to the present invention.

【図3】(a)〜(c)は本発明に係る積層導体配線を
示す断面図。
3A to 3C are sectional views showing a laminated conductor wiring according to the present invention.

【図4】(a)〜(e)は本発明に係る積層導体配線の
製造方法の一例を示す断面図。
4A to 4E are cross-sectional views showing an example of a method for manufacturing a laminated conductor wiring according to the present invention.

【図5】(a)〜(e)は本発明に係る積層導体配線の
製造方法の他の例を示す断面図。
5A to 5E are cross-sectional views showing another example of the method for manufacturing a laminated conductor wiring according to the present invention.

【図6】(a)〜(e)は本発明に係る積層導体配線の
製造方法のさらに他の例を示す断面図。
6A to 6E are cross-sectional views showing still another example of the method for manufacturing a laminated conductor wiring according to the present invention.

【図7】(a)および(b)は本発明の実施例3におい
て製造された薄膜空心コイルの平面図および断面図。
7 (a) and 7 (b) are a plan view and a cross-sectional view of a thin-film air-core coil manufactured in Example 3 of the present invention.

【図8】(a)および(b)は本発明の実施例4におい
て製造されたプレーナチョークコイルの平面図および断
面図。
8A and 8B are a plan view and a cross-sectional view of a planar choke coil manufactured in Example 4 of the present invention.

【図9】本発明の他の実施例において製造されたプレー
ナトランスの斜視図。
FIG. 9 is a perspective view of a planar transformer manufactured according to another embodiment of the present invention.

【図10】本発明の他の実施例において製造された薄膜
磁気ヘッドの斜視図。
FIG. 10 is a perspective view of a thin film magnetic head manufactured according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1…下地絶縁体、2…下地導体、3…Cuからなる主導
体、4…第1の被覆導体、5…第2の被覆導体、6…周
囲絶縁体、10…ボンディングワイヤ、21、22、2
3、24、25、26…フォトレジスト、31…アルミ
ナ基板、32…空心コイル、33…SiO2 膜、34…
パッド部、40…シリコン基板、41…熱酸化膜、42
…下部磁性薄膜、43…SiO2 膜、44…コイル、4
5…ポリイミド膜、46…上部磁性薄膜、47…ポリイ
ミド膜、50…シリコン基板、51…熱酸化膜、52…
1次コイル、53…2次コイル、54…磁性体、55…
ポリイミド膜、60…シリコン基板、61…熱酸化膜、
63…SiO2 膜、64…MRセンサ、65…下部コ
ア、66…SiO2 膜、67…積層導体コイル、68…
ポリイミド膜、69…上部コア。
DESCRIPTION OF SYMBOLS 1 ... Base insulator, 2 ... Base conductor, 3 ... Main conductor made of Cu, 4 ... First coated conductor, 5 ... Second coated conductor, 6 ... Surrounding insulator, 10 ... Bonding wire, 21, 22, Two
3, 24, 25, 26 ... Photoresist, 31 ... Alumina substrate, 32 ... Air core coil, 33 ... SiO 2 film, 34 ...
Pad portion, 40 ... Silicon substrate, 41 ... Thermal oxide film, 42
... Lower magnetic thin film, 43 ... SiO 2 film, 44 ... Coil, 4
5 ... Polyimide film, 46 ... Upper magnetic thin film, 47 ... Polyimide film, 50 ... Silicon substrate, 51 ... Thermal oxide film, 52 ...
Primary coil, 53 ... Secondary coil, 54 ... Magnetic material, 55 ...
Polyimide film, 60 ... Silicon substrate, 61 ... Thermal oxide film,
63 ... SiO 2 film, 64 ... MR sensor, 65 ... Lower core, 66 ... SiO 2 film, 67 ... Multilayer conductor coil, 68 ...
Polyimide film, 69 ... Upper core.

─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───

【手続補正書】[Procedure amendment]

【提出日】平成7年10月27日[Submission date] October 27, 1995

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図8[Correction target item name] Figure 8

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図8】 [Figure 8]

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 下地絶縁体および周囲絶縁体に覆われた
導体配線を有する電子部品において、前記導体配線が、
下地絶縁体表面に所定のパターンに加工されたTi,T
a,Mo,Cr,Nb,Wからなる群より選択される少
なくとも1種からなる下地導体と、前記下地導体上に所
定のパターンに加工されたCuからなる主導体と、前記
Cuからなる主導体の周囲絶縁体に面する表面を被覆す
るように順次積層して形成されたTi,Ta,Mo,N
b,Niからなる群より選択される少なくとも1種から
なる第1の被覆導体、およびAu,Alからなる群より
選択される少なくとも1種からなる第2の被覆導体とを
具備したことを特徴とする電子部品。
1. An electronic component having a conductor wiring covered with a base insulator and a surrounding insulator, wherein the conductor wiring is
Ti, T processed into a predetermined pattern on the surface of the underlying insulator
a, a Mo, Cr, Nb, W, a base conductor made of at least one selected from the group consisting of a, a main conductor made of Cu processed into a predetermined pattern on the base conductor, and a main conductor made of Cu. Of Ti, Ta, Mo, and N formed by sequentially laminating so as to cover the surface facing the surrounding insulator
a first coated conductor made of at least one selected from the group consisting of b and Ni, and a second coated conductor made of at least one selected from the group consisting of Au and Al. Electronic components to do.
【請求項2】 下地絶縁体および周囲絶縁体に覆われた
導体配線を有する電子部品において、前記導体配線が、
下地絶縁体表面に所定のパターンに加工されたTi,T
a,Mo,Cr,Nb,Wからなる群より選択される少
なくとも1種からなる下地導体と、前記下地導体上に所
定のパターンに加工されたCuからなる主導体と、前記
Cuからなる主導体のパターンの露出面に、Ti,T
a,Mo,Nb,Niからなる群より選択される少なく
とも1種、およびAu,Alからなる群より選択される
少なくとも1種を順次積層した後、不要部分をエッチン
グ除去することにより形成された第1および第2の被覆
導体とを具備したことを特徴とする電子部品。
2. An electronic component having a conductor wiring covered with a base insulator and a surrounding insulator, wherein the conductor wiring is
Ti, T processed into a predetermined pattern on the surface of the underlying insulator
a, a Mo, Cr, Nb, W, a base conductor made of at least one selected from the group consisting of a, a main conductor made of Cu processed into a predetermined pattern on the base conductor, and a main conductor made of Cu. On the exposed surface of the pattern
formed by sequentially stacking at least one selected from the group consisting of a, Mo, Nb, and Ni and at least one selected from the group consisting of Au and Al, and then removing the unnecessary portion by etching. An electronic component comprising: the first and second coated conductors.
【請求項3】 主導体であるCuおよび下地導体が、こ
れらを同時にエッチングする際に用いられる第1のエッ
チャントに対するエッチング速度をそれぞれR1,Cuおよ
びR1,A としたとき、 R1,Cu ≧ R1,A の条件を満たし、かつ第1および第2の被覆導体が、こ
れらを同時にエッチングする際に用いられる第2のエッ
チャントに対するエッチング速度をそれぞれR2,B およ
びR2,C としたとき、 R2,C ≧ R2,B の条件を満たすことを特徴とする請求項1または2記載
の電子部品。
3. When the etching rates of the main conductor Cu and the underlying conductor are R 1, Cu and R 1, A for the first etchant used when simultaneously etching them, R 1, Cu The etching rates for the second etchant used for simultaneously etching the first and second coated conductors satisfying the condition ≧ R 1, A are R 2, B and R 2, C , respectively. At this time, the electronic component according to claim 1 or 2 , wherein the condition of R 2, C ≧ R 2, B is satisfied.
【請求項4】 主導体であるCu、下地導体、第1およ
び第2の導体が、これらを同時にエッチングする際に用
いられるエッチャントに対するエッチング速度をそれぞ
れRCu、RA 、RB 、RC としたとき、 RC ≧ RB ≧ RCu ≧ RA の条件を満たすことを特徴とする請求項1または2記載
の電子部品。
4. The main conductor Cu, the base conductor, and the first and second conductors have etching rates of R Cu , R A , R B , and R C with respect to an etchant used when simultaneously etching them. The electronic component according to claim 1 or 2, wherein the condition of R C ≧ R B ≧ R CuRA is satisfied.
【請求項5】 下地絶縁体および周囲絶縁体に覆われた
導体からなるコイルを有する磁気部品において、前記コ
イルが、下地絶縁体表面に所定のパターンに加工された
Ti,Ta,Mo,Cr,Nb,Wからなる群より選択
される少なくとも1種からなる下地導体と、前記下地導
体上に所定のパターンに加工されたCuからなる主導体
と、前記Cuからなる主導体の周囲絶縁体に面する表面
を被覆するように順次積層して形成されたTi,Ta,
Mo,Nb,Niからなる群より選択される少なくとも
1種からなる第1の被覆導体、およびAu,Alからな
る群より選択される少なくとも1種からなる第2の被覆
導体とを具備したことを特徴とする磁気部品。
5. A magnetic component having a coil made of a conductor covered with a base insulator and a surrounding insulator, wherein the coil is made of Ti, Ta, Mo, Cr, which is formed into a predetermined pattern on the surface of the base insulator. A base conductor made of at least one selected from the group consisting of Nb and W, a main conductor made of Cu processed into a predetermined pattern on the base conductor, and a surface surrounding the insulator around the main conductor made of Cu. Ti, Ta, formed by sequentially laminating so as to cover the surface
A first coated conductor made of at least one selected from the group consisting of Mo, Nb, and Ni; and a second coated conductor made of at least one selected from the group consisting of Au and Al. Characteristic magnetic parts.
【請求項6】 主導体であるCuおよび下地導体が、こ
れらを同時にエッチングする際に用いられる第1のエッ
チャントに対するエッチング速度をそれぞれR1,Cuおよ
びR1,A としたとき、 R1,Cu ≧ R1,A の条件を満たし、かつ第1および第2の被覆導体が、こ
れらを同時にエッチングする際に用いられる第2のエッ
チャントに対するエッチング速度をそれぞれR2,B およ
びR2,C としたとき、 R2,C ≧ R2,B の条件を満たすことを特徴とする請求項3記載の磁気部
品。
6. When the etching rates of the main conductor Cu and the underlying conductor are R 1, Cu and R 1, A with respect to the first etchant used when simultaneously etching them, R 1, Cu The etching rates for the second etchant used for simultaneously etching the first and second coated conductors satisfying the condition ≧ R 1, A are R 2, B and R 2, C , respectively. The magnetic component according to claim 3 , wherein the condition of R 2, C ≧ R 2, B is satisfied.
【請求項7】 主導体であるCu、下地導体、第1およ
び第2の導体が、これらを同時にエッチングする際に用
いられるエッチャントに対するエッチング速度をそれぞ
れRCu、RA 、RB 、RC としたとき、 RC ≧ RB ≧ RCu ≧ RA の条件を満たすことを特徴とする請求項3記載の磁気部
品。
7. The main conductor Cu, the base conductor, and the first and second conductors have etching rates of R Cu , R A , R B , and R C with respect to an etchant used for simultaneously etching these, respectively. 4. The magnetic component according to claim 3, wherein the condition of R C ≧ R B ≧ R CuRA is satisfied.
JP22904095A 1994-09-16 1995-09-06 Electronic and magnetic components Expired - Fee Related JP3544758B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22904095A JP3544758B2 (en) 1994-09-16 1995-09-06 Electronic and magnetic components

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP22144494 1994-09-16
JP6-221444 1994-09-16
JP22904095A JP3544758B2 (en) 1994-09-16 1995-09-06 Electronic and magnetic components

Publications (2)

Publication Number Publication Date
JPH08148339A true JPH08148339A (en) 1996-06-07
JP3544758B2 JP3544758B2 (en) 2004-07-21

Family

ID=26524306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22904095A Expired - Fee Related JP3544758B2 (en) 1994-09-16 1995-09-06 Electronic and magnetic components

Country Status (1)

Country Link
JP (1) JP3544758B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10246321B2 (en) * 2016-09-30 2019-04-02 Seiko Epson Corporation MEMS device, liquid ejecting head, liquid ejecting apparatus, method for manufacturing MEMS device
US10998463B2 (en) 2016-11-15 2021-05-04 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10246321B2 (en) * 2016-09-30 2019-04-02 Seiko Epson Corporation MEMS device, liquid ejecting head, liquid ejecting apparatus, method for manufacturing MEMS device
US10998463B2 (en) 2016-11-15 2021-05-04 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell
US11552202B2 (en) 2016-11-15 2023-01-10 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell

Also Published As

Publication number Publication date
JP3544758B2 (en) 2004-07-21

Similar Documents

Publication Publication Date Title
US5738931A (en) Electronic device and magnetic device
US7021518B2 (en) Micromagnetic device for power processing applications and method of manufacture therefor
JP3063422B2 (en) Coil for magnetic induction element
TW560017B (en) Semiconductor connection substrate
US6738240B1 (en) Microtransformer for system-on-chip power supply
US20040166370A1 (en) Surface mounting type planar magnetic device and production method thereof
US6992871B2 (en) Microtransformer for system-on-chip power supply
JP2008171965A (en) Microminiature power converter
JP2005150329A (en) Wiring structure and its forming method
JP3580054B2 (en) Thin film magnetic element and method of manufacturing the same
JP4447881B2 (en) Manufacturing method of interposer
US6420954B1 (en) Coupled multilayer soft magnetic films for high frequency microtransformer for system-on-chip power supply
JP3661380B2 (en) Planar inductor
JP3544758B2 (en) Electronic and magnetic components
JP2000082621A (en) Plane transformer
JP3765366B2 (en) Planar magnetic element integrated semiconductor device
JP2003017322A (en) Plane magnetic element
JP4947416B2 (en) Electronic device and manufacturing method thereof
JP2004111552A (en) Flat magnetic element, its manufacturing method, and small power supply module
KR20030020603A (en) Method for manufacturing a planar inductor having low coil loss
JP2002280219A (en) Inductor and/or circuit wiring near in vicinity and its manufacturing method
JPS63283004A (en) Flat surface inductor and manufacture thereof
JP2001196252A (en) Manufacturing method of electronic device
JP2002110423A (en) Common mode choke coil
JPH11329840A (en) Flat magnetic element and its manufacture

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20040330

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20040406

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20080416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees