Nothing Special   »   [go: up one dir, main page]

JPH0782463B2 - Communication control device - Google Patents

Communication control device

Info

Publication number
JPH0782463B2
JPH0782463B2 JP63288340A JP28834088A JPH0782463B2 JP H0782463 B2 JPH0782463 B2 JP H0782463B2 JP 63288340 A JP63288340 A JP 63288340A JP 28834088 A JP28834088 A JP 28834088A JP H0782463 B2 JPH0782463 B2 JP H0782463B2
Authority
JP
Japan
Prior art keywords
storage device
microprogram
code
address
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63288340A
Other languages
Japanese (ja)
Other versions
JPH02133851A (en
Inventor
敏廣 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63288340A priority Critical patent/JPH0782463B2/en
Publication of JPH02133851A publication Critical patent/JPH02133851A/en
Publication of JPH0782463B2 publication Critical patent/JPH0782463B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ通信システムの通信制御装置に利用さ
れ、特に、マイクロプログラムコードの制御方法を改善
した通信制御装置に関する。
The present invention relates to a communication control device for a data communication system, and more particularly to a communication control device with an improved method for controlling a micro program code.

〔概要〕〔Overview〕

本発明は、マイクロプログラムを格納する読出し専用記
憶装置と、書換え可能記憶装置、またはこれら二装置に
加えてマイクロプログラムのアドレスをトレースするア
ドレストレース記憶装置を備えたデータ通信システムの
通信制御装置において、 前記読出し記憶装置内のマイクロプログラムコードの置
換え条件が発生したとき、または前記アドレストレース
記憶装置のアドレストレースが停止状態でかつ前記置換
え条件が発生したときに、前記マイクロプログラムコー
ドを前記置換え可能記憶装置内にあらかじめ用意された
マイクロプログラムコードに置き換えるようにすること
により、置換え時に、前記読出し専用記憶装置の交換の
必要がなく、効率的にデバックを行えるようにしたもの
である。
The present invention relates to a communication control device of a data communication system comprising a read-only storage device for storing a microprogram, a rewritable storage device, or an address trace storage device for tracing the address of the microprogram in addition to these two devices, When the replacement condition of the micro program code in the read storage device is generated, or when the address trace of the address trace storage device is stopped and the replacement condition is generated, the micro program code is replaced with the replaceable storage device. By replacing the read-only memory device with a microprogram code prepared in advance, it is possible to perform debugging efficiently.

〔従来の技術〕[Conventional technology]

従来、マイクロプログラムを格納する読出し専用記憶装
置(ROM)と書換え可能記憶装置(RAM)とを有する通信
制御装置は、実行モード切換えによって、読出し専用記
憶装置まはた書換え可能記憶装置のいずれか一方からマ
イクロプログラムコードを読み出し、デコードして所要
の実行制御を行っていた。
Conventionally, a communication control device having a read-only storage device (ROM) for storing a microprogram and a rewritable storage device (RAM) is provided with either a read-only storage device or a rewritable storage device depending on execution mode switching. The micro program code was read out from, and decoded to perform the required execution control.

また、前記読出し専用記憶装置および書換え可能記憶装
置のほかに、マイクロプログラムアドレスをトレースす
るアドレストレース記憶装置(ATM)を備えた通信制御
装置は、実行モード切換えによって、読出し専用記憶装
置または書換え可能記憶装置のいずれか一方からマイク
ロプログラムコードを読み出し、デコートして所要の実
行制御を行い、アドレストレース記憶装置はマイクロ命
令のアドレスをトレースすることのみの手段しか有して
いなかった。
Further, in addition to the read-only memory device and the rewritable memory device, a communication control device having an address trace memory device (ATM) for tracing a microprogram address is provided with a read-only memory device or a rewritable memory device by switching the execution mode. The micro-program code was read from either one of the devices, and was coded to perform the required execution control, and the address trace storage device had only means for tracing the address of the micro instruction.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

前述した従来の通信制御装置は、実行モード切換えによ
って、読出し専用記憶装置または書換え可能記憶装置の
いずれか一方からマイクロプログラムコードを読み出
し、デコードして所要の実行制御を行うようになってい
るので、読出し専用記憶装置内のマイクロプログラムの
デバッグならびに、手段変更または追加を行う置換え条
件発生時に、読出し専用記憶装置の交換を行わなければ
ならず、デバッグ効率の低下および読出し専用記憶装置
の交換費用の増大などの欠点があった。
The above-mentioned conventional communication control device reads the microprogram code from either the read-only storage device or the rewritable storage device by execution mode switching and decodes it to perform the required execution control. The read-only memory device must be replaced when a replacement condition occurs for debugging the microprogram in the read-only memory device and changing or adding means, reducing the debug efficiency and increasing the replacement cost of the read-only memory device. There were drawbacks such as.

さらに、デバッグ時にROMシミュレータにより読出し専
用記憶装置の代用が可能であるが、アクセスタイムなど
の高速化により、ROMシミュレータのターゲット基板と
読出し専用記憶装置とを接続するケーブル長の制限があ
り、正常動作の保証がとれなくなり、ROMシミュレータ
の効果が発揮できない欠点があった。
In addition, the ROM simulator can be used as a substitute for the read-only memory device during debugging, but due to the faster access time, there is a limitation on the cable length that connects the target substrate of the ROM simulator to the read-only memory device. There is a drawback that the effect of the ROM simulator cannot be exerted because the guarantee of is not taken.

本発明の目的は、前記の欠点を除去することにより、読
出し専用記憶装置内のマイクロプログラムの修正を行う
置換え条件発生時に、読出し専用記憶装置を交換する必
要がなく、効率的なデバッグを行うとができる通信制御
装置を提供することにある。
The object of the present invention is to eliminate the above-mentioned drawbacks and to perform efficient debugging without the need to replace the read-only storage device when a replacement condition occurs for modifying a microprogram in the read-only storage device. It is to provide a communication control device capable of performing the above.

[問題点を解決するための手段] 本発明の通信制御装置は、マイクロプログラムを格納す
る読出し専用記憶装置と、書換え可能記憶装置と、マイ
クロプログラムアドレスをトレースするアドレストレー
ス記憶装置とを備えたデータ通信システムの通信制御装
置において、前記アドレストレース記憶装置によるマイ
クロプログラムのトレースが停止状態でかつ前記読出し
専用記憶装置内のマイクロプログラムコードを修正する
置換え条件が発生したときに、前記マイクロプログラム
コードを前記書換え可能記憶装置内の対応するアドレス
にあらかじめ用意されたマイクロプログラムコードに置
き換えるコード置換え手段を備えたことを特徴とする。
[Means for Solving the Problems] A communication control device of the present invention is data including a read-only storage device for storing a microprogram, a rewritable storage device, and an address trace storage device for tracing a microprogram address. In the communication control device of the communication system, when the trace of the microprogram by the address trace storage device is in a stopped state and a replacement condition for modifying the microprogram code in the read-only storage device occurs, the microprogram code is stored in the microprogram code. It is characterized in that a code replacement means for replacing a prepared microprogram code at a corresponding address in the rewritable storage device is provided.

〔作用〕[Action]

コード置換え手段は、置換え条件が発生したとき、また
はアドレストレース記憶装置がアドレストレースを停止
状態でかつ前記置換え条件が発生したときに、書換え可
能記憶装置の対応するアドレスにあらかじめ用意された
マイクロプログラムコードを読み出し、読出し専用記憶
装置内の対応するアドレスのマイクロプログラムコード
を置き換える。
The code replacement means is a microprogram code prepared in advance at a corresponding address of the rewritable storage device when a replacement condition is generated, or when the address trace storage device is in an address trace stop state and the replacement condition is generated. To replace the microprogram code at the corresponding address in the read-only memory.

従って、置換え条件発生時、前記読出し専用記憶装置を
その都度交換する必要がなくなり、交換費用の削減と、
デバッグの効率化を図ることが可能となる。
Therefore, when the replacement condition occurs, it is not necessary to replace the read-only storage device each time, and the replacement cost is reduced.
It is possible to improve the efficiency of debugging.

〔実施例〕〔Example〕

以下、本発明の実施例について図面を参照して説明す
る。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第一実施例を示すブロック構成図、第
2図はそのコード置換え回路の詳細とその関連回路とを
示すブロック構成図、ならびに第5図は本発明が適用さ
れるデータ通信システムの一例を示すブロック構成図で
ある。
FIG. 1 is a block diagram showing the first embodiment of the present invention, FIG. 2 is a block diagram showing details of a code replacement circuit and its related circuits, and FIG. 5 is data to which the present invention is applied. It is a block diagram showing an example of a communication system.

第5図によると、本発明が適用されるデータ通信システ
ムは、中央処理装置1と、この中央処理装置1と共通バ
ス100を介してそれぞれ接続された主記憶装置2、通信
制御装置3および4、入出力装置(A)5、入出力装置
(B)6、および入出力装置(C)7とを備えている。
According to FIG. 5, the data communication system to which the present invention is applied includes a central processing unit 1, a main storage unit 2 and communication control units 3 and 4 connected to the central processing unit 1 via a common bus 100. , An input / output device (A) 5, an input / output device (B) 6, and an input / output device (C) 7.

第1図によると、本第一実施例は、マイクロプログラム
を格納する読出し専用記憶装置(ROM)12と、書換え可
能記憶装置(RAM)14とを備えたデータ通信システムの
通信制御装置3および4において、 読出し専用記憶装置12内のマイクロプログラムコードを
修正する置換え条件が発生したときに、前記マイクロプ
ログラムコードを書換え可能記憶装置14内の対応アドレ
スにあらかじめ用意されたマイクロプログラムコードに
置き換えるコード置換え手段としてのROMマイクロプロ
グラムのコード置換え回路13を備えている。なおほか
に、マイクロプロセッサ8と、ローカル記憶装置9と、
回線インタフェース線300に接続された回線インタフェ
ース回路10と、共通バス100に接続されたバスインタフ
ェース回路11を備え、それらは内部バス200を介してそ
れぞれ接続される。
According to FIG. 1, the first embodiment is a communication control device 3 and 4 of a data communication system including a read-only storage device (ROM) 12 for storing a microprogram and a rewritable storage device (RAM) 14. In the above, the code replacement means for replacing the microprogram code with a microprogram code prepared in advance at a corresponding address in the rewritable storage device 14 when a replacement condition for modifying the microprogram code in the read-only storage device 12 occurs. A ROM microprogram code replacement circuit 13 is provided. In addition, a microprocessor 8, a local storage device 9,
A line interface circuit 10 connected to the line interface line 300 and a bus interface circuit 11 connected to the common bus 100 are provided, and these are respectively connected via the internal bus 200.

第2図によると、コード置換え回路13は、コード置換え
制御ビットレジスタ(BR)17と、切換え回路18とマルチ
プレクサ19とを含んでいる。なお、第2図において、16
はマイクロプログラムアドレスレジスタ、20はマイクロ
プログラムコードレジスタおよび21はマイクロプログラ
ム実行制御回路である。
As shown in FIG. 2, the code replacement circuit 13 includes a code replacement control bit register (BR) 17, a switching circuit 18 and a multiplexer 19. In addition, in FIG. 2, 16
Is a micro program address register, 20 is a micro program code register, and 21 is a micro program execution control circuit.

本発明の特徴は、第1図において、第2図に示すよう
に、コード置換え制御ビットレジスタ(BR)17、切換え
回路18およびマルチプレクサ19を含むコード置換え回路
13を設けたことにある。
A feature of the present invention is that a code replacement circuit including a code replacement control bit register (BR) 17, a switching circuit 18 and a multiplexer 19 as shown in FIG. 2 in FIG.
I have set up 13.

次に、本第一実施例の動作について説明する。Next, the operation of the first embodiment will be described.

一般に電子計算機システムは、第5図に示すように、複
数個の通信制御装置3および4が、主記憶装置2や、他
の入出力装置(A)5、入出力装置(B)6および入出
力装置(C)7とともに、中央処理装置1から出ている
共通バス100に接続されて構成される。第1図におい
て、マイクロプロセッサ8は、データの送受信制御等を
読出し専用記憶装置12または書換え可能記憶装置14に格
納されているマイクロプログラムに従って行う。ローカ
ル記憶装置9は、データの送受信バッファ、制御テーブ
ル等を格納する。バスインタフェース回路11は、共通バ
ス100と通信制御装置3および4内の内部バス200とのデ
ータおよびコントロール信号の授受を行う。回路インタ
フェース回路10は、マイクロプログラム制御により各種
通信方式、速度などに応じた回線制御動作を行う。コー
ド置換え回路13は、読出し専用記憶装置12内のマイクロ
プログラムコードを置換え条件が発生したとき、書換え
可能記憶装置14内の対応アドレスにあらかじめ用意され
ているROMマイクロプログラムコードに置き換える制御
を行う。
Generally, in an electronic computer system, as shown in FIG. 5, a plurality of communication control devices 3 and 4 are connected to the main storage device 2, another input / output device (A) 5, an input / output device (B) 6 and an input device. Together with the output device (C) 7, it is connected to the common bus 100 output from the central processing unit 1. In FIG. 1, the microprocessor 8 controls transmission / reception of data according to a microprogram stored in the read-only storage device 12 or the rewritable storage device 14. The local storage device 9 stores a data transmission / reception buffer, a control table, and the like. The bus interface circuit 11 exchanges data and control signals between the common bus 100 and the internal buses 200 in the communication control devices 3 and 4. The circuit interface circuit 10 performs line control operation according to various communication methods, speeds, etc. by microprogram control. The code replacement circuit 13 performs control to replace the microprogram code in the read-only storage device 12 with the ROM microprogram code prepared in advance at the corresponding address in the rewritable storage device 14 when a replacement condition occurs.

第2図において、マイクロプログラムアドレスレジスタ
16はマイクロプログラムのアドレスを格納する。置換え
制御ビットレジスタ回路(BR)17は、読出し専用記憶装
置12の実行マイクロプログラムに対応して、1ビットず
つ「0」または「1」を保持し、マイクロプログラムア
ドレスレジスタ16で指定された実行マイクロプログラム
アドレスに対応するビットが「1」という置換え条件が
発生したときには、切換え回路18を制御することによ
り、マルチプレクサ19の出力を読出し専用記憶装置12側
から書換え可能記憶装置14側に切り換える動作を行う。
マルチプレクサ19は、読出し専用記憶装置12側または書
換え可能記憶装置14側のいずれか一方を選択する。マイ
クロプログラムコードレジスタ20は、読出し専用記憶装
置12または書換え可能記憶装置14のいずれか一方から出
力されるマイクロプログラムコードを格納する。マイク
ロプログラム実行制御回路21は、マイクロプログラムレ
ジスタ20から出力されるマイクロプログラムコードを実
行制御し、次の実行マイクロプログラムアドレスを決定
する。
In FIG. 2, the microprogram address register
16 stores the address of the microprogram. The replacement control bit register circuit (BR) 17 holds “0” or “1” bit by bit corresponding to the execution microprogram of the read-only storage device 12, and executes the execution microprogram specified by the microprogram address register 16. When a replacement condition in which the bit corresponding to the program address is "1" occurs, the output of the multiplexer 19 is switched from the read-only storage device 12 side to the rewritable storage device 14 side by controlling the switching circuit 18. .
The multiplexer 19 selects either the read-only storage device 12 side or the rewritable storage device 14 side. The micro program code register 20 stores the micro program code output from either the read-only storage device 12 or the rewritable storage device 14. The microprogram execution control circuit 21 executes and controls the microprogram code output from the microprogram register 20 and determines the next execution microprogram address.

読出し専用記憶装置12内には通信制御を実行するための
マイクロプログラムを主記憶装置2から書換え可能記憶
装置14に転送するためのマイクロプログラム、通信制御
装置3および4の動作確認とハードウェアロジックの診
断とを行うためのマイクロプログラム、ならびに通信制
御装置3および4をイニシャライズするためマイクロプ
ログラムが格納される。読出し専用記憶装置12および書
換え可能記憶装置14内のマイクロプログラムアドレスは
16ビットで、さらに、マイクロプログラムコードも16ビ
ットで、各々容量は前者は4KW(ワード)、後者は64KW
(ワード)である。第2図においては、マイクロプログ
ラムアドレスおよびマイクロプログラムコードは、16進
で表示されている。
In the read-only storage device 12, a microprogram for transferring a microprogram for executing communication control from the main storage device 2 to the rewritable storage device 14, operation confirmation of the communication control devices 3 and 4 and hardware logic A micro program for performing diagnosis and a micro program for initializing the communication control devices 3 and 4 are stored. The microprogram addresses in the read-only storage device 12 and the rewritable storage device 14 are
It is 16 bits, and the micro program code is also 16 bits. The capacity is 4 KW (word) for the former and 64 KW for the latter.
(Word). In FIG. 2, the microprogram address and the microprogram code are represented in hexadecimal.

置換え対象となる読出し専用記憶装置12内のマイクロプ
ログラムコードは、ROMマイクロプログラムコードのコ
ード置換え制御ビットレジスタ17のマイクロプログラム
アドレスに対応するビットが「1」のもので、マイクロ
プログラムアドレス「0002H」および「03FEH」の「FFEF
H」および「102CH」である。置換え対象となる読出し専
用記憶装置12内のマイクロプログラムコード「FFEFH
および「102CH」は、書換え可能記憶装置14内の対応す
るマイクロプログラムアドレス「0002H」および「03F
EH」のマイクロプログラムコード「836CH」および「E11
2H」である。コード置換え制御ビットレジスタ17内のマ
イクロプログラムアドレスに対応したビットが「1」の
場合、切換え回路18により、マルチプレクサ19を動作さ
せ、書換え可能記憶装置14から出力される置換え対象と
なるマイクロプログラムコードを取り出して、所望の動
作を実行制御する。
The microprogram code in the read-only storage device 12 to be replaced is one in which the bit corresponding to the microprogram address of the code replacement control bit register 17 of the ROM microprogram code is "1", and the microprogram address "0002 H ". And "FFEF" of "03FE H "
H 2 "and 102 C H ". Micro program code “FFEF H ” in read-only memory 12 to be replaced
And "102C H " are the corresponding microprogram addresses "0002 H " and "03F" in rewritable storage device 14.
"E H " microprogram code "836C H " and "E11
2 H ”. When the bit corresponding to the microprogram address in the code replacement control bit register 17 is "1", the switching circuit 18 causes the multiplexer 19 to operate so that the microprogram code to be replaced, which is output from the rewritable storage device 14, is generated. It is taken out and the desired operation is executed and controlled.

コード置換え制御ビットレジスタ17内の置換え制御ビッ
トの初期状態はオール「0」である。ROMマイクロプロ
グラムコードの置換えが必要なときは、所望の置換えパ
ターンビットを主記憶装置2から内部バス200を介して
コード置換え制御ビットレジスタ17内に書き込むように
する。同時に書換え可能記憶装置14へのマイクロプログ
ラムコードも、所望の置換えパターンビットにしたもの
を、主記憶装置2から書換え可能記憶装置14へ転送する
ようにする。
The initial state of the replacement control bits in the code replacement control bit register 17 is all "0". When the ROM microprogram code needs to be replaced, the desired replacement pattern bit is written from the main memory 2 into the code replacement control bit register 17 via the internal bus 200. At the same time, the microprogram code for the rewritable storage device 14 is also transferred to the rewritable storage device 14 from the main storage device 2 with the desired replacement pattern bits.

また、通信制御装置3および4に転送する前記置換えパ
ターンビットおよび書換え可能記憶装置14のマイクロプ
ログラムコードは、通常は主記憶装置2上にある必要は
なく、外部記憶装置内にあってもよいし、システムジェ
ネレーション時にだけ主記憶装置2内に用意し、転送後
は消去してもかまわない。
Further, the replacement pattern bits transferred to the communication control devices 3 and 4 and the microprogram code of the rewritable storage device 14 do not normally need to be in the main storage device 2, but may be in an external storage device. It may be prepared in the main storage device 2 only during system generation and deleted after transfer.

以上説明したように、本第一実施例は、読出し専用記憶
装置内のマイクロプログラムコードを、置換え条件が発
生したとき、書換え可能記憶装置内の対応するアドレス
にあらかじめ用意されているマイクロプログラムコード
に置き換える手段を具備することにより、デバッグ手段
の変更または追加を行う場合、読出し専用記憶装置の交
換をその都度行う必要がなくなり、デバッグ効率の向上
および、交換費用の削減化ができ、かつROMシミュレー
タを使用しなくても効率的なデバッグが可能となる効果
がある。
As described above, in the first embodiment, the microprogram code in the read-only storage device is changed to the microprogram code prepared in advance at the corresponding address in the rewritable storage device when the replacement condition occurs. By providing the replacement means, when the debug means is changed or added, it is not necessary to replace the read-only storage device each time, the debugging efficiency can be improved and the replacement cost can be reduced, and the ROM simulator can be installed. This has the effect of enabling efficient debugging without using it.

第3図は本発明の第二実施例を示すブロック構成図、第
4図はそのコード置換え回路の詳細とその関連回路とを
示すブロック構成図である。
FIG. 3 is a block diagram showing a second embodiment of the present invention, and FIG. 4 is a block diagram showing details of the code replacement circuit and its related circuits.

第3図によると、本第二実施例は、マイクロプログラム
を格納する読出し専用記憶装置(ROM)12と、書換え可
能記憶装置(RAM)14と、マイクロプログラムアドレス
をトレースするアドレストレース記憶装置(ATM)15と
を備えたデータ通信システムの通信制御装置3および4
において、アドレストレース記憶装置15によるマイクロ
プログラムのトレースが停止状態でかつ読出し専用記憶
装置12内のマイクロプログラムコードを修正する置換え
条件が発生したときに、前記マイクロプログラムコード
を書換え可能記憶装置14内の対応アドレスにあらかじめ
用意されたマイクロプログラムコードに置き換えるコー
ド置換え手段としてのコード置換え回路13aを備えてい
る。
According to FIG. 3, the second embodiment is a read-only memory device (ROM) 12 for storing microprograms, a rewritable memory device (RAM) 14, and an address trace memory device (ATM) for tracing microprogram addresses. ) Communication control devices 3 and 4 of a data communication system including
In, when the trace of the microprogram by the address trace storage device 15 is stopped and a replacement condition for modifying the microprogram code in the read-only storage device 12 occurs, the microprogram code in the rewritable storage device 14 is stored. A code replacement circuit 13a is provided as a code replacement means for replacing the microprogram code prepared in advance at the corresponding address.

すなわち、本第二実施例は、アドレストレース記憶装置
15を備えた通信制御装置3および4に本発明を適用した
ものである。
That is, the second embodiment is the address trace storage device.
The present invention is applied to the communication control devices 3 and 4 provided with 15.

第4図によると、コード置換え回路13aは、コード置換
え制御ビットレジスタ(BR)17と、切換え回路(A)18
aと、切換え回路(B)18bと、マルチプレクサ(A)19
aと、マルチプレクサ(B)19bとを含んでいる。なお、
第4図において、16はマイクロプログラムアドレスレジ
スタ、20はマイクロプログラムコードレジスタ、21はマ
イクロプログラム実行制御回路、および22はATMアドレ
スカウンタ回路である。
According to FIG. 4, the code replacement circuit 13a includes a code replacement control bit register (BR) 17 and a switching circuit (A) 18
a, the switching circuit (B) 18b, and the multiplexer (A) 19
a and a multiplexer (B) 19b. In addition,
In FIG. 4, 16 is a micro program address register, 20 is a micro program code register, 21 is a micro program execution control circuit, and 22 is an ATM address counter circuit.

本発明の特徴は、第3図において、第4図に示すよう
に、コード置換え制御ビットレジスタ(BR)17、切換え
回路(A)18aおよび(B)18bならびにアルチプレクサ
(A)19aおよび(B)19bを含むコード置換え回路13a
を設けたことにある。
The feature of the present invention is that the code replacement control bit register (BR) 17, the switching circuits (A) 18a and (B) 18b, and the multiplexers (A) 19a and (B) in FIG. 3 are shown in FIG. Code replacement circuit 13a including 19b
Has been established.

次に、本第二実施例の動作について説明する。Next, the operation of the second embodiment will be described.

コード置換え回路13aは、読出し専用記憶装置12内のマ
イクロプログラムコードを、アドレストレース記憶装置
(ATM)15のアドレストレース手段が停止していてかつ
置換え条件が発生したとき、アドレストレース記憶装置
15内の対応アドレスにあらかじめ用意されているマイク
ロプログラムコードに置換える制御を行う。
The code replacement circuit 13a, when the address trace means of the address trace storage device (ATM) 15 is stopped and a replacement condition occurs, the microprogram code in the read-only storage device 12 is addressed.
Control to replace the corresponding address in 15 with the prepared micro program code.

第4図において、ATMアドレスカウンタ回路22は、アド
レストレース記憶装置15のアドレスを指示し、マイクロ
プログラムアドレスレジスタ16の出力をマルチプレクサ
(A)19aを通して、アドレストレース記憶装置15の指
示されるアドレスに、ラウンドロビン式に順次格納す
る。マルチプレクサ(A)19aはマイクロプログラムア
ドレスレジスタ16側またはATMアドレスカウンタ回路22
側のいずれか一方を選択する。切換え回路(A)18aは
アドレストレース手段を停止するときには、マルチプレ
クサ(A)19aをマイクロプログラムアドレスレジスタ1
6側に切り換え、アドレストレース手段を動作させると
きには、マルチプレクサ(A)19aをATMアドレスカウン
タ回路22側に切り換え、かつアドレストレース手段を停
止される。マルチプレクサ(B)19bは、読出し専用記
憶装置12側、アドレストレース記憶装置15側、または書
換え可能記憶装置14側のいずれか一方を選択する。切換
え回路(B)18bは、マルチプレクサ(B)19bの入力を
切り換えるための回路であり、マイクロプログラムコー
ドレジスタ20は、読出し専用記憶装置12、アドレストレ
ース記憶装置15、または書換え可能記憶装置14のいずれ
から出力されるマイクロプログラムコードを格納する。
他は前述の第一実施例と同様である。
In FIG. 4, the ATM address counter circuit 22 indicates the address of the address trace storage device 15, and the output of the microprogram address register 16 is passed through the multiplexer (A) 19a to the address indicated by the address trace storage device 15. Sequentially store in a round robin fashion. The multiplexer (A) 19a is the side of the microprogram address register 16 or the ATM address counter circuit 22.
Select either side. The switching circuit (A) 18a sets the multiplexer (A) 19a to the microprogram address register 1 when stopping the address tracing means.
When switching to the 6 side and operating the address tracing means, the multiplexer (A) 19a is switched to the ATM address counter circuit 22 side and the address tracing means is stopped. The multiplexer (B) 19b selects either the read-only storage device 12 side, the address trace storage device 15 side, or the rewritable storage device 14 side. The switching circuit (B) 18b is a circuit for switching the input of the multiplexer (B) 19b, and the microprogram code register 20 is either the read-only storage device 12, the address trace storage device 15, or the rewritable storage device 14. Stores the microprogram code output from.
Others are the same as those in the first embodiment described above.

読出し専用記憶装置12、書換え可能記憶装置14およびア
ドレストレース記憶装置15のアドレスは16ビットで、か
つ内部ビット幅も16ビットであり、各々容量は、読出し
専用記憶装置12とアドレストレース記憶装置15が4KW
で、書換え可能記憶装置14が64KWである。第4図におい
ては、マイクロプログラムアドレス、トレースアドレ
ス、マイクロプログラムコードおよび内部ビットは16進
で表示されている。
The addresses of the read-only storage device 12, the rewritable storage device 14, and the address trace storage device 15 are 16 bits, and the internal bit width is also 16 bits, and the capacities of the read-only storage device 12 and the address trace storage device 15 are respectively. 4KW
Thus, the rewritable storage device 14 is 64KW. In FIG. 4, the microprogram address, trace address, microprogram code and internal bits are represented in hexadecimal.

置換え対象となる読出し専用記憶装置12内のマイクロプ
ログラムコードは、コード置換え制御ビットレジスタ17
のマイクロプログラムアドレスに対応するビットが
「1」のもので、マイクロプログラムアドレス「000
2H」および「03FEH」の「0CEDH」および「102CH」であ
る。置換え対象となる読出し専用記憶装置12内のマイク
ロプログラムコード「0CEDH」および「102CH」は、アド
レストレース記憶装置15内の対応アドレスのマイクロプ
ログラムコード「836CH」および「E112H」である。この
とき、アドレストレース記憶装置15のアドレストレース
手段は、切換え回路(A)18aを制御し禁止されてい
る。コード置換え制御ビットレジスタ17内のマイクロプ
ログラムアドレスに対応したビットが「1」の場合、切
換え回路(B)18bによりマルチプレクサ(B)19bを動
作させ、アドレストレース記憶装置15から出力される置
換え対象となるマイクロプログラムコードを取り出し
て、所望の動作を実行制御する。
The microprogram code in the read-only storage device 12 to be replaced is the code replacement control bit register 17
If the bit corresponding to the micro program address of "1" is "1", the micro program address "000
2 H ”and“ 03 FE H ”are“ 0 CED H ”and“ 102 C H ”. Replace subject to read-only memory microprograms code "0CED H" in 12 and "102C H" is an address trace microprogram code corresponding address in the memory device 15 "836c H" and "E112 H". At this time, the address trace means of the address trace storage device 15 controls the switching circuit (A) 18a and is prohibited. When the bit corresponding to the microprogram address in the code replacement control bit register 17 is "1", the switching circuit (B) 18b causes the multiplexer (B) 19b to operate, and the replacement target output from the address trace storage device 15 is selected. The micro program code is taken out and the desired operation is executed and controlled.

コード置換え制御ビットレジスタ17内の置換え制御ビッ
トの初期状態はオール「0」である。ROMマイクロプロ
グラムコードの置換えが必要なときは、所望の置換えパ
ターンビットを主記憶装置2から内部バス200を介して
コード置換え制御ビットレジスタ17内に書込むようにす
る。同時に書換え可能記憶装置14へのマイクロプログラ
ムコードも、所望の置換えパターンビットにしたもの
を、主記憶装置2からアドレストレース記憶装置15へ転
送するようにする。このとき、アドレストレース記憶装
置15のアドレストレース手段は停止させておくことは当
然である。
The initial state of the replacement control bits in the code replacement control bit register 17 is all "0". When the ROM microprogram code needs to be replaced, a desired replacement pattern bit is written into the code replacement control bit register 17 from the main memory 2 via the internal bus 200. At the same time, the microprogram code for the rewritable memory device 14 is also transferred to the address trace memory device 15 from the main memory device 2 with the desired replacement pattern bits. At this time, it is natural that the address trace means of the address trace storage device 15 is stopped.

また、通信制御装置3および4に転送するアドレストレ
ース記憶装置15内の置換えパターンビットおよび書換え
可能記憶装置14のマイクロプログラムコードは、通常は
主記憶装置2上にある必要はなく、外部記憶装置内にあ
ってもよいし、システムジェネレーション時にだけ主記
憶装置2内に用意し、転送後は消去してもかまわない。
Further, the replacement pattern bit in the address trace storage device 15 and the microprogram code of the rewritable storage device 14 which are transferred to the communication control devices 3 and 4 do not usually need to be in the main storage device 2, but in the external storage device. Alternatively, it may be provided in the main storage device 2 only during system generation, and may be erased after transfer.

以上説明したように、本第二実施例は、読出し専用記憶
装置内のマイクロプログラムコードを、アドレストレー
ス手段が停止していてかつ置換え条件が発生したとき、
アドレストレース記憶装置内の対応アドレスにあらかじ
め用意されているマイクロプログラムコードに置き換え
る手段を備えることにより、マイクロプログラムのデバ
ッグ変更または追加を行う場合、読出し専用記憶装置の
交換をその都度行う必要がなくなり、デバッグ効率の向
上、フィールド出荷後の読出し専用記憶装置の交換費用
の削減ができ、かつROMシミュレータを使用しなくても
効率的なデバッグが可能となる効果がある。
As described above, according to the second embodiment, when the microprogram code in the read-only storage device is stopped by the address trace means and the replacement condition occurs,
By providing means for substituting the prepared microprogram code at the corresponding address in the address trace storage device, it becomes unnecessary to replace the read-only storage device each time when the debug change or addition of the microprogram is performed. This has the effects of improving the debugging efficiency, reducing the replacement cost of the read-only storage device after field shipment, and enabling efficient debugging without using a ROM simulator.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明は、読出し記憶装置内のマ
イクロプログラムコードの置換え条件が発生したとき、
またはアドレストレース記憶装置のアドレストレースが
停止状態でかつ前記置換え条件が発生したときに、前記
マイクロプログラムコードを書換え可能記憶装置内にあ
らかじめ格納されたマイクロプログラムコードに置き換
えるコード置換え手段を設けることにより、置換え時
に、前記読出し専用記憶装置の交換の必要がなくなり、
その交換費用の削減と、デバッグの効率の向上とを図る
効果がある。
As described above, the present invention provides, when a replacement condition of the microprogram code in the read storage device occurs,
Alternatively, by providing code replacement means for replacing the microprogram code with the microprogram code stored in advance in the rewritable storage device when the address trace of the address trace storage device is stopped and the replacement condition occurs, At the time of replacement, there is no need to replace the read-only storage device,
This has the effect of reducing the replacement cost and improving the efficiency of debugging.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の第一実施例を示すブロック構成図。 第2図はそのコード置換え回路の詳細と関連回路とを示
すブロック構成図。 第3図は本発明の第二実施例を示すブロック構成図。 第4図はそのコード置換え回路の詳細と関連回路とを示
すブロック構成図。 第5図は本発明が適用されるシステムの一例を示すブロ
ック構成図。 1……中央処理装置、2……主記憶装置、3、4……通
信制御装置、5……入出力装置(A)、6……入出力装
置(B)、7……入出力装置(C)、8……マイクロプ
ロセッサ、9……ローカル記憶装置、10……回線インタ
フェース回路、11……バスインタフェース回路、12……
読出し専用記憶装置(ROM)、13、13a……コード置換え
回路、14……書換え可能記憶装置(RAM)、15……アド
レストレース記憶装置(ATM)、16……マイクロプログ
ラムアドレスレジスタ、17……コード置換え制御ビット
レジスタ(BR)、18……切換え回路、18a……切換え回
路(A)、18b……切換え回路(B)、19……マルチプ
レクサ、19a……マルチプレクサ(A)、19b……マルチ
プレクサ(B)、20……マイクロプログラムコードレジ
スタ、21……マイクロプログラム実行制御回路、22……
ATMアドレスカウンタ回路、100……共通バス、200……
内部バス、300……回線インタフェース線。
FIG. 1 is a block diagram showing the first embodiment of the present invention. FIG. 2 is a block diagram showing the details of the code replacement circuit and related circuits. FIG. 3 is a block diagram showing the second embodiment of the present invention. FIG. 4 is a block diagram showing the details of the code replacement circuit and related circuits. FIG. 5 is a block diagram showing an example of a system to which the present invention is applied. 1 ... Central processing unit, 2 ... Main memory device, 3,4 ... Communication control device, 5 ... Input / output device (A), 6 ... Input / output device (B), 7 ... Input / output device ( C), 8 ... Microprocessor, 9 ... Local storage device, 10 ... Line interface circuit, 11 ... Bus interface circuit, 12 ...
Read-only memory (ROM), 13, 13a ... Code replacement circuit, 14 ... Rewritable memory (RAM), 15 ... Address trace memory (ATM), 16 ... Micro program address register, 17 ... Code replacement control bit register (BR), 18 ... switching circuit, 18a ... switching circuit (A), 18b ... switching circuit (B), 19 ... multiplexer, 19a ... multiplexer (A), 19b ... multiplexer (B), 20 ... Micro program code register, 21 ... Micro program execution control circuit, 22 ...
ATM address counter circuit, 100 …… common bus, 200 ……
Internal bus, 300 ... Line interface line.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】マイクロプログラムを格納する読出し専用
記憶装置と、書換え可能記憶装置と、マイクロプログラ
ムアドレスをトレースするアドレストレース記憶装置と
を備えたデータ通信システムの通信制御装置において、 前記アドレストレース記憶装置によるマイクロプログラ
ムのトレースが停止状態でかつ前記読出し専用記憶装置
内のマイクロプログラムコードを修正する置換え条件が
発生したときに、前記マイクロプログラムコードを前記
書換え可能記憶装置内の対応するアドレスにあらかじめ
用意されたマイクロプログラムコードに置き換えるコー
ド置換え手段を 備えたことを特徴とする通信制御装置。
1. A communication control device for a data communication system, comprising: a read-only memory device for storing a microprogram; a rewritable memory device; and an address trace memory device for tracing a microprogram address. When the trace of the microprogram by the above is stopped and a replacement condition for modifying the microprogram code in the read-only storage device occurs, the microprogram code is prepared in advance at a corresponding address in the rewritable storage device. A communication control device comprising code replacement means for replacing with a micro program code.
JP63288340A 1988-11-15 1988-11-15 Communication control device Expired - Lifetime JPH0782463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63288340A JPH0782463B2 (en) 1988-11-15 1988-11-15 Communication control device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63288340A JPH0782463B2 (en) 1988-11-15 1988-11-15 Communication control device

Publications (2)

Publication Number Publication Date
JPH02133851A JPH02133851A (en) 1990-05-23
JPH0782463B2 true JPH0782463B2 (en) 1995-09-06

Family

ID=17728931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63288340A Expired - Lifetime JPH0782463B2 (en) 1988-11-15 1988-11-15 Communication control device

Country Status (1)

Country Link
JP (1) JPH0782463B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255604B1 (en) 1995-05-31 2001-07-03 Canon Kabushiki Kaisha Coordinate detecting device for outputting coordinate data when two points are simultaneously depressed, method therefor and computer control device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6015968B2 (en) * 1975-04-17 1985-04-23 日本電気株式会社 control storage
JPS60126731A (en) * 1983-12-14 1985-07-06 Hitachi Ltd Program control method

Also Published As

Publication number Publication date
JPH02133851A (en) 1990-05-23

Similar Documents

Publication Publication Date Title
US4414627A (en) Main memory control system
EP0338317B1 (en) Information processor operative both in direct mapping and in bank mapping and the method of switching the mapping schemes
US4967339A (en) Operation control apparatus for a processor having a plurality of arithmetic devices
JPH0776932B2 (en) Data transmission method
US5473749A (en) Image processing system having plurality of processors acting on image data according to stored program from host computer
JPH0782463B2 (en) Communication control device
JPH0192851A (en) Switching device for address space
JPS6410854B2 (en)
JPS59112325A (en) Electronic computer system
US5434979A (en) Disk drive controller
JPH01239485A (en) Large-scale integrated circuit
JP2000029508A (en) Programmable controller
KR950006585B1 (en) Micro program control apparatus and control method thereof
JP4174272B2 (en) Device controller
JP3006487B2 (en) Emulation device
JPS5870357A (en) Microprogrammed processor and operation thereof
JPH0279149A (en) System for transferring data of recorder
JPH06242944A (en) Command execution circuit
JPH07325757A (en) Storage management device
JPH04312134A (en) Information processor
JPH01136237A (en) Communication control equipment
JPH07234858A (en) Processor with communication function
JPS62217483A (en) Memory device
JPH04155454A (en) Information processor
JPH03164849A (en) Microprocessor and microprocessor system