Nothing Special   »   [go: up one dir, main page]

JPH0766366A - 半導体積層構造体およびそれを用いた半導体装置 - Google Patents

半導体積層構造体およびそれを用いた半導体装置

Info

Publication number
JPH0766366A
JPH0766366A JP5211179A JP21117993A JPH0766366A JP H0766366 A JPH0766366 A JP H0766366A JP 5211179 A JP5211179 A JP 5211179A JP 21117993 A JP21117993 A JP 21117993A JP H0766366 A JPH0766366 A JP H0766366A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
gallium arsenide
compound
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211179A
Other languages
English (en)
Inventor
信一郎 ▲高▼谷
Shinichiro Takatani
Takeshi Kikawa
健 紀川
Yoko Uchida
陽子 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5211179A priority Critical patent/JPH0766366A/ja
Priority to US08/294,504 priority patent/US5508554A/en
Publication of JPH0766366A publication Critical patent/JPH0766366A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】格子定数の違いによる転移の発生を抑制して、
欠陥の少ない積層半導体膜構造および特性劣化の少ない
半導体装置を提供する。 【構成】半導体積層構造に、１層以上の欠損型化合物層
を挿入する。 【効果】格子の不一致によって生じた歪が、欠損型化合
物層の有する多量の空孔によって緩和されて、転位の発
生および伝播が抑制され、欠陥による特性劣化の少ない
半導体装置が再現性良く、安価に製造できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体積層構造体および
それを用いた半導体装置に関し、特に欠陥が低減された
異種半導体の積層構造体およびこの積層構造体を有する
半導体装置に関する。
【０００２】
【従来の技術】近年、各種多様な半導体装置の実現およ
び半導体装置あるいは回路の性能向上を目的として、異
なる半導体の積層構造体が多く利用されている。このよ
うな半導体積層構造体の例としては、アルミニウムガリ
ウムヒ素／ガリウムヒ素、インジウムガリウムヒ素／ガ
リウムヒ素、ガリウムヒ素／シリコン等がある。これら
の半導体積層構造体を用いる半導体装置として、例えば
シリコン基板上にガリウムヒ素等のＩＩＩ−Ｖ族化合物
半導体を成長させて、得られた積層構造体を用いる半導
体装置が知られている。
【０００３】シリコンは、大口径の基板が容易に得られ
るため、シリコン基板上にガリウムヒ素を成長させるこ
とによって、大口径のガリウムヒ素層が得らる。これに
よって安価なガリウムヒ素半導体装置が歩留りよく製造
でき、また、シリコンを用いた半導体装置とガリウムヒ
素等のＩＩＩ−Ｖ族化合物半導体を用いた半導体装置
を、同一基板上に作製することができるという利点も得
られる。
【０００４】その他の例としては、ガリウムヒ素基板上
に成長したインジウムガリウムヒ素を用いる半導体装置
もある。インジウムガリウムヒ素は、ガリウムヒ素より
電子の移動度が大きいので、高速な電子素子が得られ、
光通信に用いられる１μｍ以上の長波長の発光が可能で
ある等の利点がある。
【０００５】半導体積層構造を半導体素子の動作領域内
に用いることもできる。例えば、バンドギャップの大き
い半導体にドープされた不純物から供給された電子ある
いは正孔が、バンドギャップの小さい半導体に形成する
二次元電子ガスをチャネルに用いる電界効果型トランジ
スタが提案されている。該バンドギャップの小さい半導
体は、通常大きな電子移動度を有しているため、高速の
電界効果型トランジスタが得られる。
【０００６】この他、ドープされたチャネルとゲート電
極の間にバンドギャップの大きい半導体層を挿入し、ゲ
ート電極とチャネルの間の耐圧を確保した構造の電界効
果型トランジスタも提案されている。
【０００７】また、このような半導体積層構造体を用い
た他の半導体装置として、ヘテロ接合バイポーラトラン
ジスタも提案されている。この場合、バイポーラトラン
ジスタのエミッタ層には、ベース層よりバンドギャップ
の大きい半導体が用いられる。これにより、電流増幅率
の大きいバイポーラトランジスタが得られる。
【０００８】以上は電子デバイスの例であるが、この
他、レーザ、発光素子、受光素子、太陽電池等、各種光
素子も、半導体積層構造を用いて実現することが可能で
ある。これらの光素子では、バンドギャップの異なる各
種半導体層を組み合わせることによって、発光素子から
発生され、あるいは受光素子で吸収される、光の波長や
発生もしくは吸収効率等が調節される。
【０００９】電子素子や光素子の電極構造に半導体積層
構造が用いられる場合もある。特に、第１の半導体層が
ｎ型の場合は、第１の半導体層と電極の間に、伝導帯下
端が第１の半導体層より小さい半導体層を挿入し、第１
の半導体層がｐ型の場合は、価電子帯上端が第１の半導
体層より大きい第２の半導体層を挿入して、第１の半導
体層と電極の間にオーム性の接触を得る方法がしばしば
用いられる。ｎ型半導体としてはインジウムガリウムヒ
素、ｐ型半導体としてはインジウムガリウムヒ素のほか
アンチモンを構成元素とする化合物半導体、例えばイン
ジウムガリウムアンチモン、ガリウムアンチモン等が多
く用いられる。
【００１０】
【発明が解決しようとする課題】欠陥の少ない良好な単
結晶半導体からなる半導体積層構造（ヘテロ構造）を得
るには、結晶構造が同等であるか、あるいは原子間の結
合の形態が類似し、かつ格子定数がよく一致しているこ
とが望ましい。しかし一般に異なる半導体の格子定数は
完全に一致することは稀である。比較的格子定数がよく
一致しているヘテロ構造の例としてはアルミニウムガリ
ウム砒素／ガリウム砒素構造があり、各種半導体装置に
応用されている。アルミニウムガリウムヒ素（ＡｌxＧ
ａ1-xＡｓ）とガリウムヒ素との格子定数の不一致（格
子不整合）は、ＡｌＡｓ混晶比ｘが１の時最大となり、
約０.１４％である。ｘ＝０.３のアルミニウムガリウム
ヒ素が最もよく用いられるが、この時の格子不整合は約
０.０４％である。
【００１１】格子不整合が０.１４％より大きい半導体
積層構造もしばしば用いられる。しかし、この場合は界
面に転位とよばれる欠陥が発生する問題がある。例えば
ガリウム砒素／シリコン構造の格子不整合は約４％、ま
たインジウムガリウム砒素／ガリウム砒素構造では、イ
ンジウムガリウム砒素（ＩｎxＧａ1-xＡｓ）のインジウ
ムヒ素混晶比ｘが０．５程度の場合、格子不整合はやは
り約４％と大きい。このため、上層に成長する半導体層
の厚さが、ある臨界膜厚を越えると歪を緩和するために
転位が発生する。臨界膜厚ｈｃは所謂力学的平衡モデル
では下記式（１）で表すことができる（ジャーナル オ
ブ バキューム サイエンス アンドテクノロジー、ボ
リューム１２、１２６ページ, Journal of Vacum Scie
nce and Technology Vol.12,page 126)）。
【００１２】
【数１】 ｈｃ＝ｂ＊（ｌｎ（ｈｃ／ｂ）＋１）／８π／ｆ／（１＋ν） （１） ただし、ｂはバーガーズベクトル、ｆは格子不整合、ν
はポアッソン比である。 転位は成長中に導入される
他、成長後、基板を冷却する過程で、熱膨張係数の不一
致によって生ずるる歪を緩和するために導入される場合
もある。転位が上層、下層の半導体層中に生ずると、キ
ャリアの散乱やｎ形、ｐ形不純物の活性化率の低下、少
数キャリアの再結合による寿命の減少等を引き起こすた
め、半導体装置の特性劣化を引き起こす。
【００１３】半導体装置を、厚く成長された半導体層の
表面近くに形成する場合も、転位は線欠陥であるため、
界面で発生した転位の一部は表面まで到達してしまう。
電極構造では、例えば前記第１の半導体層がｎ型であ
り、前記第２の半導体層としてインジウムガリウムヒ素
を用いる場合、伝導帯下端を小さくするためにインジウ
ムヒ素混晶比を大きくしすぎると、転位の発生によっ
て、不純物の活性化率やキャリアの移動度が低下し、イ
ンジウムガリウムヒ素層や第１の半導体層を含む下地の
半導体層の抵抗が増加するため、かえって接触抵抗が増
加してしまう。
【００１４】また、転位の導入によって歪の緩和が起こ
らない場合、つまり半導体層が歪を有する場合は、歪に
よってバンド構造が変化してしまうという問題もある。
バンド構造の変化により伝導帯下端、価電子帯上端のエ
ネルギ−位置やバンドギャップ、キャリアの有効質量が
変化する。例えばガリウムヒ素やアルミニウムガリウム
ヒ素に挟まれたインジウムガリウムヒ素において、格子
不整合による圧縮歪が存在する場合、伝導電子の有効質
量が大きくなり、移動度が小さくなる問題がある。これ
は、インジウムガリウムヒ素層を伝導チャネルに用いる
電界効果型トランジスタでは、動作速度の減少を引き起
こす。
【００１５】格子不整合の大きい異種半導体の積層構造
において、界面で発生する転位を界面付近に閉じ込め、
表面に伝播するのを抑える試みがいくつかなされてい
る。例えばシリコン上にガリウム砒素を成長させる場合
は、二段階成長法、傾斜基盤の使用、ひずみ超格子の挿
入等がある（応用物理第６１巻第２号１２６ペ−ジ）。
しかしいずれの方法においても、表面に到達する転位の
面内密度は１０6／ｃｍ2程度と大きい。
【００１６】この他の方法として、界面に中間層を挿入
する方法も提案されている。この方法は、シリコン上に
ガリウムヒ素を成長する場合では、例えば両者の界面に
フッ化カルシウム層を挿入して成長を行なう（打越政弘
他、第３９回応用物理学関係連合講演会講演予稿集２６
６ペ−ジ）。またガリウムヒ素／シリコン界面にインジ
ウム砒素層を挿入する方法も提案されている（八谷佳明
他、第５３回応用物理学学術講演会講演予稿集３０３ペ
−ジ）。
【００１７】しかし、上記いずれの方法においても、転
位密度の大幅な低減は達成されていない。
【００１８】本発明の目的は、上記従来の問題を解決す
ることのできる、新しい半導体積層構造およびそれを用
いた半導体装置を提供することにある。
【００１９】
【課題を解決するための手段】上記目的は、半導体積層
構造に、欠損型格子を有する化合物（以下欠損型化合物
と呼ぶ）層を一層以上挿入することにより達成される。
また、半導体装置においては、該半導体装置を構成する
半導体積層構造に、一層以上の上記欠損型化合物層を挿
入すればよい。
【００２０】欠損型化合物とは、化学量論組成であるに
もかかわらず、結晶構造の利用できる格子点の全部を占
めることができないような化学式を持つ化合物をいう。
代表的な例としては、ＩＩＩ族元素のカルコゲナイド、
すなわちＩＩＩ−ＶＩ族化合物のうちＩＩＩ族原子２に
対してＶＩ族原子３の組成を有する化合物がある。例え
ばＧａ2Ｓｅ3、Ｇａ2Ｓ3、Ｇａ2Ｔｅ3が挙げられる。こ
れらのＩＩＩ−ＶＩ族化合物は基本的にはガリウム砒素
と同じセン亜鉛鉱型格子構造、あるいはそれに近い構造
を有するが、陽イオンであるＩＩＩ族原子の格子点のう
ち、１／３が空孔なっている。これらの化合物の混合物
も同様であり、本発明における欠損型化合物に含まれる
ものとする。このほかＡｇ2ＨｇＩ4、ＨｇＧａ2Ｔｅ4に
代表される化合物も含まれる。これらの化合物では陽イ
オンの１／４格子点が空孔となっている。
【００２１】
【作用】欠損型化合物層はＩＩＩーＶ族、ＩＶ族半導体
と同一あるいは非常に近い構造を有するので、半導体積
層構造を作製する際、欠損型化合物層を挿入しても良好
なエピタキシャル成長を行なうことができる。さらに、
欠損型化合物層を挿入すれば、格子不整合や熱膨張係数
の差によって生ずる歪を、該欠損型化合物層が有してい
る大量の空孔によって容易に緩和され、これにより、転
位の発生は効果的に抑制される。
【００２２】あるいは、上記空孔によって、発生する転
位を界面近傍に留まらせ、上層および下層の半導体層へ
の伝幡を抑制することができる。これにより、散乱によ
るキャリアの移動度の低下、ｎ形あるいはｐ形不純物の
活性化率の低下、少数キャリアの再結合による寿命の減
少が抑えられ、特性の良好な半導体装置が得られる。
【００２３】また、界面での歪の緩和が促進されること
により、歪によるバンド構造の変更を抑えることができ
る。これにより、例えば電界効果型トランジスタの伝導
チャネルに近接して、欠損型化合物層を設けることによ
って、該トランジスタの高速化が可能である。
【００２４】第１の半導体層と電極の間に、第１の半導
体層がｎ型の場合は、伝導帯下端が第１の半導体層より
小さい第２の半導体層が、また、第１の半導体層がｐ型
の場合は、価電子帯上端が第１の半導体層より大きい第
２の半導体層が、それぞれ設けられていることを特徴と
する電極構造において、該第１の半導体層と第２の半導
体層の間に欠損型化合物層を挿入すれば、該第１およに
第２の半導体層中の転位の発生が抑えられ、接触抵抗の
小さい良好なオーム性電極構造が得られる。
【００２５】特に第１の半導体層がｎ型のＩＩＩーＶ族
半導体であり、またはＶＩ族元素、すなわちセレン、イ
オウ、テルルを構成元素とする欠損型化合物層を用いる
場合、積層構造形成中に含まれるセレン、イオウ、テル
ルの一部を、容易に上層の半導体層中に拡散させること
ができる。セレン、イオウ、テルルは、ＩＩＩーＶ族半
導体中でｎ型の不純物となるため、該上層の半導体層を
自動的に不純物添加して電子濃度を大きくすることがで
きるという利点もある。これにより、転位の発生が完全
に抑えられなかった場合でも、電子濃度増大により半導
体層の抵抗の増加を抑え、接触抵抗の小さい電極構造が
得られる。
【００２６】欠損型化合物は化学量論組成を有するの
で、含まれる空孔にはボンドの切れた所謂ダングリング
ボンドは付随していない。従って、空孔は半導体装置に
好ましくない電子準位を作らないので、欠損型化合物層
を挿入することによって半導体装置の性能が劣化する恐
れはない。
【００２７】
【実施例】〈実施例１〉まず、ガリウムヒ素上にインジ
ウムガリウム砒素を成長した例について図１により説明
する。周知の分子線エピタキシー法を用いて、ガリウム
ヒ素基板１上にガリウムヒ素緩衝層２を成長した後、欠
損型化合物層３を成長する。本実施例では、該欠損型化
合物層３としてＧａ2Ｓｅ3層を用い、厚さは約１ｎｍと
した。次にインジウムガリウムヒ素層４を成長した。イ
ンジウムガリウムヒ素層４の混晶比、即ち化学式Ｉｎx
Ｇａ1-xＡｓにおけるｘの値は約０.５とした。これらの
半導体層の成長には、気体を原料として用いる方法、例
えば有機金属気相成長法等、分子線エピタキシー法以外
の方法を用いてもよい。
【００２８】ガリウムヒ素とインジウムガリウムヒ素の
間の格子不整合により発生する転位は、欠損型化合物層
３付近に集中するため、上層のインジウムガリウムヒ素
層４へは伝幡し難く、そのため、転位密度の小さい良好
なインジウムガリウムヒ素層４が得られる。
【００２９】次にシリコン上にガリウムヒ素等のＩＩＩ
ーＶ族化合物半導体を積層した例について図２を用いて
説明する。表面を清浄化したシリコン基板１１上に欠損
型化合物層３として、Ｇａ2Ｓｅ3層３を形成した。なお
上記のように、基板上に緩衝層を形成した後、該欠損型
化合物層３を形成してもよい。次に、該欠損型化合物層
３上にガリウムヒ素層１２を成長した。基板１１のシリ
コンとガリウムヒ素層２の間の格子不整合により発生す
る転位は、欠損型化合物層３付近に集中するため、上層
のガリウムヒ素層１２へは伝幡し難くなる。このため、
転位密度の小さい良好なガリウムヒ素層１２が得られ
る。
【００３０】以上、ガリウムヒ素上にインジウムガリウ
ムヒ素を成長する場合、及びシリコン上にガリウムヒ素
を成長する場合について説明したが、ある基板上に該基
板と格子定数の異なる別の半導体層を形成する他の組み
合わせについても同様である。 また、欠損型化合物層
としてＧａ2Ｓｅ3以外の化合物層、例えばＧａ2Ｓ3、Ｇ
ａ2Ｔｅ3等を用いてもよい。さらに、これらの欠損型化
合物の混合物を用いてもよい。混合物を用いる場合、混
晶比を変えて該化合物層の格子定数を調節し、界面で発
生する転位の数を低減することができる。
【００３１】また、本実施例では欠損型化合物層を一層
のみ挿入したが、二層以上の欠損型化合物層を挿入する
ことにより、さらに転位密度を低減することができる。
この例を、ガリウムヒ素基板上にインジウムガリウムヒ
素層を成長する場合について、図３を用いて説明する。
【００３２】ガリウムヒ素基板１上に、ガリウムヒ素緩
衝層２を成長した後、欠損型化合物層３ｎ（ただし、ｎ
＝１〜ｎ）とインジウムガリウムヒ素層５ｎ（ただしｎ
＝１〜ｎ−１）を交互に成長させた。次いで欠損型化合
物層３ｎ上にインジウムガリウムヒ素層４を成長した。
欠損型化合物層３ｎ（ただしｎ＝１〜ｎ）としては、Ｇ
ａ２Ｓｅ３、Ｇａ２Ｓ３、Ｇａ２Ｔｅ３あるいはこれら
の化合物の混合物を用いることができる。該欠損型化合
物層３ｎ（ただしｎ＝１〜ｎ）は、いずれも上層への転
位の伝幡を抑える効果を有するため、最上層のインジウ
ムガリウムヒ素層４の転位密度を大幅に低減することが
できた。なお、インジウムガリウムヒ素層５ｎ（ただし
ｎ＝１〜ｎ−１）のインジウム組成を基板側の層より順
次大きくしていくのも、転位の伝幡を抑えるうえで有効
である。
【００３３】以上の例では、欠損型化合物層を形成する
際、該化合物を構成する元素を供給して膜を成長する場
合を示した。しかし、下地の半導体層が該欠損型化合物
を構成する元素を含んでいる場合、該欠損型化合物層を
構成する残りの元素を気体あるいは分子線として供給
し、該下地半導体と反応させて表面に所望の欠損型化合
物層を形成することもできる。例えば、ガリウムヒ素上
に欠損型化合物層を形成する場合、基板を加熱しながら
該ガリウムヒ素表面にＳｅ分子線を照射すればよい。こ
の場合、Ｓｅ分子線の照射によって、セレン（Ｓｅ）が
表面のガリウム原子と反応し、ガリウムヒ素表面に厚さ
約０.５ｎｍのＧａ2Ｓｅ3層が形成される。この際、表
面の余分なヒ素はセレン分子線照射中に表面から脱離す
る。この方法によれば、薄い欠損型化合物層を制御性よ
く形成することできるほか、下地の半導体の構成元素を
利用しているため、形成プロセスを簡略化することがで
きるという利点もある。
【００３４】〈実施例２〉上記半導体積層構造は、種々
な半導体素子に応用することができる。電界効果型トラ
ンジスタに応用した実施例を図４および図５を用いて説
明する。
【００３５】本実施例は、アルミニウムガリウムヒ素と
ガリウムヒ素の界面に誘起される二次元電子ガスをチャ
ネルとして用いた、いわゆるｈｉｇｈ ｅｌｅｃｔｒｏ
ｎｍｏｂｉｌｉｔｙ ｔｒａｎｓｉｓｔｏｒをシリコン
基板上に製造したものである。
【００３６】まず、図４（ａ）に示したように、シリコ
ン基板１１上に分子線エピタキシー法により厚さ１０ｎ
ｍのＧａ2Ｓｅ3層３を形成し、次いでアンドープガリウ
ムヒ素層２１、ｎ型アルミニウムガリウムヒ素層２２お
よびｎ＋型ガリウムヒ素層２３を順次成長させ、さら
に、酸化シリコン膜２４を化学気相成長法によって形成
した。ただしｎ型アルミニウムガリウムヒ素層２２の厚
さは４０ｎｍとした。
【００３７】次に、図４（ｂ）に示したように、ゲート
開口部のパターンを有するレジスト膜２５を形成した
後、該開口部を介して露出された酸化シリコン膜２４を
ドライエッチングにより除去した、さらに、ｎ＋型ガリ
ウムヒ素層２３の露出された部分をエッチしてを除去し
た。
【００３８】ＴｉとＡｌの２層からなる金属膜を表面に
形成し、レジスト膜２５上に形成された該金属膜を、上
記レジスト膜２５と共に除去して、図５（ａ）に示した
ように、ゲート電極２６を形成した。
【００３９】最後に、図５（ｂ）に示したように、上記
ｎ＋型ガリウムヒ素層２３上にＡｕＧｅからなるソース
電極２７およびドレイン電極２８を形成し、電界効果型
トランジスタを形成した。上記ゲート電極２６の長さは
０.３ミクロンである。
【００４０】本実施例のトランジスタでは、ゲート電極
２６はｎ型アルミニウムガリウムヒ素層２２に接してお
り、ゲート電極２６に印加されるバイアスによって、ｎ
型アルミニウムガリウムヒ素層２２とアンドープガリウ
ムヒ素層２１の界面に誘起される二次元電子ガス２９の
濃度を調節し、ソース、ドレイン電極間を流れる電流を
制御することにより、トランジスタ動作が得られる。
【００４１】シリコン基板１１とアンドープガリウムヒ
素層２１の間にＧａ2Ｓｅ3層３が挿入されなかった場合
は、シリコン基板１１とアンドープガリウムヒ素層２１
の界面で発生した転位が、二次元電子ガス２９による導
電チャネル付近に容易に到達してしまうため、電子の移
動度や濃度の低下が起こり、良好な特性が得られない。
【００４２】してしまうため、電子の移動度や濃度の低
下が起こり、良好な特性が得られない。しかし、本実施
例のようにＧａ2Ｓｅ3層３を挿入すれば、ガリウムヒ素
基板上に化合物半導体層を積層して作製した場合と、ほ
ぼ同等の特性を有するトランジスタが得られる。本実施
例のトランジスタの伝達コンダクタンスは約２００ｍＳ
／ｍｍであった。
【００４３】本実施例ではアルミニウムガリウムヒ素と
ガリウムヒ素の界面に誘起される二次元電子ガスをチャ
ネルに用いるトランジスタの場合について説明したが、
このほか、チャネル部に不純物がドープされた構造のト
ランジスタ等でも、全く同様である。また、トランジス
タを構成する半導体としては、例えばインジウムガリウ
ムヒ素およびインジウムアルミニウムヒ素など、他の化
合物半導体を用いることができ、基板としては、ガリウ
ムヒ素およびインジウムリンなど等を同様に用いること
ができる。
【００４４】〈実施例３〉本発明を化合物半導体バイポ
ーラトランジスタに用いた実施例を図６および図７によ
り説明する。
【００４５】図６（ａ）に示したように、シリコン基板
１１上に分子線エピタキシー法により欠損型化合物層
３、アンドープガリウムヒ素層３１、ｎ型ガリウムヒ素
からなるコレクタ層３２、ｐ型ガリウムヒ素からなるベ
ース層３３およびｎ型アルミニウムガリウムヒ素とｎ型
インジウムガリウムヒ素の２層からなるエミッタ層３４
を順次成長した後、エミッタ電極３５を形成した。ただ
しベース層３３の厚さは３０ｎｍとした。また欠損型化
合物層３としてはＧａ2Ｓｅ3層を形成した。
【００４６】図６（ｂ）に示したように、上記エミッタ
電極３５をマスクにして、エミッタ層３４の露出された
部分を化学エッチングによって除去した。
【００４７】次に、絶縁膜の全面形成と全面異方性エッ
チングによる周知の方法を用いて、図７（ａ）に示した
ように、上記エミッタ電極３５とエミッタ層３４の側面
上に絶縁体からなる側壁３６を形成した後、ベース電極
３７を形成した。
【００４８】最後に、図７（ｂ）に示したように、周辺
のベース層３３を除去してコレクタ層３２を露出させ、
コレクタ電極３８を形成して、バイポーラトランジスタ
が完成した。
【００４９】シリコン基板１１とアンドープガリウムヒ
素層３１の間にＧａ2Ｓｅ3層３を挿入しなかった場合、
シリコン基板１１とアンドープガリウムヒ素層３１の界
面で発生した転位が、ベース層３３の付近に到達してし
まうため、エミッタ層３４からベース層３３に拡散ある
いは注入された少数キャリア（この場合は電子）が、転
位に付随する欠陥準位を介して正孔と再結合して、電流
増幅率等のトランジスタ特性が劣化してしまう。しか
し、本実施例のようにＧａ2Ｓｅ3層３をシリコン基板１
１とアンドープガリウムヒ素層３１の間に挿入すれば、
ガリウムヒ素基板上に作製した場合と、ほぼ同等の特性
を有するトランジスタが得られることがみとめられた。
【００５０】本実施例では、ガリウムヒ素とアルミニウ
ムガリウムヒ素のヘテロ構造を用いたバイポーラトラン
ジスタの例を示したが、他の半導体、例えばインジウム
リン、インジウムガリウムヒ素、インジウムアルミニウ
ムヒ素、インジウムガリウムヒ素リン等を用いた場合も
同様の結果が得られた。また、基板としてガリウムヒ
素、インジウムリン等を用いた場合についても同様の効
果が得られた。
【００５１】〈実施例４〉上記実施例２、３では、基板
上に成長された半導体層の表面付近に素子を作製した
が、次に素子の動作領域内に欠損型化合物層を形成する
実施例を示す。
【００５２】図８は本実施例の電界効果型トランジスタ
の断面図である。図８において、記号１はガリウムヒ素
基板、４１はアンドープガリウムヒ素層、４２および４
４は欠損型化合物層、４３はアンドープインジウムガリ
ウムヒ素層、４５はｎ型アルミニウムガリウムヒ素層、
４７はｎ＋型ガリウムヒ素層、４６はゲート電極、４８
はソース電極、４９はドレイン電極を、それぞれ表す。
【００５３】半導体層や電極の形成は、実施例２の場合
とほぼ同様に行なった。ゲート長は０.３μm、ｎ型アル
ミニウムガリウムヒ素層４５の厚さは５０ｎｍ、アンド
ープインジウムガリウムヒ素層４３の厚さは１０ｎｍで
ある。アンドープインジウムガリウムヒ素層４３のイン
ジウムガリウムヒ素（ＩｎｘＧａ１−ｘＡｓ）混晶比ｘ
は０.３である。
【００５４】また、欠損型化合物層４２、４４は下記の
ように形成した。すなわち、アンドープガリウムヒ素層
４１を成長した後、表面にセレン分子線を照射して表面
にＧａ2Ｓｅ3からなる欠損型化合物層４２を形成し、そ
の上にアンドープインジウムガリウムヒ素層４３を成長
し、再び表面にセレン分物子線を照射して、Ｇａ2Ｓｅ3
あるいはガリウムのセレン化物とインジウムのセレン化
物の混合物からなる欠損型化合物層４４を形成する。
【００５５】本実施例におけるトランジスタでは、アン
ドープインジウムガリウムヒ素層４３に誘起される二次
元電子ガスが伝導チャネルとして用いられる。アンドー
プインジウムガリウムヒ素層４３のインジウム組成比を
大きくすると、伝導電子の移動度、濃度を大きくするこ
とができ、トランジスタの性能を向上させることができ
る。しかし、欠損型化合物層が挿入されていない場合、
アンドープインジウムガリウムヒ素層のインジウム組成
比をあまり大きくすると、基板であるガリウムヒ素との
格子定数の不一致が大きくなり過ぎ、アンドープインジ
ウムガリウムヒ素層とその近傍に転位が発生して、移動
度および電子濃度が低下してしまう。従って、通常、イ
ンジウムガリウムヒ素層の厚さが１０ｎｍの場合、イン
ジウムガリウムヒ素（ＩｎｘＧａ１−ｘＡｓ）の混晶比
ｘは０.３より小さくすることが望ましい。
【００５６】一方、本実施例では、欠損型化合物層が挿
入されているので、挿入された欠損型化合物層によって
歪みが緩和され、そのためアンドープインジウムガリウ
ムヒ素層４３とその周辺における転位の形成が効果的に
抑えられる。さらに、欠損型化合物層の導入によって歪
の緩和が促進されるため、チャネルであるインジウムガ
リウムヒ素のバンド構造が歪によって変化し、移動度が
減少するという問題も抑えることができる。
【００５７】本実施例では、２層の欠損型化合物層４
２、４４をインジウムガリウムヒ素層４３を挟んで挿入
したが、いずれか一方の層のみでも、同様の効果が得ら
れた。なお、本実施例における電界効果型トランジスタ
の伝達コンダクタンスは約３００ｍＳ／ｍｍであった。
【００５８】〈実施例５〉本実施例は、欠損型化合物層
をヘテロ接合バイポーラトランジスタの動作領域内に設
けた例であり、図９を用いて説明する。図９において記
号５１はインジウムリン基板、５２アンドープインジウ
ムリン層、５３はｎ型インジウムガリウムヒ素層、５４
はｐ型インジウムガリウムヒ素層、５００および５０１
は欠損型化合物層、５５はｎ型インジウムアルミニウム
ヒ素層、５６はｎ型インジウムガリウムヒ素層、５７は
エミッタ電極、５８はベース電極、５９はベース電極で
ある。なお、ｎ型インジウムガリウムヒ素層５３はコレ
クタ層、ｐ型インジウムガリウムヒ素層５４はベース
層、ｎ型インジウムアルミニウムヒ素層５５はエミッタ
層を、それぞれ表す。
【００５９】製造方法は実施例３に示した方法と同様の
方法を用いればよい。ｎ型インジウムガリウムヒ素（Ｉ
ｎｘＧａ１−ｘＡｓ）層５３の混晶比ｘは０.５３、ｐ
型インジウムガリウムヒ素層５４の混晶比は０.５５と
した。なお、欠損型化合物層５００、５０１は、ｎ型イ
ンジウムガリウムヒ素層５３を形成した後、表面にセレ
ン分子線を照射し、次いで該表面上にｐ型インジウムガ
リウムヒ素層５４を成長した後、再度表面にセレン分子
線を照射して形成した。これによりＧａ2Ｓｅ3あるいは
ガリウムのセレン化物とインジウムのセレン化物の混合
物からなる二つの欠損型化合物層５００、５０１が、ｐ
型インジウムガリウムヒ素層５４を挟んで２層形成され
た。
【００６０】バイポーラトランジスタのような少数キャ
リアを用いる素子では、半導体中の転位等の欠陥を極力
抑え、少数キャリアの再結合を防ぐ必要がある。このた
め、積層される半導体層の混晶比を調節して、半導体層
の格子定数を基板の格子定数と合わせることが重要であ
る。バイポーラトランジスタでは、従来、インジウムガ
リウムヒ素（ＩｎｘＧａ１−ｘＡｓ）の混晶比ｘを０.
５３として、基板であるインジウムリンと格子定数を合
わせていた。しかし、本実施例では、欠損型化合物層５
００、５０１が挿入されるので、上記混晶比を０.５３
より大きくすることが可能である。
【００６１】本実施例ではベース層であるｐ型インジウ
ムガリウムヒ素層５４のｘを０.５５と大きくしたが、
これによりベース層中の電子の移動度や濃度が大きくな
り、また、エミッタ層とのバンドギャップの差が大きく
なるので、トランジスタの電流増幅率を大きくすること
ができる。さらに、ベース電極とｐ型インジウムガリウ
ムヒ素層５４の接触抵抗も小さくなり、ベース抵抗が小
さくなる。
【００６２】また、ｐ型インジウムガリウムヒ素層の混
晶比が０.５３であるような素子を作製する場合も、成
長プロセスのばらつきにより実際の混晶比が変動してし
まうと、不良がおこり易くなるが、本実施例では、欠損
型化合物層が挿入されているので、混晶比の変動による
素子特性への影響は効果的に抑えられる。
【００６３】上記実施例４、５は、本発明を電子素子へ
適用した例を示したが、レーザ等の発光素子、受光素
子、太陽電池など各種光素子にも同様に適用ることがで
きる。
【００６４】〈実施例６〉本実施例は本発明を電極構造
に応用した例であり、図１０および図１１を用いて説明
する。図１０および図１１において、記号６１、６５は
ｎ型半導体領域、６２、６６はｎ型インジウムガリウム
ヒ素領域、６３、６７は電極、６４、６８は欠損型化合
物層を、それぞれ表す。図１０ではｎ型半導体領域の上
方にｎ型インジウムガリウムヒ素領域が設けられている
が、図１１ではｎ型半導体領域の側方部にｎ型半導体領
域が設けられている。
【００６５】インジウムガリウムヒ素の伝導帯下端は小
さく電極の形成するショットキ障壁の高さが小さいた
め、ｎ型インジウムガリウムヒ素領域６２、６６を挿入
することにより、ｎ型半導体領域６１、６５と電極６
３、６７の間にオーム性の接触を得ることができる。
【００６６】しかし、ｎ型半導体領域６１、６５とｎ型
インジウムガリウムヒ素領域６２、６６の間に欠損型化
合物層６４、６８が挿入されていないと、ｎ型半導体領
域６１、６５やｎ型インジウムガリウムヒ素領域６２、
６６に転位が発生しやすい。このためｎ型半導体領域６
１、６５と電極６３、６７の間の接触抵抗が大きくなっ
てしまう。さらに、ｎ型半導体領域６１、６５やそのほ
かの領域に生じた転位によって素子の様々な特性劣化が
引き起こされる。
【００６７】しかし、本実施例のように欠損型化合物層
６４、６８が両者の間に挿入されていると、転位の発生
が著しく減少し、接触抵抗が小さく、半導体素子への影
響の少ない良好なオーム性電極が得られる。
【００６８】図１２は、本発明を実際の半導体装置（電
界効果型トランジスタ）の電極構造に適用した場合を示
す工程図である。
【００６９】まず、図１２（ａ）に示したように、分子
線エピタキシー法などの結晶成長技術を用いて、ガリウ
ムヒ素基板１上にアンドープガリウムヒ素層７１、ｐ型
ガリウムヒ素層７２、ｎ型インジウムガリウムヒ素層７
３およびアンドープアルミニウムガリウムヒ素層７４を
順次積層して形成した。ただしｎ型インジウムガリウム
ヒ素層７３の厚さは１５ｎｍ、インジウムヒ素混晶比ｘ
は０.１、またアンドープアルミニウムガリウムヒ素層
７４の厚さは、それぞれ１５ｎｍとした。
【００７０】次に、図１２（ｂ）に示したように、周知
の成膜法およびリソグラフィー技術等を用いて、表面に
タングステンシリサイドからなるゲート電極７５、酸化
シリコンからなる側壁７６を形成した後、ゲート電極７
５と側壁７６をマスクにしてアンドープアルミニウムガ
リウムヒ素層７４およびｎ型インジウムガリウムヒ素層
７３をエッチして除去した。ただし、ゲート長は０.３
μm、側壁７６の幅は０.１μmとした。
【００７１】水素ラジカル等を用いて表面を清浄化した
後、セレン分子線を照射して、表面に欠損型化合物層７
０を形成した。セレン分子線を照射する代わりに、セレ
ン化水素ガスに表面を晒してもよい。いずれの方法でも
表面にガリウム、インジウムおよびアルミニウムのセレ
ン化物からなる欠損型化合物層７０が形成された。厚さ
は約０.５ｎｍであった。
【００７２】次に、有機金属ガスを用いるエピタキシー
法等によって、ｎ型インジウムガリウムヒ素層７７を上
記欠損型化合物層７０上に選択的に成長した。ただし、
該ｎ型インジウムガリウムヒ素層７７のインジウムヒ素
混晶比ｘは界面で０.１、表面では０.８程度とし、この
間を連続的あるいは階段状に変化させた。最後にソース
電極７８、ドレイン電極７９を形成して、図１２（ｃ）
に示した電界効果型トランジスタが完成した。ソース電
極、ドレイン電極には、Ｔｉ／Ｐｔ／Ａｕからなる多層
膜を用いたが、ＡｕＧｅなど他の材料を用いたり、表面
を合金化する方法で電極を作成してもよい。
【００７３】本実施例ではｎ型インジウムガリウムヒ素
層７３をチャネルに用いたが、組成を変化させたｎ型イ
ンジウムガリウムヒ素層７７を介して、該チャネル７３
はソース電極７８およびドレイン電極７９と、それぞれ
オーム性接触する。ｎ型インジウムガリウムヒ素層７７
の表面のインジウムヒ素混晶比を十分に大きくしておけ
ば、合金化を用いない通常のショットキ接合でもオーム
性の接触が得られる。しかし、欠損型化合物層７０が挿
入されていないと、ｎ型インジウムガリウムヒ素層７７
を成長する際に、該ｎ型インジウムガリウムヒ素層７７
中に転位が発生するばかりでなく、該ｎ型インジウムガ
リウムヒ素層７７と接触する下方及び側方の半導体中に
も転移が発生する。
【００７４】このため電極７７とチャネル７３の間の接
触抵抗が大きくなる、あるいは、チャネルに発生する転
位によって、チャネル中を走行する電子の濃度や移動度
が低下する等の問題が生ずる。しかし、本実施例では、
欠損型化合物層７０が挿入されているので、転位密度は
低減されて、接触抵抗の小さい電極が得られるばかりで
なく、チャネルの劣化の少ない良好なトランジスタが得
られる。本実施例によるトランジスタは４００ｍＳ／ｍ
ｍと大きい伝達コンダクタンスを示した。
【００７５】図１３および１４は、本発明による電極構
造をヘテロ接合バイポーラトランジスタに用いた例を示
す。
【００７６】図１３（ａ）に示したように、分子線エピ
タキシー法あるいは有機金属ガスを用いる結晶成長法等
を用いて、ガリウムヒ素基板１上にアンドープガリウム
ヒ素層８１、ｎ型ガリウムヒ素層８２、ｎ−型ガリウム
ヒ素層８３、ｐ型ガリウムヒ素層８４、ｎ型アルミニウ
ムガリウムヒ素層８５およびｎ型インジウムガリウムヒ
素層８６を順次積層して成長させ、さらに、エミッタ電
極８７を形成した。
【００７７】次に、図１３（ｂ）に示したように、上記
エミッタ電極８７をマスクにして、ｎ型インジウムガリ
ウムヒ素層８６とｎ型アルミニウムガリウムヒ素層８５
の露出された部分を順次エッチングして除去した。ただ
し、ｎ型アルミニウムガリウムヒ素層８５の露出部分は
すべて除去せず、一部を残してエッチングを停止させ
た。絶縁膜からなる側壁８８と絶縁膜からなる開口パタ
ーン８９を形成した。
【００７８】次に、図１４（ａ）に示したように、エミ
ッタ電極８７、側壁８８および開口パターン８９をマス
クにして、ｎ型アルミニウムガリウムヒ素層８５および
ｐ型ガリウムヒ素層８４の露出された部分ををエッチン
グした。水素ラジカル等を用いて表面を清浄化した後、
セレン分子線を照射して、露出された表面に欠損型化合
物層８０を形成した。セレン分子線を照射する代わり
に、セレン化水素ガスに表面を晒してもよい。いずれの
方法でも表面にガリウム、アルミニウムのセレン化物か
らなる欠損型化合物層８０が形成される。欠損型化合物
層８０の厚さは約０.５ｎｍである。
【００７９】次に、エミッタ電極８７、側壁８８および
開口パターン８９をマスクにして、上記欠損型化合物層
８０上に、ｐ型インジウムガリウムヒ素層９０を選択成
長させた。ただし、該ｐ型インジウムガリウムヒ素層９
０のインジウムヒ素混晶比ｘは界面で０.１、表面では
０.８程度とし、この間を連続的あるいは階段状に変化
させた。
【００８０】該ｐ型インジウムガリウムヒ素層９０の表
面にベース電極９１を形成した後、コレクタ電極領域を
エッチングしてｎ型ガリウムヒ素層８２を露出させた
後、コレクタ電極９２を形成し、図１４（ｂ）に示した
構造を有するトランジスタを形成した。
【００８１】本実施例では、ベース層であるｐ型ガリウ
ムヒ素層８４は、組成を変化させたｐ型インジウムガリ
ウムヒ素層９０を介してベース電極９１とオーム性接触
している。しかし、欠損型化合物層８０が挿入されなか
った場合は、ｐ型インジウムガリウムヒ素層９０を成長
する際に、転位が、ｎ型インジウムガリウムヒ素層９０
中ばかりでなく、ｐ型インジウムガリウムヒ素層９０と
接触する側方および下方の半導体層中にも発生し、電極
のベース層に対する接触抵抗が大きくなる。さらにエミ
ッタ層であるｎ型アルミニウムガリウムヒ素層８５から
ベース層に拡散する電子が、転位に付随する欠陥準位で
正孔と再結合して消失し、このためトランジスタの電流
増幅率が低下する問題もおこる。しかし本実施例では、
欠損型化合物層８０が挿入されているので、転位密度が
低減がされて、接触抵抗の小さい電極が得られ、さら
に、ベース層の劣化の少ない良好なトランジスタが形成
される。
【００８２】以上の説明は、欠損型化合物層をヘテロ接
合が生ずる部分に設けた場合について行なったが、本発
明はこれに限定されるものではなく、ヘテロ接合以外の
部分に欠損型化合物層を設けてもよい。すなわち、欠損
型化合物層の上下に同種の化合物半導体層を形成して
も、ヘテロ接合と欠損型化合物層の間に介在する上記化
合物半導体層の膜厚が十分小さければ、上記本発明の効
果を得ることが可能である。
【００８３】また、本発明はＩＩＩ−Ｖ蔟およびＶＩ族
化合物半導体に限定されるものではなく、他の多くの半
導体に適用することが出来、上記と同様の効果を得るこ
とが出来ることはいうまでもない．
【００８４】
【発明の効果】本発明によれば、異種半導体の積層構造
において、格子定数の違い等に起因する転位の発生を抑
制することができ、欠陥の少ない良好な半導体積層構造
が得られる。また、異種半導体積層構造を用いる半導体
装置において、欠陥による素子特性の劣化の少ない半導
体装置を、再現性や歩留まりよく、また安価で製造する
ことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための断面
図、
【図２】本発明の第１の実施例を説明するための断面
図、
【図３】本発明の第１の実施例を説明するための断面
図、
【図４】本発明の第２の実施例を説明するための工程
図、
【図５】本発明の第２の実施例を説明するための工程
図、
【図６】本発明の第３の実施例を説明するための工程
図、
【図７】本発明の第３の実施例を説明するための工程
図、
【図８】本発明の第４の実施例を説明するための断面
図、
【図９】本発明の第５の実施例を説明するための断面
図、
【図１０】本発明の第６の実施例を説明するための断面
図、
【図１１】本発明の第６の実施例を説明するための断面
図、
【図１２】本発明の第６の実施例を説明するための工程
図、
【図１３】本発明の第６の実施例を説明するための工程
図、
【図１４】本発明の第６の実施例を説明するための工程
図。
【符号の説明】
１……ガリウムヒ素基板、２……ガリウムヒ素緩衝層、
３……欠損型化合物層、 ３ｎ……欠損型化合物層、４
……インジウムガリウムヒ素層、５ｎ……インジ ウム
ガリウムヒ素層、１１……シリコン基板、１２……ガリ
ウムヒ素層、２１ ……アンドープガリウムヒ素層、２
２……ｎ型アルミニウムガリウムヒ素層、 ２３……ｎ
＋型ガリウムヒ素層、２４……酸化シリコン膜、２５…
…レジスト 膜、２６……ゲート電極、２７……ソース
電極、２８……ドレイン電極、２９ ……二次元電子ガ
スを示す記号、３１……アンドープガリウムヒ素層３
２.コレクタ層、３３……ベース層、３４……エミッタ
層、３５……エミッタ電極、 ３６……側壁、３７……
ベース電極、３８……コレクタ電極、４１……アンド
ープガリウムヒ素層、４２……欠損型化合物層、４３…
…アンドープインジウ ムガリウムヒ素層、４４……欠
損型化合物層、４５……ｎ型アルミニウムガリ ウムヒ
素層、４６……ゲート電極、４７……ｎ＋型ガリウムヒ
素層、４８…… ソース電極、４９……ドレイン電極、
５１……インジウムリン基板、５２…… アンドープイ
ンジウムリン層、５３……ｎ型インジウムガリウムヒ素
層、５４ ……ｐ型インジウムガリウムヒ素層、５５…
…ｎ型インジウムアルミニウムヒ 素層、５６……ｎ型
インジウムガリウムヒ素層、５７……エミッタ電極、５
８ ……ベース電極、５９……コレクタ電極、６１……
ｎ型半導体領域、６２…… ｎ型インジウムガリウムヒ
素領域、６３……電極、６４……欠損型化合物層、 ６
５……半導体領域、６６……ｎ型インジウムガリウムヒ
素領域、６７……電 極、６８……欠損型化合物層、７
０……欠損型化合物層、７１……アンドープ ガリウム
ヒ素層、７２……ｐ型ガリウムヒ素層、７３……ｎ型イ
ンジウムガリ ウムヒ素層、７４……アンドープアルミ
ニウムガリウムヒ素層、７５……ゲー ト電極、７６…
…側壁、７７……ｎ型インジウムガリウムヒ素層、７８
……ソ ース電極、７９……ドレイン電極、８１……ア
ンドープガリウムヒ素層、８２ ……ｎ型ガリウムヒ素
層、８３……ｎ−型ガリウムヒ素層、８４……ｐ型ガリ
ウムヒ素層、８５……ｎ型アルミニウムガリウムヒ素
層、８６……ｎ型インジ ウムガリウムヒ素層、８７…
…エミッタ電極、８８……側壁、８９……開口パ ター
ン、９０……ｐ型インジウムガリウムヒ素層、９１……
ベース電極、９２ ……コレクタ電極、５００、５０１
……欠損型化合物層。

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】順次積層して形成された第１の半導体層、
    第２の層および第３の半導体層を具備し、上記第２の層
    は、欠損型化合物層であることを特徴とする半導体積層
    構造体。
  2. 【請求項２】上記第１および第３の半導体層は、それぞ
    れ異なる組成を有する化合物半導体からなることを特徴
    とする請求項１記載の半導体積層構造体。
  3. 【請求項３】上記第１の半導体層と上記第２の層の間に
    は、上記第３の半導体層と同じ組成を有する第４の半導
    体層が介在されていることを特徴とする請求項１若しく
    は２記載の半導体積層構造体。
  4. 【請求項４】上記第１の半導体、第２の層および第３の
    の半導体層は、それぞれＧａＡｓ，Ｇａ2Ｓｅ3およびＩ
    ｎＧａＡｓからなることを特徴とする請求項２記載の半
    導体積層構造体。
  5. 【請求項５】上記第１の半導体層、第２の層および第３
    のの半導体層は、それぞれＳｉ、Ｇａ2Ｓｅ3およびＧａ
    Ａｓからなることを特徴とする請求項１記載の半導体積
    層構造体。
  6. 【請求項６】上記第１の半導体層と上記第３の半導体層
    の間の格子不整合の割合が、０.１４％以上であること
    を特徴とする請求項１から５のいずれかに記載の半導体
    積層構造体。
  7. 【請求項７】上記第１および第３の半導体層は、式ｈｃ
    ＝ｂ＊（ｌｎ（ｈｃ／ｂ）＋１）／８π／ｆ／（１＋
    ν）で与えられる臨界厚さ以上の膜厚を有していること
    を特徴とする請求項１から６のいずれかに記載の半導体
    積層構造体。ただし、ｈｃは臨界厚さ、ｂはバーガーズ
    ベクトル、νはポアッソン比をそれぞれ表し、ｆは第１
    若しくは第３の半導体層の格子定数のうち、小さい方の
    値を大きい方の値ａ０としたとき、ｆ＝（ａ０−ａ）／
    ａで与えられる格子不整合の割合を表わす。
  8. 【請求項８】半導体基板上に積層して形成された第１の
    化合物半導体層および第２の化合物半導体層と、当該第
    ２の化合物半導体層の表面の所定の領域上に形成された
    ゲート電極と、上記第１若しくは第２の化合物半導体層
    上に上記ゲート電極を介して所定の間隔で互いに離間し
    て配置された第１導電型を有する低抵抗の第３の化合物
    半導体層と、当該第３の化合物半導体層上にそれぞれ形
    成されたソース電極およびドレイン電極を具備し、上記
    半導体基板と上記第１の化合物半導体層の間には、欠損
    型化合物層が介在していることを特徴とする半導体装
    置。
  9. 【請求項９】上記半導体基板はＳｉ、ＧａＡｓおよびＩ
    ｎＰからなる群から選ばれることを特徴とする請求項８
    記載の半導体装置。
  10. 【請求項１０】上記第１の化合物半導体層は、ＧａＡ
    ｓ、ＡｌＧａＡｓ，ＩｎＧａＡｓおよびＩｎＡｌＡｓか
    らなる群から選ばれることを特徴とする請求項８若しく
    は９記載の半導体装置。
  11. 【請求項１１】半導体基板上に積層して形成された第１
    の化合物半導体層、第１導電形を有する化合物半導体か
    らなるコレクタ層および上記第１導電型とは逆の第２導
    電型を有する化合物半導体からなるベース層と、当該ベ
    ース層の表面の所定部分上に形成された上記第１導電型
    を有する化合物半導体からなるエミッタ層と、上記コレ
    クタ層、ベース層およびエミッタ層の露出された表面上
    に形成されたコレクタ電極、ベース電極およびエミッタ
    電極を具備し、上記第１の化合物半導体層と上記半導体
    基板の間には、欠損型化合物層が介在していることを特
    徴とする半導体装置。
  12. 【請求項１２】上記半導体基板はＳｉ、ＧａＡｓおよび
    ＩｎＰからなる群から選ばれることを特徴とする請求項
    １１記載の半導体装置。
  13. 【請求項１３】上記ベース層およびエミッタは、ＧａＡ
    ｓ、ＩｎＰ、ＡｌＧａＡｓ，ＩｎＧａＡｓ，ＩｎＡｌＡ
    ｓおよびＩｎＧａＡｓＰからなる群から選ばれることを
    特徴とする請求項１１若しくは１２記載の半導体装置。
  14. 【請求項１４】上記エミッタおよびエミッタ電極の側部
    上には側壁絶縁膜が形成されていることを特徴とする請
    求項１１から１３のいずれかに記載の半導体装置。
  15. 【請求項１５】半導体基板上に積層して形成された第１
    の化合物半導体層、第１導電形を有する化合物半導体か
    らなるコレクタ層および上記第１導電型とは逆の第２導
    電型を有する化合物半導体からなるベース層と、当該ベ
    ース層の表面の所定部分上に形成された上記第１導電型
    を有する化合物半導体からなるエミッタ層と、上記コレ
    クタ層、ベース層およびエミッタ層の露出された表面上
    にそれぞれ形成されたコレクタ電極、ベース電極および
    エミッタ電極を具備し、上記ベース層の少なくとも上方
    若しくは下方には、欠損型化合物層が形成されているこ
    とを特徴とする半導体装置。
JP5211179A 1993-08-26 1993-08-26 半導体積層構造体およびそれを用いた半導体装置 Pending JPH0766366A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5211179A JPH0766366A (ja) 1993-08-26 1993-08-26 半導体積層構造体およびそれを用いた半導体装置
US08/294,504 US5508554A (en) 1993-08-26 1994-08-23 Semicoductor device having defect type compound layer between single crystal substrate and single crystal growth layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5211179A JPH0766366A (ja) 1993-08-26 1993-08-26 半導体積層構造体およびそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH0766366A true JPH0766366A (ja) 1995-03-10

Family

ID=16601726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211179A Pending JPH0766366A (ja) 1993-08-26 1993-08-26 半導体積層構造体およびそれを用いた半導体装置

Country Status (2)

Country Link
US (1) US5508554A (ja)
JP (1) JPH0766366A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623560B2 (en) 2000-07-18 2003-09-23 Sony Corporation Crystal growth method
US7276735B2 (en) 2002-03-29 2007-10-02 Kabushiki Kaisha Toshiba Laminated semiconductor substrate and optical semiconductor element

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2351841A (en) * 1999-07-06 2001-01-10 Sharp Kk A semiconductor laser device
US6693033B2 (en) * 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) * 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US20030026310A1 (en) * 2001-08-06 2003-02-06 Motorola, Inc. Structure and method for fabrication for a lighting device
US6639249B2 (en) * 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) * 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP2003297750A (ja) * 2002-04-05 2003-10-17 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US20040086802A1 (en) * 2002-10-31 2004-05-06 Gibson Gary A. Two-dimensional materials and methods for ultra-high density data storage and retrieval
US7169619B2 (en) * 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate
US6963090B2 (en) 2003-01-09 2005-11-08 Freescale Semiconductor, Inc. Enhancement mode metal-oxide-semiconductor field effect transistor
US7495239B2 (en) * 2005-12-22 2009-02-24 Asml Netherlands B.V. Method for cleaning a lithographic apparatus module, a cleaning arrangement and a lithographic apparatus comprising the cleaning arrangement
US7504643B2 (en) * 2005-12-22 2009-03-17 Asml Netherlands B.V. Method for cleaning a lithographic apparatus module, a cleaning arrangement and a lithographic apparatus comprising the cleaning arrangement
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752818A (en) * 1985-09-28 1988-06-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor device with multiple recombination center layers
US5258631A (en) * 1987-01-30 1993-11-02 Hitachi, Ltd. Semiconductor device having a two-dimensional electron gas as an active layer
JPH07107935B2 (ja) * 1988-02-04 1995-11-15 株式会社東芝 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623560B2 (en) 2000-07-18 2003-09-23 Sony Corporation Crystal growth method
US7276735B2 (en) 2002-03-29 2007-10-02 Kabushiki Kaisha Toshiba Laminated semiconductor substrate and optical semiconductor element

Also Published As

Publication number Publication date
US5508554A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
JP3116731B2 (ja) 格子不整合系積層結晶構造およびそれを用いた半導体装置
JP2528537B2 (ja) 電界効果トランジスタ
JP2801624B2 (ja) ヘテロ接合バイポーラトランジスタ
Ueda Reliability issues in III–V compound semiconductor devices: optical devices and GaAs-based HBTs
JP3177283B2 (ja) ＧａＡｓデバイスの製造方法および該方法により製造されたデバイス
JPH07118531B2 (ja) ホットエレクトロン・ユニポーラ・トランジスタ
JP2689057B2 (ja) 静電誘導型半導体装置
US5206524A (en) Heterostructure bipolar transistor
US5338942A (en) Semiconductor projections having layers with different lattice constants
EP0405832B1 (en) Doping procedures for semiconductor devices
JP2005251820A (ja) ヘテロ接合型電界効果トランジスタ
JP3421306B2 (ja) 化合物半導体装置
JPH03278542A (ja) 半導体装置
JP3415608B2 (ja) ヘテロバイポーラトランジスタ
JP2020009799A (ja) トンネル電界効果トランジスタ
JPH09246527A (ja) 半導体装置
JPH05335346A (ja) 半導体装置及びその製造方法
JP3616745B2 (ja) 半導体装置の製造方法
JP2708492B2 (ja) 半導体装置の製造方法
JPH0289325A (ja) 化合物半導体の構造体及びその形成方法
JPH1140892A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2541280B2 (ja) 半導体装置
JP3963043B2 (ja) 電界効果型トランジスタ用エピタキシャルウェハの製造方法
JPH09293854A (ja) 高濃度ドープ半導体およびその製造方法