JPH0740045B2

JPH0740045B2 - 半導体加速度センサ

Info

Publication number: JPH0740045B2
Application number: JP31875287A
Authority: JP
Inventors: トロンナムチャイクライソン; 浩一村上
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1987-12-18
Filing date: 1987-12-18
Publication date: 1995-05-01
Anticipated expiration: 2010-05-01
Also published as: JPH01162159A

Description

【発明の詳細な説明】〔発明の利用分野〕この発明は、バッチ処理で形成可能なストッパ構造を有
する半導体加速度センサに関する。

〔従来技術〕

従来の半導体加速度センサとしては、例えば、アイイ
ーイーイーエレクトロンデバイセス（IEEE Ele
ctron Devices,vol.ED−26,No.12,p.1911,Dec.1979
“Ａ Batch−Fabricated Silicon Accelerometer"）に
記載されているものがある。

第２図は、上記の装置の斜視図及びＡ−Ａ′、Ｂ−Ｂ′
断面図である。第２図において、21はSi基板、22はSi片
持梁、23はSiおもり、24は空隙、25はピエゾ抵抗であ
る。

第２図に示す半導体加速度センサにおいては、加速度が
加わったときにSiおもり23が変位し、それによってSi片
持梁22に歪を生ずる。このSi片持梁22の表面にはピエゾ
抵抗25が形成されており、Si片持梁22に歪を生ずるとピ
エゾ抵抗効果によってピエゾ抵抗25の抵抗値が変化す
る。この抵抗値の変化を検出することによって、加速度
を検出することができる。

また、上記のセンサチップの実装構造としては、第３図
（斜視図及びＸ−Ｘ′断面図）に示すような構造が示さ
れている。これは、落下等の過大加速度による片持梁の
折れを防ぐための構造であり、Si片持梁22、Siおもり23
を有するSi基板21を下部ストッパ26、上部ストッパ27の
２つのストッパで挾んだ構造となっている。

〔発明が解決しようとする問題点〕

しかしながら、上記のような構造の加速度センサにおい
ては、次のごとき問題がある。

まず第１に、上記の構造では、梁を形成してからストッ
パを形成するまでの間はおもりの変位を抑える機能が無
いので、チップの取り扱いに多大の注意を払う必要が生
じ、また、取り扱いが悪いと料の破壊を招き、歩留まり
が低下するという問題がある。

第２に、ストッパ形成工程が複雑になり、コストが上昇
するという問題がある。すなわち、加速度センサを半導
体で形成する目的の一つは、バッチ処理によって１チッ
プ当りのコスト低減を図ることであり、IC製造で明らか
なように、ウェハ上に多数のチップを作り、同時に処理
することによって安定した品質でコストの安い製品を生
産できるのであるが、第３図のように梁形成後に上下ス
トッパを接着して形成する構造ではコストが大幅に上昇
してしまう。

第３に、ストッパ形成の困難さの問題がある。すなわ
ち、第３図の構造では、梁の設計によってはストッパと
おもりの距離を数μｍ〜数十μｍの精度で制御せねばな
らず、ストッパの形成及びチップとの接着に高い精度が
要求され、高度なストッパ製造技術、ストッパ接着技術
が必要となり、そのため、実装コストも高くなり、とい
う問題がある。

更に、前記のごとき加速度センサにおいては、他軸感度
を小さくするため、Siおもり23の上面に金属等のおもり
を付加することがあるが、そのような金属おもりの厚さ
には、どうしてもバラツキが生じるので、おもりとスト
ッパとの距離（第３図のSiおもり23の上面に形成した金
属おもりと上部ストッパ27との間隔）を精密に設定する
ことが難しく、そのため高精度の効果が得られるストッ
パを実現するのが困難になる、という問題もある。

本発明は、上述のごとき従来技術の種々の問題を解決す
るためになされたものであり、センサチップ形成時、即
ちウェハプロセス中にストッパを形成することが出来、
性能が安定で均一であり、かつ、安価で量産に適した半
導体加速度センサを提供することを目的とする。

〔問題を解決するための手段〕上記の問題を解決するため、本発明においては、加速度
検出方向すなわち上記梁部が歪む方向を垂直方向とした
場合に、上記おもり部の上記固定部と対向する部分に上
記おもり部と一体になって設けられた単数又は複数の第
１突起部と、上記固定部の上記おもり部と対向する部分
に上記固定部と一体になって設けられ、かつ上記第１突
起部と垂直方向に所定間隔を開けて相互に少なくとも一
部が重なり合う単数又は複数の第２突起部とを備えるよ
うに構成している。

上記のように構成したことにより、本発明においては、
過大な加速度が印加されておもり部と固定部との相互位
置の変位が大きくなった場合には、上記第１突起部と第
２突起部とが当たってそれ以上の変位を阻止するので、
梁部に損傷が生じないように有効に保護することができ
る。

〔発明の実施例〕

第１図は、本発明の一実施例図であり、平面図及びＡ−
Ａ′断面図、Ｂ−Ｂ′断面図を示す。

第１図において、一端にSiおもり12を持つSi片持梁13が
Si支持部（固定部）11に固定されており、Si片持梁13の
表面にはピエゾ抵抗14が形成されている。ここまでは前
記第２図の従来例と同様である。

Siおもり12の周辺部およびSi支持部11のSiおもり12側の
所定の領域には、それぞれSiおもり側の第１突起部15、
Si支持部側の第２突起部16が次のように形成されてい
る。すなわち、第１突起部15と第２突起部16とは、第１
と第２突起部間の所定の空隙17を介して重なり合うよう
に形成されている。

重なり方としては、第１図のＡ−Ａ′断面図右側やＢ−
Ｂ′断面図右側のように、第１突起部15が第２突起部16
の上になるような重なり方と、第１図のＢ−Ｂ′断面図
左側のように第２突起部16が第１突起部15の上になるよ
うな重なり方とがあり、両方の重なり方を持つように第
１突起部15と第２突起部16が形成される。

次に作用を説明する。

第１図に示したα_１方向（紙面表面から裏面へ向かう方
向）の加速度を印加すると、Siおもり12がα_１と反対方
向に変位し、第１図のＢ−Ｂ′断面図左側で第１突起部
15の第２突起部16との間の空隙17が狭まる。そして過大
な加速度が印加された場合には、第１突起部15と第２突
起部とが当たるので、Siおもり12の変位が止められる。
したがってSi片持梁13に過大な応力が加わらず、Si片持
梁13の破損を防ぐことができる。

同様に、α_１方向（裏面から紙面表面へ向かう方向）の
過大な加速度が印加された場合には、第１図のＡ−Ａ′
断面図右側やＢ−Ｂ′断面図右側で第１突起部15が第２
突起部16に当たるので、Siおもり12の変位が止められ
る。

また、第１と第２突起部間空隙17の大きさは任意に設定
可能であり、この値によって測定可能な印加加速度の範
囲が決まる。

次に、第４図は第１図の装置の製造工程の第１の実施例
を示す図である。

第４図において、まず、（ａ）では、〈100〉面のｐ形S
i基板41上に、所定の厚さの下部ｎ形Si層42と下部エッ
チング用ｐ形Si窓43を形成する。下部ｎ形Si層42の形成
法としては熱拡散法やエピタキシャル成長法等がある。
また下部エッチング用ｐ形Si窓43を形成するには、熱拡
散を用いる方法と、下部ｎ形Si層42を熱拡散法で形成す
る際にあらかじめ下部エッチング用ｐ形Si窓43が残るよ
うにして拡散を行う方法とがある。

次に、（ｂ）では、下部ｎ形Si層42や下部エッチング用
ｐ形Si窓43の上にｐ形Si層44を熱拡散法やエピタキシャ
ル成長法を用いて形成する。このｐ形Si層44の厚さによ
って第１と第２突起部空隙17が決まる。

次に、（ｃ）では、ｐ形Si層44上に上部ｎ形Si層45と上
部エッチング用ｐ形Si窓46を形成する。形成法としては
下部ｎ形Si層42及び下部エッチング用ｐ形Si窓43と同様
な方法を用いることが出来る。

次に、（ｄ）では、熱拡散法を用いて所定の領域にピエ
ゾ抵抗14を形成した後、裏面の所定領域にSiエッチング
用マスクとなるSiO₂膜、又はSi₃N₄膜を形成し、その
後、下部ｎ形Si層42と上部ｎ形Si層43を陽極としてアル
カリエッチング液を用いるエレクトロ・ケミカル・エッ
チング法を用いて、選択的にｐ形Siのエッチングを行
う。なお、エレクトロ・ケミカル・エッチング法につい
ての詳細は、特開昭61−97572号（半導体加速度センサ
の製造方法）等に記載されている。

上記のエッチングの結果、Si支持部11、Siおもり12、Si
片持梁13、第１突起部15およびストッパとなる第２突起
部16が同時に形成される。

上記のように、本実施例においては、ウェハ・プロセス
中にSi片持梁折れ防止用のストッパを形成できるため、
歩留まりが向上し、さらに後にストッパを形成する必要
がないために実装コストが軽減する。

また、ストッパの精度はウェハ・プロセス中に形成する
ｐ形Si層の厚さで決まるため、非常に高精度に形成する
ことが可能である。

さらに、上記のプロセスの特徴の一つに、エレクトロ・
ケミカル・エッチング法を用いてSi片持梁13を形成する
のと同時にストッパを形成することがある。そのためス
トッパを形成するために特別な工程を必要とせず、容易
にストッパを形成することができる。

なお、第４図の製造工程においては、第１突起部15と第
２突起部16を形成するために、下部ｎ形Si層42、ｐ形Si
層44および上部ｎ形Si層45を用いているが、下部ｎ形Si
層42、ｐ形Si層44、および上部ｎ形Si層45は、必ずしも
全面に形成する必要はなく、ストッパ構造を形成する領
域のみに形成しても良い。その一例として第５図に示す
ような構造がある。

また、ｐ形Si層44は、第１突起部15と第２突起部16を形
成するときにのみ必要であり、形成後にｐ形Si層44が全
てエッチングされてなくなってしまってもかまわない。
その一例を第６図に示す。

さらに、本発明は前記第１図に示した片持梁構造のみに
適用できるのではなく、第７図に示すような両持梁等の
ように複数の梁構造にも同様に適用することが出来る。

次に、第８図は、本発明の製造方法の第２の実施例を示
す図である。

第８図において、まず、（ａ）では、〈111〉面のｐ形S
i基板41上に所定の厚さの下部ｎ形Si層42と下部エッチ
ング用ｐ形Si窓43を形成する。

次に、（ｂ）では、下部ｎ形Si層42や下部エッチング用
ｐ形Si窓43の上にSiO₂層50を酸素イオン注入法を用いて
形成し、さらにSiO₂層50上にSi層45をエピタキシャル成
長法を用いて形成する。このSiO₂層50の厚さによって第
１と第２突起部間空隙17が決まる。

次に、（ｃ）では、Si層45の所定領域に上部エッチング
用窓46を形成する。このエッチング用窓46としてｐ形Si
を用いる場合には、熱拡散法を用いて形成することが出
来る。また、エッチング用窓46としてSiO₂を用いる場合
は、Si層45の所定領域を熱酸化することによって形成す
る。

次に、（ｄ）では、熱拡散法を用いて所定領域にピエゾ
抵抗14を形成した後、Si基板の裏面の所定領域にSiエッ
チング用マスクとなるSiO₂膜又はSi₃N₄膜を形成し、そ
の後、下部ｎ形Si層42とSi層45を陽極としてアルカリエ
ッチング液を用いるエレクトロ・ケミカル・エッチング
法を用いて、Si基板裏の所定領域と下部エッチング用ｐ
形Si窓43をエッチングする。エッチング用窓46がｐ形Si
の場合には、このとき同時にエッチングする。

最後に、SiO₂層50をエッチングする。エッチング用窓46
がSiO₂の場合には、同時にエッチング用窓46もエッチン
グする。

上記のウェハ・プロセスの結果として、Si支持部11、Si
おもり12、Si片持梁13、第１突起部15およびストッパと
して作用する第２突起部16が同時に形成される。

次に、本発明の製造方法の第３の実施例について説明す
る。

従来の半導体加速度センサの製造法としては、例えば第
９図に示すようなものがある。

この従来例は、特開昭61−97572号（半導体加速度セン
サの製造方法）に示されているエレクトロ・ケミカル・
エッチング法を用いた前記第２図に示す半導体加速度セ
ンサの製造法である。なお、この場合のエレクトロ・ケ
ミカル・エッチング法は、ｎ形Siを陽極としてアルカリ
エッチング液を用いて選択的にｐ形Siをエッチングする
方法である。

第９図において、まず、（ａ）では、〈100〉面のｐ形S
i基板141上に、所定の厚さのｎ形Si層128とｐ形Si窓129
を形成する。ｎ形Si層128は熱拡散法もしくはエピタキ
シャル成長法によって形成され、ｐ形Si窓129は熱拡散
法もしくはｎ形Si層128を熱拡散法で形成する際にあら
かじめｐ形Si窓129が残るようにして拡散を行なう方法
によって形成される。さらに、ｎ形Si層128上の所定領
域に熱拡散法を用いてピエゾ抵抗25が形成される。

次に、（ｂ）では、ｐ形Si基板141の裏面の所定領域にS
iエッチング用マスクとなるのSiO₂膜又はSi₃N₄膜を形成
した後、ｎ形Si層128を陽極としてアルカリエッチング
液を用いるエレクトロ・ケミカル・エッチング法を用い
て選択的にｐ形Siのエッチングを行なう。その結果、Si
支持部21、Siおもり23、Si片持梁22、および空隙24が同
時に形成される。

しかしながら、このような従来の半導体加速度センサの
製造法においては、エレクトロ・ケミカル・エッチン
グの異方性が強く、〈111〉面でエッチングが止まるの
で、第10図（ａ）の部分拡大図に示すように、第９図の
Y,Y′点に応力が集中しやすい構造となるため、応力の
集中によってSi片持梁が折れやすい、〈111〉面でエ
ッチングが止まるため、例えば第11図のような構造のｐ
形Siをエッチングすることが出来ず、加工出来る構造に
制限がある、等の問題があった。

本実施例は、ｐ形Siを選択的にエッチング出来るような
等方性エッチングを用いることによって上記問題点を解
決したものである。

第12図は上記の製造方法を示す実施例図である。

第12図において、まず、（ａ）では、ｐ形Si基板221上
に所定の厚さの下部ｎ形Si層242と下部エッチング用ｐ
形Si窓243を形成する。この下部ｎ形Si層242の形成法と
しては熱拡散法とエピタキシャル成長法がある。また下
部エッチング用ｐ形Si窓243を形成する方法としては、
熱拡散を用いる方法と、下部ｎ形Si層242を熱拡散法で
形成する際にあらかじめ下部エッチング用ｐ形Si窓243
が残るようにして拡散を行なう方法とがある。

次に、（ｂ）では、下部ｎ形Si層242や下部エッチング
用ｐ形Si窓242の上に、ｐ形Si層244を熱拡散法やエピタ
キシャル成長法を用いて形成する。このｐ形Si層244の
厚さによって第１と第２突起部間空隙17が決まる。

次に、（ｃ）では、ｐ形Si層244上に、上部ｎ形Si層245
と上部エッチング用ｐ形Si窓246を形成する。この形成
法としては、下部ｎ形Si層242及び下部エッチング用ｐ
形Si窓243と同様な方法がある。

次に、（ｄ）では、所定領域に熱拡散法を用いてピエゾ
抵抗14を形成した後、ｐ形Si基板221の裏面の所定領域
にマスクとなるSiO₂膜又はSi₃N₄膜を形成する。次に、
弗化水素酸中での陽極処理法を用いてｐ形Siの多孔質化
を行なう。なお、多孔質工程については、特開昭48−10
2988号に詳細に記載されている。

次に、（ｅ）では、多孔質化したｐ形Siを等方性エッチ
ングし、また酸化してからできた酸化膜をエッチングす
る。その結果、Si支持部11、Siおもり12、Si片持梁13、
第１突起部15およびストッパとして作用する第２突起部
16が同時に形成される。

上記の製造方法においては、エッチング工程が等方性エ
ッチングであるため、従来例のような異方性エッチング
を用いた場合と違って、前記のＹ部のような応力が集中
する角部が形成されない。すなわち、本実施例の製造工
程によって製造した場合は、第10図（ｂ）のＹ部に示す
ように、丸みを帯びた形状となり、前記第10図（ａ）の
Ｙ部に比べて応力が集中しない構造になっていることが
わかる。

このように、応力が集中しにくいことによってSi片持梁
の耐量が高くなる。

更に、上記第12図の実施例の場合には、エッチングが等
方的であるため、〈111〉面によるエッチングの止まり
がなく、したがって任意の構造のエッチングを行うこと
が可能となる。

なお、第12図の実施例は、Si片持梁13を形成するのと同
時にSi片持梁折れ防止用のストッパを形成するものを示
しているが、前記第２図のごとき従来構造の装置に本実
施例を適用した場合にも、応力が集中しない構造となる
ので、Si片持梁の耐量を向上させることが出来る。

なお、この実施例の場合も、前記第４図の実施例と同様
に、下部ｎ形Si層242、ｐ形Si層244、および上部ｎ形Si
層245は、必ずしも全面に形成する必要はなく、ストッ
パ構造を形成する領域のみに形成しても良い。その一例
として前記第５図に示すような構造がある。

また、ｐ形Si層244は、第１突起部15の第２突起部16を
形成するときにのみ必要であり、形成後にｐ形Si層244
が全てエッチングされてなくなってしまってもかまわな
い。その一例として前記第６図に示すような構造があ
る。

次に、第13図は、本発明の製造方法の第４の実施例図で
ある。

第13図において、まず（ａ）では、〈100〉面のｐ型Si
基板321上の所定の領域に高濃度p⁺埋込領域322を形成す
る。

次に、（ｂ）では、全面に所定の厚さ（例えば10μｍ）
のｎ形Si層323をエピタキシャル成長させる。

次に、（ｃ）では、ｎ形Si層323の一部領域に第２のｐ
型領域324を拡散によって形成する。この際、高濃度p⁺
埋込領域322も同時に上方にも拡散し、高濃度p⁺埋込領
域322の上部とｐ型領域324の下部とは接続される。

次に、（ｄ）では、所定の領域に高濃度n⁺領域325を形
成する。この高濃度n⁺領域325は後に突起部となる領域
である。

さらに、この高濃度n⁺領域325は、後に行なうエレクト
ロ・ケミカル・エッチング時におけるｎ型Si層323のオ
ーミックコンタクト用として必要に応じて形成してもよ
い。

次に、（ｅ）では、所定の領域にｐ型の不純物拡散を行
ない、ピエゾ抵抗14を形成する。なお表面には、SiO₂も
しくはSi₃N₄などの絶縁膜が表面保護膜326として形成さ
れる。

次に、（ｆ）では、表面の所定の領域の表面保持膜326
をフォトエッチングによって除去する。

次に、（ｇ）では、ピエゾ抵抗取り出し配線327および
後のエレクトロ・ケミカル・エッチング時の電圧印加電
極328を形成する。この配線327及び電極328の材質とし
ては、Al,Cr,Au,Ti,Niなどの金属の単層膜もしくは複合
膜が用いられる。

次に、（ｈ）では、裏面の所定領域にSiエッチング用マ
スク329として、SiO₂膜又はSi₃N₄膜を形成する。

次に、（ｉ）では、電圧印加電極328を陽極としてアル
カリエッチング液を用いるエレクトロ・ケミカル・エッ
チング法を用いてSiエッチングを行なう。その結果、セ
ンサチップには、固定部（支持部）11、Siおもり12、Si
片持梁13、第１突起部15、第２突起部16、第１と第２突
起部間の空隙17が形成される。この際、空隙17の大きさ
は、ｐ型領域324と高濃度n⁺領域325の拡散の差で決ま
る。

なお、この実施例では、エレクトロ・ケミカル・エッチ
ングを行なう際の電圧印加電極328の形成をピエゾ抵抗
取り出し配線327の形成と同時に行なったが、これに限
るものではなく、配線327を形成した後、絶縁膜等をは
さんで、その後、全面に電極328を形成する方法なども
可能である。

また、第13図（ｉ）では、Siおもり12の上に金属おもり
30をのけた構造を示している。この金属おもり30の形成
法としては、メッキ法や接着法、あるいはハンダなどを
溶かして接着する方法などがある。

〔発明の効果〕

以上説明したごとく、本発明においては、過大な加速度
が印加されておもり部と固定部との相互位置の変位が大
きくなった場合には、第１突起部と第２突起部とが当た
ってそれ以上の変位を阻止するので、梁部に損傷が生じ
ないように有効に保護することができる。

また、ウェハ・プロセス中にSi片持梁折れ防止用のスト
ッパを形成できるため、歩留まりが向上し、さらに後に
ストッパを形成する必要がないために実装コストが軽減
する。

さらに、エレクトロ・ケミカル・エッチング法を用いて
Si片持梁を形成するのと同時にストッパを形成すること
により、ストッパを形成するために特別な工程を必要と
せず、容易にストッパを形成することができる。

また、第12図の実施例の場合には、エッチング工程が等
方性エッチングであるため、応力が集中する角部を形成
しない構造にすることが出来、それによってSi片持梁の
耐量を向上させることが出来る。また、エッチングが等
方的であるため、〈111〉面によるエッチングの止まり
がなく、任意の構造のエッチングを行うことが可能とな
る。

【図面の簡単な説明】

第１図は本発明の一実施例図、第２図及び第３図は従来
装置の一例図、第４図は本発明の製造方法の第１の実施
例図、第５、第６、第７図はそれぞれ第４図の応用例
図、第８図は本発明の製造方法の第２の実施例図、第９
図は従来の製造方法を示す図、第10図は第９図は部分拡
大図、第11図は従来技術の問題点を示す図、第12図は本
発明の製造方法の第３の実施例図、第13図は本発明の製
造方法の第４の実施例図である。〈符号の説明〉 11……Si支持部（固定部） 12……Siおもり 13……Si片持梁 14……ピエゾ抵抗 15……Siおもり側の第１突起部 16……Si支持部側の第２突起部 17……第１と第２突起部間の空隙

Claims

【特許請求の範囲】

【請求項１】加速度印加時に歪む単数若しくは複数の梁
部と、該梁部の一端に接続して形成された単一のおもり
部と、上記梁部の他端に接続され上記おもり部の外周を
所定の間隔を開けて取り囲むように形成された固定部
と、上記梁部に形成されたピエゾ抵抗部とが、半導体基
板に形成されている半導体加速度センサにおいて、加速
度検出方向すなわち上記梁部が歪む方向を垂直方向とし
た場合に、上記おもり部の上記固定部と対向する部分に
上記おもり部と一体になって設けられた単数又は複数の
第１突起部と、上記固定部の上記おもり部と対向する部
分に上記固定部と一体になって設けられ、かつ上記第１
突起部と垂直方向に所定間隔を開けて相互に少なくとも
一部が重なり合う単数又は複数の第２突起部とを備えた
ことを特徴とする半導体加速度センサ。