JPH07337006A - 同期整流回路 - Google Patents
同期整流回路Info
- Publication number
- JPH07337006A JPH07337006A JP14411794A JP14411794A JPH07337006A JP H07337006 A JPH07337006 A JP H07337006A JP 14411794 A JP14411794 A JP 14411794A JP 14411794 A JP14411794 A JP 14411794A JP H07337006 A JPH07337006 A JP H07337006A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching
- control circuit
- power supply
- synchronous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 35
- 238000004804 winding Methods 0.000 claims description 14
- 238000009499 grossing Methods 0.000 claims description 3
- 230000004888 barrier function Effects 0.000 claims 1
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 １次側のスイッチング制御回路と２次側のト
ランジスタ素子による整流素子及び転流素子を切り離す
ことで高価な部品を排除した、安価なスイッチング電源
を得るための同期整流回路を提供する。 【構成】 トランスＴによって入力側と出力側を絶縁
し、入力側にスイッチングトランジスタＱ１とスイッチ
ング制御回路３ａを設けたスイッチング電源において、
出力側の整流素子としてのトランジスタＱ２、転流素子
としてのトランジスタＱ３を駆動する同期制御回路４を
出力側に設ける。同期制御回路４はスイッチング動作で
生じるパルス電圧をトリガとし、一方のトランジスタを
ターンオフさせ、他方のトランジスタを所定の遅れ時間
の経過後にターンオンさせる。 【効果】 同期整流専用のスイッチング制御回路を必要
とせず、また入力と出力が絶縁された高価な信号伝達部
品を必要としないので安価となる。
ランジスタ素子による整流素子及び転流素子を切り離す
ことで高価な部品を排除した、安価なスイッチング電源
を得るための同期整流回路を提供する。 【構成】 トランスＴによって入力側と出力側を絶縁
し、入力側にスイッチングトランジスタＱ１とスイッチ
ング制御回路３ａを設けたスイッチング電源において、
出力側の整流素子としてのトランジスタＱ２、転流素子
としてのトランジスタＱ３を駆動する同期制御回路４を
出力側に設ける。同期制御回路４はスイッチング動作で
生じるパルス電圧をトリガとし、一方のトランジスタを
ターンオフさせ、他方のトランジスタを所定の遅れ時間
の経過後にターンオンさせる。 【効果】 同期整流専用のスイッチング制御回路を必要
とせず、また入力と出力が絶縁された高価な信号伝達部
品を必要としないので安価となる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング電源の効
率を向上させるために整流素子及び転流素子としてトラ
ンジスタ素子を使用し、そのトランジスタ素子をスイッ
チング素子のスイッチング動作に同期させて駆動するこ
とにより整流動作を行う同期整流回路に関する。
率を向上させるために整流素子及び転流素子としてトラ
ンジスタ素子を使用し、そのトランジスタ素子をスイッ
チング素子のスイッチング動作に同期させて駆動するこ
とにより整流動作を行う同期整流回路に関する。
【０００２】
【従来の技術】スイッチング電源の効率を向上させる手
段の一つとして、整流素子や転流素子にダイオード素子
に代えてトランジスタ素子を使用する方法がある。この
時、整流素子及び転流素子としてのトランジスタ素子は
スイッチング素子のスイッチング動作に同期してオン、
オフ駆動されるため、整流素子や転流素子にトランジス
タ素子を使用した整流手段は同期整流とも呼ばれる。こ
の同期整流を採用した最も簡単な従来のスイッチング電
源の回路を図３に示す。
段の一つとして、整流素子や転流素子にダイオード素子
に代えてトランジスタ素子を使用する方法がある。この
時、整流素子及び転流素子としてのトランジスタ素子は
スイッチング素子のスイッチング動作に同期してオン、
オフ駆動されるため、整流素子や転流素子にトランジス
タ素子を使用した整流手段は同期整流とも呼ばれる。こ
の同期整流を採用した最も簡単な従来のスイッチング電
源の回路を図３に示す。
【０００３】図３に示す回路は、いわゆる非絶縁方式に
よるチョップダウン型ＤＣ−ＤＣコンバータである。図
３において、スイッチングトランジスタＱ４は、スイッ
チング制御回路３ｂからのスイッチング駆動信号により
スイッチング動作を行い、直流電源５からの電圧を断続
させる。この断続した電圧によってチョークコイルＬ１
に電流が流れ、またコンデンサＣ２に充電が行われる。
このコンデンサＣ２の両端に現れる電圧がスイッチング
電源の出力電圧として負荷ＲＬに供給される。ここで、
Ｑ５は転流素子としてのトランジスタであり、スイッチ
ングトランジスタＱ４がターンオフした時に、チョーク
コイルＬ１に発生するフライバックエネルギーの放出用
電流路を形成する。
よるチョップダウン型ＤＣ−ＤＣコンバータである。図
３において、スイッチングトランジスタＱ４は、スイッ
チング制御回路３ｂからのスイッチング駆動信号により
スイッチング動作を行い、直流電源５からの電圧を断続
させる。この断続した電圧によってチョークコイルＬ１
に電流が流れ、またコンデンサＣ２に充電が行われる。
このコンデンサＣ２の両端に現れる電圧がスイッチング
電源の出力電圧として負荷ＲＬに供給される。ここで、
Ｑ５は転流素子としてのトランジスタであり、スイッチ
ングトランジスタＱ４がターンオフした時に、チョーク
コイルＬ１に発生するフライバックエネルギーの放出用
電流路を形成する。
【０００４】図３に示すスイッチング電源において、転
流素子としてのトランジスタＱ５は、スイッチングトラ
ンジスタＱ４とはオン、オフ状態が逆となるように駆動
されなければならない。そのため図３では、デュアルド
ライブタイプのスイッチング制御回路３ｂを使用してス
イッチングトランジスタＱ４とトランジスタＱ５を一緒
に駆動するようにしている。周知の通り、実際のトラン
ジスタ素子には動作に遅れ時間が存在する。もし、スイ
ッチングトランジスタＱ４とトランジスタＱ５が共にオ
ン状態となると、短絡による大電流で素子が発熱し、電
源の破損に至る危険がある。従って一般的には、スイッ
チングトランジスタＱ４とトランジスタＱ５のターンオ
ン、オフのタイミングを僅かにずらし、２つのトランジ
スタが共にオフ状態となる期間を設けることが行われ
る。
流素子としてのトランジスタＱ５は、スイッチングトラ
ンジスタＱ４とはオン、オフ状態が逆となるように駆動
されなければならない。そのため図３では、デュアルド
ライブタイプのスイッチング制御回路３ｂを使用してス
イッチングトランジスタＱ４とトランジスタＱ５を一緒
に駆動するようにしている。周知の通り、実際のトラン
ジスタ素子には動作に遅れ時間が存在する。もし、スイ
ッチングトランジスタＱ４とトランジスタＱ５が共にオ
ン状態となると、短絡による大電流で素子が発熱し、電
源の破損に至る危険がある。従って一般的には、スイッ
チングトランジスタＱ４とトランジスタＱ５のターンオ
ン、オフのタイミングを僅かにずらし、２つのトランジ
スタが共にオフ状態となる期間を設けることが行われ
る。
【０００５】なお、図３に示すスイッチング電源では、
トランジスタＱ５の主電流路に対して並列にダイオード
Ｄ２を接続し、スイッチングトランジスタＱ４がターン
オフしてからトランジスタＱ５がターンオンするまでの
間のチョークコイルＬ１に発生したフライバックエネル
ギーの放出用電流路を形成させている。このダイオード
Ｄ２はスイッチング電源の使用によっては省略されるこ
ともある。
トランジスタＱ５の主電流路に対して並列にダイオード
Ｄ２を接続し、スイッチングトランジスタＱ４がターン
オフしてからトランジスタＱ５がターンオンするまでの
間のチョークコイルＬ１に発生したフライバックエネル
ギーの放出用電流路を形成させている。このダイオード
Ｄ２はスイッチング電源の使用によっては省略されるこ
ともある。
【０００６】
【発明が解決しようとする課題】図３に示すスイッチン
グ電源では、転流素子としてのトランジスタＱ５を、ス
イッチングトランジスタＱ４を駆動するためのスイッチ
ング制御回路３ｂによって駆動するようにしている。ス
イッチング素子を駆動するための制御回路で整流素子と
してのトランジスタ素子や転流素子としてのトランジス
タ素子を駆動し、同期整流を行うことは一般に良く使用
される手段である。ところで図３に示すスイッチング電
源は、前述したように非絶縁方式であるが、例えば、Ａ
Ｃ−ＤＣコンバータや入力側に負荷側の影響を及ぼさせ
ないための電源に使用されるものとして、トランスを使
用した絶縁方式のスイッチング電源がある。
グ電源では、転流素子としてのトランジスタＱ５を、ス
イッチングトランジスタＱ４を駆動するためのスイッチ
ング制御回路３ｂによって駆動するようにしている。ス
イッチング素子を駆動するための制御回路で整流素子と
してのトランジスタ素子や転流素子としてのトランジス
タ素子を駆動し、同期整流を行うことは一般に良く使用
される手段である。ところで図３に示すスイッチング電
源は、前述したように非絶縁方式であるが、例えば、Ａ
Ｃ−ＤＣコンバータや入力側に負荷側の影響を及ぼさせ
ないための電源に使用されるものとして、トランスを使
用した絶縁方式のスイッチング電源がある。
【０００７】この絶縁方式のスイッチング電源として
は、トランスの１次側にスイッチング素子を設け、トラ
ンスの２次側に整流平滑回路を設けるのが一般的であ
る。ここで、トランスの１次側に設けられたスイッチン
グ素子を駆動するためのスイッチング制御回路は、やは
り１次側に設けられることになる。これに対して、同期
整流のためのトランジスタ素子による整流素子や転流素
子はトランスの２次側に設けられている。トランスによ
って１次側と２次側を絶縁する構成上、１次側に設けた
スイッチング制御回路に２次側に設けたトランジスタ素
子による整流素子や転流素子を直接接続して駆動するこ
とはできない。そこで、スイッチング素子を駆動するた
めのスイッチング制御回路でトランジスタ素子による整
流素子や転流素子を駆動するためには、パルストランス
等の入力と出力が絶縁された信号伝達用部品を使用しな
ければならない。
は、トランスの１次側にスイッチング素子を設け、トラ
ンスの２次側に整流平滑回路を設けるのが一般的であ
る。ここで、トランスの１次側に設けられたスイッチン
グ素子を駆動するためのスイッチング制御回路は、やは
り１次側に設けられることになる。これに対して、同期
整流のためのトランジスタ素子による整流素子や転流素
子はトランスの２次側に設けられている。トランスによ
って１次側と２次側を絶縁する構成上、１次側に設けた
スイッチング制御回路に２次側に設けたトランジスタ素
子による整流素子や転流素子を直接接続して駆動するこ
とはできない。そこで、スイッチング素子を駆動するた
めのスイッチング制御回路でトランジスタ素子による整
流素子や転流素子を駆動するためには、パルストランス
等の入力と出力が絶縁された信号伝達用部品を使用しな
ければならない。
【０００８】また、図３で説明したのと同様に、整流素
子としてのトランジスタと転流素子としてのトランジス
タ素子が同時にオン状態となると、トランジスタが破損
する恐れがある。そこで、整流素子としてのトランジス
タ素子と転流素子としてのトランジスタ素子のターンオ
ン、オフのタイミングを僅かにずらし、２つのトランジ
スタ素子が共にオフ状態となる期間を設ける必要があ
る。そのため同期整流を行うのに、特別なデュアル動作
を行う専用のスイッチング制御回路を使用しなければな
らない。以上のことから、１次側に設けられたスイッチ
ング制御回路によって２次側に設けられたトランジスタ
素子による整流素子と転流素子の駆動を行う従来のスイ
ッチング電源では、使用する部品が特殊で高価なものと
なり、スイッチング電源のコストの上昇を招いていた。
そこで本発明は、２次側に設けられたトランジスタ素子
による整流素子と転流素子を新たに２次側に設けた制御
回路で駆動するようにし、１次側のスイッチング制御回
路と２次側の整流素子及び転流素子を切り離すことで、
電源回路から高価な部品を排除した安価なスイッチング
電源を実現する同期整流回路を提供することを目的とす
る。
子としてのトランジスタと転流素子としてのトランジス
タ素子が同時にオン状態となると、トランジスタが破損
する恐れがある。そこで、整流素子としてのトランジス
タ素子と転流素子としてのトランジスタ素子のターンオ
ン、オフのタイミングを僅かにずらし、２つのトランジ
スタ素子が共にオフ状態となる期間を設ける必要があ
る。そのため同期整流を行うのに、特別なデュアル動作
を行う専用のスイッチング制御回路を使用しなければな
らない。以上のことから、１次側に設けられたスイッチ
ング制御回路によって２次側に設けられたトランジスタ
素子による整流素子と転流素子の駆動を行う従来のスイ
ッチング電源では、使用する部品が特殊で高価なものと
なり、スイッチング電源のコストの上昇を招いていた。
そこで本発明は、２次側に設けられたトランジスタ素子
による整流素子と転流素子を新たに２次側に設けた制御
回路で駆動するようにし、１次側のスイッチング制御回
路と２次側の整流素子及び転流素子を切り離すことで、
電源回路から高価な部品を排除した安価なスイッチング
電源を実現する同期整流回路を提供することを目的とす
る。
【０００９】
【課題を解決するための手段】本発明は、トランスの１
次側に接続したスイッチング素子のスイッチング動作に
よって発生するパルス電圧を整流平滑して所望の電圧を
得るスイッチング電源に使用され、２次側に接続した整
流素子及び転流素子がトランジスタ素子より成り、その
二つのトランジスタ素子はスイッチング素子のスイッチ
ング動作に同期して相補的にオン、オフ動作をする同期
整流回路において、前記パルス電圧をトリガとして一方
のトランジスタ素子をターンオフさせ、また、一方のト
ランジスタ素子がターンオフしてから所定の遅れ時間が
経過した後に他方のトランジスタをターンオンさせる駆
動信号を出力し、整流素子としてのトランジスタ素子と
転流素子としてのトランジスタ素子を駆動する同期制御
回路を設けたことを特徴とする同期整流回路である。
次側に接続したスイッチング素子のスイッチング動作に
よって発生するパルス電圧を整流平滑して所望の電圧を
得るスイッチング電源に使用され、２次側に接続した整
流素子及び転流素子がトランジスタ素子より成り、その
二つのトランジスタ素子はスイッチング素子のスイッチ
ング動作に同期して相補的にオン、オフ動作をする同期
整流回路において、前記パルス電圧をトリガとして一方
のトランジスタ素子をターンオフさせ、また、一方のト
ランジスタ素子がターンオフしてから所定の遅れ時間が
経過した後に他方のトランジスタをターンオンさせる駆
動信号を出力し、整流素子としてのトランジスタ素子と
転流素子としてのトランジスタ素子を駆動する同期制御
回路を設けたことを特徴とする同期整流回路である。
【００１０】
【実施例】２次側に設けたトランジスタ素子による整流
素子と転流素子を、１次側に設けたスイッチング制御回
路とは別に２次側に設けた制御回路によって駆動するよ
うにした、本発明による同期整流回路を備えるスイッチ
ング電源の回路を図１に示す。図１に示すスイッチング
電源は、トランスを使用して入力側と出力側を絶縁した
コンバータ回路と、その入力側に設けた整流器によって
ＡＣ−ＤＣコンバータを形成しており、その回路構成は
以下の通りである。交流入力端子を交流電源１に接続し
た整流器２の直流出力端子間に、トランスＴの１次巻線
Ｎ１とスイッチングトランジスタＱ１の主電流路を直列
に接続する。
素子と転流素子を、１次側に設けたスイッチング制御回
路とは別に２次側に設けた制御回路によって駆動するよ
うにした、本発明による同期整流回路を備えるスイッチ
ング電源の回路を図１に示す。図１に示すスイッチング
電源は、トランスを使用して入力側と出力側を絶縁した
コンバータ回路と、その入力側に設けた整流器によって
ＡＣ−ＤＣコンバータを形成しており、その回路構成は
以下の通りである。交流入力端子を交流電源１に接続し
た整流器２の直流出力端子間に、トランスＴの１次巻線
Ｎ１とスイッチングトランジスタＱ１の主電流路を直列
に接続する。
【００１１】整流器２の直流出力端子間にはさらにコン
デンサＣ１を接続する。スイッチングトランジスタＱ１
のゲートは、スイッチング制御回路３ａのスイッチング
駆動信号出力端子ＤＲに接続する。トランスＴの２次巻
線Ｎ２の一端をＮチャネルＭＯＳ ＦＥＴよりなる整流
素子としてのトランジスタＱ２のソースに接続し、トラ
ンジスタＱ２のドレインをＮチャネルＭＯＳ ＦＥＴよ
り成る転流素子としてのトランジスタＱ３のドレインに
接続する。トランジスタＱ２のドレインをさらにチョー
クコイルＬ１の一端に接続し、チョークコイルＬ１の他
端をコンデンサＣ２の一端及び負荷ＲＬの一端に接続す
る。
デンサＣ１を接続する。スイッチングトランジスタＱ１
のゲートは、スイッチング制御回路３ａのスイッチング
駆動信号出力端子ＤＲに接続する。トランスＴの２次巻
線Ｎ２の一端をＮチャネルＭＯＳ ＦＥＴよりなる整流
素子としてのトランジスタＱ２のソースに接続し、トラ
ンジスタＱ２のドレインをＮチャネルＭＯＳ ＦＥＴよ
り成る転流素子としてのトランジスタＱ３のドレインに
接続する。トランジスタＱ２のドレインをさらにチョー
クコイルＬ１の一端に接続し、チョークコイルＬ１の他
端をコンデンサＣ２の一端及び負荷ＲＬの一端に接続す
る。
【００１２】コンデンサＣ２の他端、負荷ＲＬの他端、
トランジスタＱ３のソース及び２次巻線Ｎ２の他端を、
それぞれ接続する。トランジスタＱ２及びトランジスタ
Ｑ３のソース、ドレイン間に、ドレインとアノード、ソ
ースとカソードを接続するように、それぞれダイオード
Ｄ１及びダイオードＤ２を接続する。トランジスタＱ２
及びトランジスタＱ３のゲートを、それぞれ同期制御回
路４の第１と第２のパルス出力端子Ｐ１及びＰ２に接続
する。同期制御回路４のパルス電圧入力端子ＶＤをトラ
ンスＴの２次巻線Ｎ２のトランジスタＱ２側の一端に接
続する。
トランジスタＱ３のソース及び２次巻線Ｎ２の他端を、
それぞれ接続する。トランジスタＱ２及びトランジスタ
Ｑ３のソース、ドレイン間に、ドレインとアノード、ソ
ースとカソードを接続するように、それぞれダイオード
Ｄ１及びダイオードＤ２を接続する。トランジスタＱ２
及びトランジスタＱ３のゲートを、それぞれ同期制御回
路４の第１と第２のパルス出力端子Ｐ１及びＰ２に接続
する。同期制御回路４のパルス電圧入力端子ＶＤをトラ
ンスＴの２次巻線Ｎ２のトランジスタＱ２側の一端に接
続する。
【００１３】以上のような構成としたスイッチング電源
における本発明の同期整流回路の動作を、図２に示す各
信号波形を参照しながら説明する。ただし図２におい
て、Ｓ１はスイッチング電源の出力電圧に応じたパルス
幅を有する、スイッチング制御回路３ａより出力される
スイッチング駆動信号を示し、Ｓ２はトランスＴの２次
巻線Ｎ２に誘起され、同期制御回路４に入力されるパル
ス電圧信号を示す。また、Ｓ３、Ｓ４は、それぞれ同期
制御回路４より出力される同期パルス信号を示してい
る。
における本発明の同期整流回路の動作を、図２に示す各
信号波形を参照しながら説明する。ただし図２におい
て、Ｓ１はスイッチング電源の出力電圧に応じたパルス
幅を有する、スイッチング制御回路３ａより出力される
スイッチング駆動信号を示し、Ｓ２はトランスＴの２次
巻線Ｎ２に誘起され、同期制御回路４に入力されるパル
ス電圧信号を示す。また、Ｓ３、Ｓ４は、それぞれ同期
制御回路４より出力される同期パルス信号を示してい
る。
【００１４】先ず、スイッチング駆動信号Ｓ１が立ち上
がると、スイッチングトランジスタＱ１はターンオン
し、１次巻線Ｎ１に電流が流れる。これにより２次巻線
Ｎ２に電圧が誘起され、パルス電圧信号Ｓ２が立ち上が
る。同期制御回路４は、パルス電圧信号Ｓ２が立ち上が
ると同期パルス信号Ｓ４を立ち下がらせ、転流素子とし
てのトランジスタＱ３をオフ状態にする。さらに同期制
御回路４は、パルス電圧信号Ｓ２が立ち上がってから遅
れ時間Δｔ1 が経過した後に、第１のパルス出力端子Ｐ
１から出力する同期パルス信号Ｓ３の電圧を立ち上がら
せる。従って、整流素子としてのトランジスタＱ２はオ
ン状態となり、２次巻線Ｎ２に誘起された電圧はチョー
クコイルＬ１及びコンデンサＣ２による平滑回路へ供給
されることになる。
がると、スイッチングトランジスタＱ１はターンオン
し、１次巻線Ｎ１に電流が流れる。これにより２次巻線
Ｎ２に電圧が誘起され、パルス電圧信号Ｓ２が立ち上が
る。同期制御回路４は、パルス電圧信号Ｓ２が立ち上が
ると同期パルス信号Ｓ４を立ち下がらせ、転流素子とし
てのトランジスタＱ３をオフ状態にする。さらに同期制
御回路４は、パルス電圧信号Ｓ２が立ち上がってから遅
れ時間Δｔ1 が経過した後に、第１のパルス出力端子Ｐ
１から出力する同期パルス信号Ｓ３の電圧を立ち上がら
せる。従って、整流素子としてのトランジスタＱ２はオ
ン状態となり、２次巻線Ｎ２に誘起された電圧はチョー
クコイルＬ１及びコンデンサＣ２による平滑回路へ供給
されることになる。
【００１５】次に、スイッチング駆動信号Ｓ１が立ち下
がると、スイッチングトランジスタＱ１はターンオフ
し、今まで１次巻線Ｎ１に流れていた電流は零となる。
そのため２次巻線Ｎ２に誘起されていた電圧は立ち下が
り、パルス電圧信号Ｓ２も立ち下がる。同期制御回路４
は、パルス電圧信号Ｓ２が立ち下がると同期パルス信号
Ｓ３を立ち下がらせ、整流素子としてのトランジスタＱ
２をオフ状態にする。さらに同期制御回路４は、パルス
電圧信号Ｓ２が立ち下がってから遅れ時間Δｔ2 が経過
した後に、第２のパルス出力端子Ｐ２より出力する同期
パルス信号Ｓ４の電圧を立ち上がらせる。これにより転
流素子としてのトランジスタＱ３がオン状態となり、チ
ョークコイルＬ１に発生するフライバックエネルギーの
放出用電流路を形成することになる。以上のようにして
本発明の同期整流回路は整流動作を行うことになる。
がると、スイッチングトランジスタＱ１はターンオフ
し、今まで１次巻線Ｎ１に流れていた電流は零となる。
そのため２次巻線Ｎ２に誘起されていた電圧は立ち下が
り、パルス電圧信号Ｓ２も立ち下がる。同期制御回路４
は、パルス電圧信号Ｓ２が立ち下がると同期パルス信号
Ｓ３を立ち下がらせ、整流素子としてのトランジスタＱ
２をオフ状態にする。さらに同期制御回路４は、パルス
電圧信号Ｓ２が立ち下がってから遅れ時間Δｔ2 が経過
した後に、第２のパルス出力端子Ｐ２より出力する同期
パルス信号Ｓ４の電圧を立ち上がらせる。これにより転
流素子としてのトランジスタＱ３がオン状態となり、チ
ョークコイルＬ１に発生するフライバックエネルギーの
放出用電流路を形成することになる。以上のようにして
本発明の同期整流回路は整流動作を行うことになる。
【００１６】先にも述べたように、整流素子としてのト
ランジスタ素子と転流素子としてのトランジスタ素子が
共にオン状態となると短絡による大きな電流が流れ、ト
ランジスタ素子を破壊する恐れがある。そのため２つの
トランジスタ素子の動作タイミングをずらし、２つのト
ランジスタ素子が共にオフ状態となる期間を設ける必要
がある。本発明の同期整流回路では、以上の説明から分
かるように、スイッチング動作によって発生したパルス
電圧の立ち上がりを検知した時、転流素子としてのトラ
ンジスタＱ３をターンオフさせ、その後、遅れ時間Δｔ
1 が経過してから整流素子としてのトランジスタＱ２を
ターンオンさせる。そして逆に、スイッチング動作によ
って発生したパルス電圧の立ち下がりを検知した時、ト
ランジスタＱ２をターンオフさせ、その後、遅れ時間Δ
ｔ2 が経過してからトランジスタＱ３をターンオンさせ
る。これにより２つのトランジスタ素子が共にオン状態
とならないようにしているのである。
ランジスタ素子と転流素子としてのトランジスタ素子が
共にオン状態となると短絡による大きな電流が流れ、ト
ランジスタ素子を破壊する恐れがある。そのため２つの
トランジスタ素子の動作タイミングをずらし、２つのト
ランジスタ素子が共にオフ状態となる期間を設ける必要
がある。本発明の同期整流回路では、以上の説明から分
かるように、スイッチング動作によって発生したパルス
電圧の立ち上がりを検知した時、転流素子としてのトラ
ンジスタＱ３をターンオフさせ、その後、遅れ時間Δｔ
1 が経過してから整流素子としてのトランジスタＱ２を
ターンオンさせる。そして逆に、スイッチング動作によ
って発生したパルス電圧の立ち下がりを検知した時、ト
ランジスタＱ２をターンオフさせ、その後、遅れ時間Δ
ｔ2 が経過してからトランジスタＱ３をターンオンさせ
る。これにより２つのトランジスタ素子が共にオン状態
とならないようにしているのである。
【００１７】ここで、ダイオードＤ１は、２次巻線Ｎ２
に電圧が誘起されてからトランジスタＱ２がオン状態と
なるまでの間、２次巻線Ｎ２に誘起された電圧による電
流を流す電流路を形成する。また、ダイオードＤ２は、
トランジスタＱ２がターンオフしてからトランジスタＱ
３がオン状態となるまでの間、チョークコイルＬ１に発
生するフライバックエネルギーの放出用電流路を形成す
る。なお、本発明の同期整流回路の実施例として、ＡＣ
−ＤＣコンバータを形成したスイッチング電源へ適用し
た場合について図１を基に説明を行ったが、本発明を適
用するスイッチング電源はＡＣ−ＤＣコンバータに限ら
れず、ＤＣ−ＤＣコンバータにも適用される。
に電圧が誘起されてからトランジスタＱ２がオン状態と
なるまでの間、２次巻線Ｎ２に誘起された電圧による電
流を流す電流路を形成する。また、ダイオードＤ２は、
トランジスタＱ２がターンオフしてからトランジスタＱ
３がオン状態となるまでの間、チョークコイルＬ１に発
生するフライバックエネルギーの放出用電流路を形成す
る。なお、本発明の同期整流回路の実施例として、ＡＣ
−ＤＣコンバータを形成したスイッチング電源へ適用し
た場合について図１を基に説明を行ったが、本発明を適
用するスイッチング電源はＡＣ−ＤＣコンバータに限ら
れず、ＤＣ−ＤＣコンバータにも適用される。
【００１８】
【発明の効果】以上に述べたように本発明は、トランス
の２次側に存在する整流素子及び転流素子としてのトラ
ンジスタ素子を、２次側に設けた同期制御回路によって
駆動するようにしたものである。そしてその同期制御回
路は、２つのトランジスタ素子の相補的な動作を行わせ
る２つの同期パルス信号を、トランスの１次側にあるス
イッチング素子のスイッチング動作によって発生するパ
ルス電圧をトリガとして出力するようにしたものであ
る。これにより、同期整流を行うための専用のスイッチ
ング制御回路を使用する必要が無くなり、一般のスイッ
チング制御回路を使用することができる。また、整流素
子及び転流素子としてのトランジスタ素子を駆動する信
号を、トランスの１次側のスイッチング制御回路より得
ていないので、高価なパルストランス等の入力と出力が
絶縁された信号伝達部品を必要としない。従って、同期
整流を使用して高効率化したスイッチング電源を安価に
提供することができる。
の２次側に存在する整流素子及び転流素子としてのトラ
ンジスタ素子を、２次側に設けた同期制御回路によって
駆動するようにしたものである。そしてその同期制御回
路は、２つのトランジスタ素子の相補的な動作を行わせ
る２つの同期パルス信号を、トランスの１次側にあるス
イッチング素子のスイッチング動作によって発生するパ
ルス電圧をトリガとして出力するようにしたものであ
る。これにより、同期整流を行うための専用のスイッチ
ング制御回路を使用する必要が無くなり、一般のスイッ
チング制御回路を使用することができる。また、整流素
子及び転流素子としてのトランジスタ素子を駆動する信
号を、トランスの１次側のスイッチング制御回路より得
ていないので、高価なパルストランス等の入力と出力が
絶縁された信号伝達部品を必要としない。従って、同期
整流を使用して高効率化したスイッチング電源を安価に
提供することができる。
【図１】 本発明の同期整流回路を適用したＡＣ−ＤＣ
コンバータを形成するスイッチング電源の回路図。
コンバータを形成するスイッチング電源の回路図。
【図２】 図１に示す回路中の各信号の波形図。
【図３】 同期整流回路を適用した従来の非絶縁型のス
イッチング電源の回路図。
イッチング電源の回路図。
１ 交流電源 ２ 整流器 ３ａ 通常のスイッチング制御回路 ４ 同期制御回路 Ｑ１ スイッチングトランジスタ Ｑ２ 整流素子としてのトランジスタ Ｑ３ 転流素子としてのトランジスタ Ｔ トランス ＲＬ 負荷
Claims (4)
- 【請求項１】 スイッチング素子のスイッチング動作に
よって発生するパルス電圧を整流平滑して所望の電圧を
得るスイッチング電源に使用され、整流素子及び転流素
子がトランジスタ素子より成り、該二つのトランジスタ
素子は該スイッチング素子のスイッチング動作に同期し
て相補的にオン、オフ動作をする同期整流回路におい
て、前記パルス電圧をトリガとして一方のトランジスタ
素子をターンオフさせ、また、該一方のトランジスタ素
子がターンオフしてから所定の遅れ時間が経過した後に
他方のトランジスタをターンオンさせる駆動信号を出力
し、該整流素子としてのトランジスタ素子と該転流素子
としてのトランジスタ素子を駆動する同期制御回路を設
けたことを特徴とする同期整流回路。 - 【請求項２】 前記スイッチング電源がトランスを使用
してその１次巻線と２次巻線により入力側と出力側を絶
縁し、前記スイッチング素子と該スイッチング素子を駆
動して出力電圧を安定化させるスイッチング制御回路を
１次側に設けたフォワード型スイッチング電源であり、
該同期整流回路が該トランスの２次側に設けられること
を特徴とする請求項１に記載の同期整流回路。 - 【請求項３】 前記同期制御回路の駆動用電圧を、前記
パルス電圧より得ることを特徴とする請求項１あるいは
請求項２に記載の同期整流回路。 - 【請求項４】 前記整流素子としてのトランジスタ及び
前記転流素子としてのトランジスタの主電流路に対し
て、ショットキーバリアダイオードを並列に接続したこ
とを特徴とする請求項２あるいは請求項３に記載の同期
整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14411794A JPH07337006A (ja) | 1994-06-03 | 1994-06-03 | 同期整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14411794A JPH07337006A (ja) | 1994-06-03 | 1994-06-03 | 同期整流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07337006A true JPH07337006A (ja) | 1995-12-22 |
Family
ID=15354593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14411794A Pending JPH07337006A (ja) | 1994-06-03 | 1994-06-03 | 同期整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07337006A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0843404A4 (en) * | 1996-06-05 | 2001-05-16 | Ntt Data Corp | ELECTRICAL CIRCUIT |
| JP2011072160A (ja) * | 2009-09-28 | 2011-04-07 | Fuji Electric Systems Co Ltd | 同期整流制御装置及び制御方法並びに絶縁型スイッチング電源 |
| JP2011223726A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 半導体集積回路及びそれを用いたｄｃ−ｄｃコンバータ |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
-
1994
- 1994-06-03 JP JP14411794A patent/JPH07337006A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0843404A4 (en) * | 1996-06-05 | 2001-05-16 | Ntt Data Corp | ELECTRICAL CIRCUIT |
| US9143042B2 (en) | 1997-01-24 | 2015-09-22 | Synqor, Inc. | High efficiency power converter |
| JP2011072160A (ja) * | 2009-09-28 | 2011-04-07 | Fuji Electric Systems Co Ltd | 同期整流制御装置及び制御方法並びに絶縁型スイッチング電源 |
| JP2011223726A (ja) * | 2010-04-08 | 2011-11-04 | Murata Mfg Co Ltd | 半導体集積回路及びそれを用いたｄｃ−ｄｃコンバータ |
| US10199950B1 (en) | 2013-07-02 | 2019-02-05 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US10594223B1 (en) | 2013-07-02 | 2020-03-17 | Vlt, Inc. | Power distribution architecture with series-connected bus converter |
| US11075583B1 (en) | 2013-07-02 | 2021-07-27 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
| US11705820B2 (en) | 2013-07-02 | 2023-07-18 | Vicor Corporation | Power distribution architecture with series-connected bus converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4262886B2 (ja) | ダブルエンデッド絶縁ｄ．ｃ．−ｄ．ｃ．コンバータ | |
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US8625311B2 (en) | Switching power supply apparatus including a plurality of switching elements | |
| US7859870B1 (en) | Voltage clamps for energy snubbing | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| JP2000262051A (ja) | 絶縁型ｄｃーｄｃコンバータ | |
| JP4835087B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2004015886A (ja) | 同期整流の駆動回路 | |
| US11075582B2 (en) | Switching converter | |
| US6104623A (en) | Multiple output converter having secondary regulator using self-driven synchronous rectifiers | |
| JPH1155945A (ja) | スナバ回路 | |
| US6043993A (en) | Resonance type switching power source | |
| US7400519B2 (en) | Switching power supply | |
| TWI653813B (zh) | 強迫式零電壓開關返馳變換器及其運行方法 | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| EP3599712B1 (en) | Power converter with low drain voltage overshoot in discontinuous conduction mode | |
| US20240128884A1 (en) | Switching control unit, electric power conversion apparatus, and electric power supply system | |
| JPH07337006A (ja) | 同期整流回路 | |
| US20080278971A1 (en) | Forward-forward converter | |
| US7099161B2 (en) | Converter with synchronous rectifier with ZVS | |
| JP3328671B2 (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| JP3063823B2 (ja) | 電源回路 | |
| JP4486458B2 (ja) | 絶縁型ｄｃ−ｄｃコンバータ | |
| JP2000050625A (ja) | スイッチング電源回路 |