JPH07325321A - Production of liquid crystal display device - Google Patents
Production of liquid crystal display deviceInfo
- Publication number
- JPH07325321A JPH07325321A JP11846194A JP11846194A JPH07325321A JP H07325321 A JPH07325321 A JP H07325321A JP 11846194 A JP11846194 A JP 11846194A JP 11846194 A JP11846194 A JP 11846194A JP H07325321 A JPH07325321 A JP H07325321A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- film
- etching
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は液晶表示装置の製造方法
に関し、特に、ゲート配線にAlを用い、その表面を陽
極酸化した液晶表示装置の製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing a liquid crystal display device in which Al is used for a gate wiring and the surface thereof is anodized.
【0002】[0002]
【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜トランジスタ(以下、TFTと略す)を用いたアクテ
ィブマトリクス型は実質的にデューティ比100%の駆
動を可能とし、精細な動画表示が実現される。2. Description of the Related Art Liquid crystal display devices have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, an active matrix type using a thin film transistor (hereinafter abbreviated as TFT) as a switching element enables driving with a duty ratio of substantially 100%, and a fine moving image display is realized.
【0003】アクティブマトリクス型液晶表示装置は、
TFT及び表示電極がマトリクス状に配置された基板
(TFT基板)と、共通電極を有する基板(対向基板)
が貼り合わされて、隙間に液晶が封入された構成であ
る。TFTは表示電極へのデータ信号入力を選択するス
イッチング素子であり、同一行は一本のゲートラインに
接続され、同一列は一本のドレインラインに接続され
る。ゲートライン群は線順次に走査されて行ごとに全て
のTFTをONとし、これと同期したデータ信号が各表
示電極に入力される。共通電極は走査信号に同期して電
位が設定されて、対向する各表示電極との間の電圧によ
り間隙の液晶を駆動し、光の透過率が画素ごとに調整さ
れて所望の表示画面が得られる。また、OFF期間中の
液晶の駆動状態は両電極が対向されてなる液晶容量へ保
持された電圧により維持されるが、液晶容量と並列に補
助容量を付加することにより保持特性を向上することが
できる。補助容量は、専用の補助容量電極を表示電極に
重畳配置して共通電極と同電位に設定するか、または、
ゲートラインの一部を延在形成して表示電極に重畳させ
ることにより得られる。The active matrix type liquid crystal display device is
A substrate in which TFTs and display electrodes are arranged in a matrix (TFT substrate) and a substrate having a common electrode (counter substrate)
Are bonded together, and liquid crystal is sealed in the gap. The TFT is a switching element that selects the data signal input to the display electrode, and the same row is connected to one gate line and the same column is connected to one drain line. The gate line group is line-sequentially scanned to turn on all TFTs for each row, and a data signal synchronized with this is input to each display electrode. The potential of the common electrode is set in synchronization with the scanning signal, and the liquid crystal in the gap is driven by the voltage between the opposing display electrodes, and the light transmittance is adjusted for each pixel to obtain the desired display screen. To be Further, the driving state of the liquid crystal during the OFF period is maintained by the voltage held in the liquid crystal capacitor in which both electrodes are opposed to each other, but the holding characteristic can be improved by adding the auxiliary capacitor in parallel with the liquid crystal capacitor. it can. The auxiliary capacitance is set by placing a dedicated auxiliary capacitance electrode on the display electrode and setting the same potential as the common electrode, or
It is obtained by extending a part of the gate line and overlapping it with the display electrode.
【0004】TFTとしてはゲート電極がチャンネル下
部に設けられた逆スタガー型が一般的であるが、この構
造ではゲート配線が最下層になるために、後に続く製造
プロセスにおいて生じる欠陥が問題となる。即ち、配線
抵抗による信号遅延を低減するためには、ゲート配線材
料には比抵抗の低いAlを用いるのが望ましいが、Al
は表面に突起状の欠陥(ヒロック)が生じやすく、これ
が後の高熱工程で成長して絶縁膜を貫通し、ショートに
つながる恐れがある。また、Crを用いた場合、強度と
いう点では適しているが、比抵抗が高いために信号遅延
を招くことになる。これらの問題を解決するために、例
えば特開平2−85826号公報で述べられているAl
の陽極酸化がある。これは、ゲート配線材料にAlを用
い、この表面に保護膜として陽極酸化法によるAl2O3
絶縁膜を形成することにより、信号遅延とヒロックの発
生を防止するものである。As a TFT, an inverted stagger type in which a gate electrode is provided below a channel is generally used. However, in this structure, since the gate wiring is the lowermost layer, a defect that occurs in a subsequent manufacturing process becomes a problem. That is, in order to reduce the signal delay due to the wiring resistance, it is desirable to use Al having a low specific resistance as the gate wiring material.
Is likely to have a projection-like defect (hillock) on its surface, which may grow in a subsequent high-heat process to penetrate the insulating film, resulting in a short circuit. Further, when Cr is used, it is suitable in terms of strength, but it causes signal delay due to its high specific resistance. In order to solve these problems, for example, Al described in JP-A-2-85826 is disclosed.
There is anodic oxidation. This is because Al is used as a gate wiring material and an Al 2 O 3 film formed on the surface as a protective film by an anodic oxidation method.
By forming the insulating film, signal delay and hillock generation are prevented.
【0005】以下、陽極酸化ゲートAlを用いた従来例
を説明する。図12はTFT基板の平面図であり、
(a)は基板端部、(b)は画素部の拡大平面図であ
る。画素部では、ゲート電極(12G)部を有したゲー
トライン(12GL)と、ドレイン電極(19D)部を
有したドレインライン(19DL)が交差して配置され
ている。両ライン(12GL,19DL)に囲まれた領
域には、表示電極(18PX)が形成され、両ライン
(12GL,19DL)の交差部に形成されたTFTの
ソース電極(19S)に接続されている。また、表示電
極(18PX)の下部には補助容量電極(12SE)が
絶縁配置されて補助容量を形成している。一方、基板端
部には、ゲートライン(12GL)が延在されてゲート
入力端子(18GP)に接続されている。また、補助容
量電極(12SE)と一体の補助容量ライン(12S
L)が延在されて、接続ライン(19SC)により共通
に接続され、補助容量入力端子(18SP)へ接続され
ている。ゲートライン(12GL)及び補助容量ライン
(12SL)は、陽極酸化用の電圧供給ライン(12A
L)により共通に接続され、陽極酸化用の電圧供給端子
(12AP)と一体となっている。A conventional example using the anodized gate Al will be described below. FIG. 12 is a plan view of the TFT substrate,
FIG. 7A is an enlarged plan view of a substrate end portion, and FIG. In the pixel portion, a gate line (12GL) having a gate electrode (12G) portion and a drain line (19DL) having a drain electrode (19D) portion are arranged to intersect. A display electrode (18PX) is formed in a region surrounded by both lines (12GL, 19DL) and is connected to a source electrode (19S) of a TFT formed at an intersection of both lines (12GL, 19DL). . In addition, an auxiliary capacitance electrode (12SE) is insulatingly arranged below the display electrode (18PX) to form an auxiliary capacitance. On the other hand, a gate line (12GL) is extended to the end portion of the substrate and connected to the gate input terminal (18GP). In addition, the auxiliary capacitance line (12S) integrated with the auxiliary capacitance electrode (12SE).
L) is extended, is commonly connected by a connection line (19SC), and is connected to the auxiliary capacitance input terminal (18SP). The gate line (12GL) and the auxiliary capacitance line (12SL) are the voltage supply line (12A) for anodic oxidation.
L) and are commonly connected, and are integrated with the voltage supply terminal (12AP) for anodic oxidation.
【0006】ゲート電極(12G)、ゲートライン(1
2GL)、補助容量電極(12SE)、補助容量ライン
(12SL)、電圧供給ライン(12AL)及び電圧供
給端子(12AP)は同一層でAlにより形成されてお
り、X線より左側の画素領域において、ゲート及び補助
容量配線(12G,12GL,12SE,12SL)が
陽極酸化されている。ゲートライン(12GL)と補助
容量配線(12SE,12SL)の下部には断線防止の
ためにTaからなる同一の配線(11GL,11SE,
11SL)が接続して形成され、ゲート電極(12G)
はTFTの段差低減のためAlの単層膜となっている。
また、ドレインライン(19DL)と接続ライン(19
SC)は、絶縁膜を挟んだ上層でAlなどにより形成さ
れており、表示電極(18PX)、ゲート入力端子(1
8GP)及び補助容量入力端子(18SP)もこの層で
ITOにより形成されている。接続ライン(19SC)
と補助容量ライン(12SL)は絶縁膜に開口されたコ
ンタクトホール(CTS)を介して接続され、ゲート入
力端子(18GP)とゲートライン(12GL)は、絶
縁膜に開口されたコンタクトホール(CTG)を介し
て、Alからなるコンタクトメタル(19CT)により
接続されている。この補助容量ライン(12SL)及び
ゲートライン(12GL)の接続部分は下膜のTaが露
出されたコンタクト端子(11CTS,11CTG)と
なっており、それぞれ、接続ライン(19SC)及びコ
ンタクトメタル(19CT)に接続されている。これ
は、大気に触れた場合など、AlよりもTaの方が信頼
性が高くコンタクト形成に適しているためである。Gate electrode (12G), gate line (1
2GL), the auxiliary capacitance electrode (12SE), the auxiliary capacitance line (12SL), the voltage supply line (12AL) and the voltage supply terminal (12AP) are formed of Al in the same layer, and in the pixel region on the left side of the X-ray, The gate and the auxiliary capacitance wiring (12G, 12GL, 12SE, 12SL) are anodized. Below the gate line (12GL) and the auxiliary capacitance wiring (12SE, 12SL), the same wiring (11GL, 11SE,
11SL) are connected to form a gate electrode (12G)
Is a single layer film of Al to reduce the step difference of the TFT.
In addition, the drain line (19DL) and the connection line (19
SC) is made of Al or the like in the upper layer with the insulating film sandwiched therebetween, and is composed of a display electrode (18PX) and a gate input terminal (1).
8GP) and the auxiliary capacitance input terminal (18SP) are also formed of ITO in this layer. Connection line (19SC)
And the auxiliary capacitance line (12SL) are connected through a contact hole (CTS) opened in the insulating film, and the gate input terminal (18GP) and the gate line (12GL) are contact holes (CTG) opened in the insulating film. Via a contact metal (19CT) made of Al. The connecting portions of the auxiliary capacitance line (12SL) and the gate line (12GL) are contact terminals (11CTS, 11CTG) where Ta of the lower film is exposed, and the connecting line (19SC) and contact metal (19CT), respectively. It is connected to the. This is because Ta has higher reliability than Al and is suitable for contact formation when exposed to the atmosphere.
【0007】TFT基板は次のように製造される。ま
ず、Taの成膜及びエッチングによりゲート・補助容量
配線(11GL,11SL,11SE,11CTS,1
1CTG)を形成した後、Alの成膜及びエッチングに
よりゲート・補助容量及び電圧供給配線(12G,12
GL,12SL,12SE,12AL,12AP)を形
成する。続いて、図のX線よりも右の領域をレジストで
マスキングした後、この基板を陽極酸化液中に浸し、電
圧供給端子(12AP)より所定の直流電圧を印加する
ことにより、ゲート・補助容量配線(12G,12G
L,12SL,12SE)の表面に陽極酸化膜、即ち、
Al2O3絶縁膜を形成する。レジスト剥離後、Al2O3
の膜質を向上するために200〜400℃の熱処理を行
う。X線から右の領域は後にコンタクトが形成されるた
め、マスキングレジストにより陽極酸化液の接触を防
ぎ、少なくともコンタクト端子(11CTG,11CT
S)を露出しておく。尚、Taは陽極酸化が可能であ
り、Crのように陽極酸化液に接触しても溶解すること
がないので、陽極酸化ゲートAlとの2層配線に適して
いる。続いて、SiNXなどの絶縁膜、a−Siの島
層、及び、ITOからなる表示電極(18PX)、ゲー
ト入力端子(18GP)及び補助容量入力端子(18S
P)を形成した後、絶縁膜をエッチングして所定のコン
タクトホール(CTS,CTG)を形成する。そして、
Alを積層してエッチングすることにより、ソース・ド
レイン電極(19S,19D)、ドレインライン(19
DL)、接続ライン(19SC)及びコンタクトメタル
(19CT)を形成するとともに、コンタクトホール
(CTS,CTG)を介してそれぞれ、補助容量ライン
(12SL)と接続ライン(19SC)、及び、ゲート
ライン(12GL)とゲート入力端子(18GP)が接
続される。最後に、図のY線に沿って基板ごと切断する
ことにより電圧供給配線(12AL,12AP)を取り
除く。The TFT substrate is manufactured as follows. First, by forming and etching Ta, gate and auxiliary capacitance wiring (11GL, 11SL, 11SE, 11CTS, 1
After forming 1 CTG), the gate / auxiliary capacitance and voltage supply wiring (12G, 12) are formed by Al film formation and etching.
GL, 12SL, 12SE, 12AL, 12AP). Next, after masking the area on the right side of the X-ray in the figure with a resist, the substrate is dipped in an anodizing solution, and a predetermined DC voltage is applied from the voltage supply terminal (12AP) to obtain gate / auxiliary capacitance. Wiring (12G, 12G
L, 12SL, 12SE) on the surface of the anodic oxide film, that is,
An Al 2 O 3 insulating film is formed. After removing the resist, Al 2 O 3
In order to improve the film quality of the above, heat treatment at 200 to 400 ° C. is performed. Since a contact will be formed later in the area on the right side of the X-ray, the masking resist prevents contact of the anodizing liquid, and at least the contact terminals (11CTG, 11CT).
S) is exposed. Incidentally, Ta can be anodized and does not dissolve even if it comes into contact with an anodizing liquid like Cr, so it is suitable for two-layer wiring with the anodizing gate Al. Then, an insulating film such as SiN x , an island layer of a-Si, and a display electrode (18PX) made of ITO, a gate input terminal (18GP), and an auxiliary capacitance input terminal (18S).
After forming P), the insulating film is etched to form predetermined contact holes (CTS, CTG). And
By laminating and etching Al, the source / drain electrodes (19S, 19D) and the drain line (19S
DL), the connection line (19SC) and the contact metal (19CT) are formed, and the auxiliary capacitance line (12SL), the connection line (19SC) and the gate line (12GL) are respectively provided via the contact holes (CTS, CTG). ) And the gate input terminal (18GP) are connected. Finally, the voltage supply wiring (12AL, 12AP) is removed by cutting the substrate along the line Y in the figure.
【0008】[0008]
【発明が解決しようとする課題】このように従来は、A
lに対するAl2O3の選択的エッチングが困難であるた
め、コンタクト形成部分など、陽極酸化膜が不要な領域
にはあらかじめマスキングレジストを形成して陽極酸化
を防いでいる。マスキングレジストには、安全性や精度
を考慮して、例えば、ノボラック系のポジ型ホトレジス
トをパターニングしたものが用いられている。ところ
が、現像液として使用されるテトラメチルアンモニウム
ハイドロオキサイドを含む有機アルカリ水溶液はAlと
反応するため、マスキングレジストが形成されない領域
において、露出されたAlが浸食される。As described above, the conventional method
Since selective etching of Al 2 O 3 with respect to 1 is difficult, a masking resist is formed in advance in a region where an anodic oxide film is unnecessary, such as a contact forming portion, to prevent anodic oxidation. In consideration of safety and accuracy, a masking resist used is, for example, a pattern of a novolac-based positive photoresist. However, since the organic alkaline aqueous solution containing tetramethylammonium hydroxide used as the developer reacts with Al, the exposed Al is eroded in the area where the masking resist is not formed.
【0009】特に、Al成膜前の基板の洗浄段階や成膜
中の異物などに起因して膜中に結晶欠陥や不純物があっ
た場合、現像液により浸食が進む。このため、膜厚が極
度に薄い領域や線幅が狭い領域が生じたりして、配線抵
抗の増大につながっていた。更に、陽極酸化によって透
明化が進み透明なピンホールになると、非表示領域中の
Alの単層部分では遮光不良となりコントラストの低下
などにつながっていた。特に、ゲート電極(12G)は
a−Siへの光入射を防ぐ役目を果たしているため、光
抜けがあるとOFF電流が増大するという問題を招く。In particular, when there are crystal defects or impurities in the film due to the cleaning step of the substrate before the film formation of Al or the foreign substances during film formation, erosion is promoted by the developing solution. For this reason, there are regions where the film thickness is extremely thin and regions where the line width is narrow, which leads to an increase in wiring resistance. Further, when the transparent film becomes transparent due to anodic oxidation and becomes a transparent pinhole, the light shielding failure occurs in the Al single layer portion in the non-display area, which leads to a decrease in contrast. In particular, since the gate electrode (12G) plays a role of preventing light from entering the a-Si, there is a problem that the OFF current increases when light is leaked.
【0010】[0010]
【課題を解決するための手段】本発明はこのような課題
を解決するために為された液晶表示装置の製造方法であ
って、第1に、基板上に、Alに対してエッチング選択
性があり、かつ、陽極酸化可能な第1の導電物を成膜し
てエッチングすることにより、第1配線のコンタクト端
子を形成する工程と、前記第1の導電物を被覆してAl
を成膜し、これをエッチングすることにより、前記コン
タクト端子に接続する第1配線及び陽極酸化用の電圧供
給配線を形成するとともに、前記コンタクト端子上に島
状のコンタクト保護膜を形成する工程と、前記第1配線
の全領域を陽極酸化することにより、表面にAlの陽極
酸化膜または前記第1の導電物の陽極酸化膜を形成する
工程と、全面に絶縁層と非単結晶半導体膜を順次成膜
し、該非単結晶半導体膜をエッチングして島状に形成す
る工程と、全面に透明導電膜を成膜してエッチングする
ことにより、マトリクス状に配置された表示電極と基板
端部に配列された外部接続端子を形成する工程と、前記
絶縁層をエッチングすることにより、前記コンタクト端
子上にコンタクトホールを開口して、前記コンタクト保
護膜を露出させる工程と、前記コンタクトホールを有す
る前記絶縁層をマスクにAlのエッチングを行うことに
より、前記コンタクト保護膜上のAlの陽極酸化膜及び
前記コンタクト保護膜を除去する工程と、全面に第2の
導電物を成膜してエッチングすることにより、第2配線
を形成するとともに、前記コンタクトホールを介して前
記コンタクト端子を前記外部接続端子に接続するコンタ
クトメタルを形成する工程とを有する構成である。SUMMARY OF THE INVENTION The present invention is a method of manufacturing a liquid crystal display device, which has been made to solve the above problems. First, on a substrate, etching selectivity with respect to Al can be obtained. A step of forming a contact terminal of the first wiring by forming a film of a first conductive material that is present and capable of being anodized and etching the same; and covering the first conductive material with Al.
And forming an island-shaped contact protective film on the contact terminal while forming a first wiring connected to the contact terminal and a voltage supply wiring for anodic oxidation by etching the film. A step of forming an anodic oxide film of Al or an anodic oxide film of the first conductive material on the surface by anodizing the entire region of the first wiring, and forming an insulating layer and a non-single-crystal semiconductor film on the entire surface. The step of sequentially forming the non-single-crystal semiconductor film to form an island shape and the step of forming a transparent conductive film on the entire surface and etching the display electrode arranged in a matrix and the edge portion of the substrate. A step of forming an array of external connection terminals, and a step of exposing the contact protective film by opening a contact hole on the contact terminal by etching the insulating layer. And a step of removing the Al anodic oxide film on the contact protection film and the contact protection film by etching Al using the insulating layer having the contact hole as a mask, and a second conductive material on the entire surface. And forming a second wiring, and forming a contact metal for connecting the contact terminal to the external connection terminal through the contact hole.
【0011】第2に、前記第1の構成において、前記コ
ンタクト保護膜は、前記コンタクトホールの開口領域の
内側に形成されるとともに、前記コンタクトホールの開
口領域は前記第1配線のAl部分に及ばない構成であ
る。第3に、前記第1の構成において、前記第1の導電
物はTaである構成であるSecondly, in the first structure, the contact protection film is formed inside the opening region of the contact hole, and the opening region of the contact hole extends to the Al portion of the first wiring. There is no configuration. Thirdly, in the first configuration, the first conductive material is Ta.
【0012】[0012]
【作用】前記第1の構成で、コンタクト端子上にAlか
らなる島状のコンタクト保護膜を設けたことにより、A
lのエッチングによりAl2O3膜ごとコンタクト保護膜
が除去されてコンタクト端子を露出することができる。
これにより一端、ゲート配線の全面的な陽極酸化を行っ
た後でコンタクトを形成することができるので、マスキ
ングレジストの形成が不要となる。このため、Alがア
リカリ性の現像液によって浸食されることがなくなり、
膜厚や線幅の縮小による配線抵抗の増大や、光抜けによ
るコントラストの低下が防止される。In the first structure, the island-shaped contact protection film made of Al is provided on the contact terminal, so that A
By the etching of 1, the contact protective film is removed together with the Al 2 O 3 film to expose the contact terminal.
As a result, the contact can be formed after the entire surface of the gate wiring is anodized, so that the masking resist need not be formed. Therefore, Al is not eroded by the alkaline developer,
It is possible to prevent an increase in wiring resistance due to a reduction in film thickness and line width and a reduction in contrast due to light leakage.
【0013】前記第2の構成で、コンタクトホールをマ
スクとしたAlのエッチングにおいて、Alがコンタク
トホールのエッジ部にかからないので、コンタクト保護
膜とその表面の陽極酸化膜のみが除去され、サイドエッ
チが防がれる。前記第3の構成で、Taは陽極酸化可能
であるため、Alとの2層げーと配線構造において、A
lに欠陥があって陽極酸化液に浸漬しても浸食されず、
陽極酸化膜が形成され、断線が防止される。In the second structure, when Al is etched using the contact hole as a mask, since the Al does not reach the edge of the contact hole, only the contact protection film and the anodic oxide film on the surface of the contact protection film are removed and side etching is performed. It is prevented. In the third structure, Ta can be anodized, so that in the two-layer structure with Al and the wiring structure, A
l has a defect and is not eroded even when immersed in an anodizing solution,
An anodic oxide film is formed to prevent disconnection.
【0014】[0014]
【実施例】続いて、本発明の実施例を図1から図11を
参照しながら説明する。なお、符号は従来例と同じもの
については同じ符号を用いた。TFT基板の平面構造は
図12に示した従来例と同じであり、本発明は液晶表示
装置の製造方法において、ゲートライン(12GL)と
コンタクトメタル(19CT)の接続部分、及び、補助
容量ライン(12SL)と接続ライン(19SC)の接
続部分に特徴がある。EXAMPLES Next, examples of the present invention will be described with reference to FIGS. The same reference numerals are used for the same reference numerals as in the conventional example. The planar structure of the TFT substrate is the same as that of the conventional example shown in FIG. 12, and in the method of manufacturing a liquid crystal display device according to the present invention, a connection portion between a gate line (12GL) and a contact metal (19CT) and an auxiliary capacitance line ( It is characterized by the connecting portion between 12SL) and the connecting line (19SC).
【0015】図1において、(a)はゲートライン(1
2GL)とコンタクトメタル(19CT)との接続部分
の拡大図であり、(b)は補助容量ライン(12SL)
と接続ライン(19SC)との接続部分の拡大図であ
る。TaとAlの2層膜構造からなるゲートライン(1
1GL,12GL)及び補助容量ライン(11SL,1
2SL)は、それぞれのコンタクト端子(11CTG,
11CTS)部分でTaの1層膜となっている。即ち、
上膜のAlがなく下膜のTaが露出されている。更にコ
ンタクト端子(11CTG,11CTS)の領域中に
は、Alが島状に形成されてなるコンタクト保護膜(1
2CTG,12CTS)の領域がある。コンタクト端子
(11CTG,11CTS)の、コンタクト保護膜(1
2CTG,12CTS)が被覆された領域は陽極酸化膜
が付着せず、後にAlのエッチングでコンタクト保護膜
(12CTG,12CTS)を除去することによりTa
が露出される。このため、ゲートライン(12GL)と
コンタクトメタル(19CT)、及び、補助容量ライン
(12SL)と接続ライン(19SC)の良好なオーミ
ックコンタクトが得られる。In FIG. 1, (a) is a gate line (1
2B) is an enlarged view of a connection portion between a contact metal (19CT) and (2CT), and (b) is an auxiliary capacitance line (12SL).
It is an enlarged view of the connection part of the connection line (19SC). Gate line (1 with a double-layered structure of Ta and Al)
1GL, 12GL and auxiliary capacitance line (11SL, 1SL)
2SL is a contact terminal (11CTG,
11CTS) part is a single layer film of Ta. That is,
There is no upper film of Al and the lower film of Ta is exposed. Further, in the area of the contact terminals (11CTG, 11CTS), a contact protective film (1) in which Al is formed in an island shape.
2CTG, 12CTS). Contact protective film (1) for contact terminals (11CTG, 11CTS)
2CTG, 12CTS) is not adhered to the anodic oxide film in the region, and the contact protection film (12CTG, 12CTS) is removed later by etching Al to form Ta.
Is exposed. Therefore, good ohmic contact between the gate line (12GL) and the contact metal (19CT) and between the auxiliary capacitance line (12SL) and the connection line (19SC) can be obtained.
【0016】以下、図1及び図12を参考にしながら、
図2から図11を用いて製造方法を説明する。図2から
図11は製造工程を示す断面図である。各図の左側が画
素部の断面構造であり、右側がコンタクト端子(11C
TG)部分の断面構造である。まず、ガラスなどの透明
基板(10)上にTaをスパッタリングにより約100
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、ゲートライン(11GL)、補助容
量電極(11SE)、及び、ゲートライン(11GL)
のコンタクト端子(11CTG)が形成される。(以
上、図2参照) この時、同時に補助容量ライン(11SL)とそのコン
タクト端子(11CTS)が形成される。Hereinafter, referring to FIGS. 1 and 12,
The manufacturing method will be described with reference to FIGS. 2 to 11 are cross-sectional views showing the manufacturing process. The left side of each figure is the sectional structure of the pixel portion, and the right side is the contact terminal (11C).
It is a sectional structure of a TG) portion. First, Ta is sputtered on a transparent substrate (10) such as glass to about 100.
The gate line (11GL), the auxiliary capacitance electrode (11SE), and the gate line (11GL) are formed by stacking them to a thickness of 0Å and patterning them by photoetching.
Contact terminals (11CTG) are formed. At this point, the auxiliary capacitance line (11SL) and its contact terminal (11CTS) are simultaneously formed.
【0017】続いて、Alをスパッタリングで約150
0Åの厚さに積層し、これをフォトエッチでパターニン
グすることにより、TFTのゲート電極(12G)、T
aと2層膜構造を構成する補助容量電極(12SE)、
ゲート電極(12G)と一体でTaと2層膜構造を構成
するゲートライン(12GL)、及び、コンタクト端子
(11CTG)のコンタクト保護膜(12CTG)が形
成される。(以上、図3参照) この時、同時にTaと2層膜構造を構成する補助容量ラ
イン(12SL)と、コンタクト端子(11CTS)の
コンタクト保護膜(12CTS)、更には、陽極酸化用
の電圧供給配線(12AL,12AP)が形成される。Subsequently, Al is sputtered to about 150.
By stacking to a thickness of 0Å and patterning this by photo-etching, the gate electrode (12G) of the TFT, T
a and an auxiliary capacitance electrode (12SE) forming a two-layer film structure,
A gate line (12GL) that forms a two-layer film structure with Ta integrally with the gate electrode (12G), and a contact protection film (12CTG) of the contact terminal (11CTG) are formed. (See above, FIG. 3) At this time, at the same time, the auxiliary capacitance line (12SL) that forms a double-layered film structure with Ta, the contact protection film (12CTS) of the contact terminal (11CTS), and the voltage supply for anodization. The wiring (12AL, 12AP) is formed.
【0018】続いて以下のように、Al配線(12G,
12GL,12SE,12SL)の陽極酸化を行う。即
ち、図3までの工程を経た基板を、3%の酒石酸をエチ
レングリコールまたはプロピレングリコールで希釈した
陽極酸化液中に浸し、電圧供給端子(12AP)より全
Al配線(12G,12GL,12SE,12SL)に
直流電圧を印加する。これにより、Al及びTaの表面
が陽極酸化されてAl 2O3(13A)及びTa2O5(1
3T)が成膜される。(以上、図4参照) 続いて、全面にゲート絶縁膜(14)として、例えば、
SiNXをプラズマCVDにより2000〜4000Å
程度の厚さに積層し、引き続き、プラズマCVDでa−
Si(15)を1000Å程度、エッチングストッパー
(16)となるSiNXを2500Å程度の厚さに順次
積層する。(以上、図5参照) 最上層のSiNXはゲート電極(12S)に対応する部
分を残してエッチング除去することによりエッチングス
トッパー(16)となる。更に、コンタクト向上のため
に燐がドープされたa−Si(以下、N+a−Siと略
す)(17)をプラズマCVDにより500Å程度の厚
さに積層する。(以上、図6参照) このN+a−Si(17)及びa−Si(16)を同一
のマスクでエッチングして島状に形成することによりT
FTのチャンネル・コンタクト層が形成される。(以
上、図7参照) 次に、透明電極材料としてITOをスパッタリングなど
により500〜1000Å程度の厚さに積層し、これを
エッチングすることにより、表示電極(18PX)とゲ
ート入力端子(18GP)が形成される。(以上、図8
参照) この時、同時に補助容量入力端子(18SP)が形成さ
れる。Subsequently, as described below, Al wiring (12G,
12GL, 12SE, 12SL) is anodized. Immediately
Then, the substrate that has undergone the steps up to FIG. 3 is treated with 3% tartaric acid.
Diluted with ren glycol or propylene glycol
Immerse in the anodizing solution and remove all from the voltage supply terminal (12AP)
For Al wiring (12G, 12GL, 12SE, 12SL)
Apply DC voltage. As a result, the surface of Al and Ta
Is anodized and Al 2O3(13A) and Ta2OFive(1
3T) is deposited. (See above, FIG. 4) Next, as the gate insulating film (14) on the entire surface, for example,
SiNXBy plasma CVD to 2000-4000Å
And then a-
Etching stopper for Si (15) about 1000Å
(16) SiNXTo a thickness of 2500 Å
Stack. (Refer to FIG. 5 for the above) SiN of the uppermost layerXIs a part corresponding to the gate electrode (12S)
Etching is performed by removing the
It becomes a topper (16). Furthermore, to improve contact
Phosphorus-doped a-Si (hereinafter, N+Abbreviated as a-Si
(17) by plasma CVD to a thickness of about 500Å
Stack it up. (See above, see Figure 6.) This N+a-Si (17) and a-Si (16) are the same
By etching with the mask of
An FT channel contact layer is formed. (Below
(See FIG. 7, above) Next, ITO is used as a transparent electrode material by sputtering or the like.
To a thickness of about 500 to 1000Å,
By etching, the display electrode (18PX) and the
A gate input terminal (18GP) is formed. (End of Figure 8
At this time, the auxiliary capacitance input terminal (18SP) is formed at the same time.
Be done.
【0019】次に、ゲート絶縁膜(14)の所定の部分
をエッチング除去することによりコンタクトホール(C
TG)が開口され、ゲートラインのコンタクト保護膜
(12CTG)が露出される。(以上、図9参照) この時、同時に補助容量ラインのコンタクト保護膜(1
2CTS)上にもコンタクトホール(CTS)が開口さ
れる。Then, a predetermined portion of the gate insulating film (14) is removed by etching to remove the contact hole (C
The TG) is opened to expose the contact protection film (12CTG) of the gate line. (Refer to FIG. 9 above.) At this time, at the same time, the contact protective film (1
A contact hole (CTS) is also opened on the 2CTS).
【0020】続いて、この基板をリン酸などのエッチャ
ントに浸漬することにより、コンタクトホール(CT
G,CTS)をマスクとしたAlのウエットエッチング
を行う。これにより、コンタクト端子(11CTG,1
1CTS)上に島状に形成されたコンタクト保護膜(1
2CTG,12CTS)が、その表面に付着したAl2
O3(13A)ごと除去されて、コンタクト端子(11
CTG,11CTS)のこの部分のTaが露出される。
即ち、TaはAlとエッチング選択性を有するので、T
a(11CTG,11CTS)とTa2O5(13T)が
残されて、Al(12CTG,12CTS)とAl2O3
(13A)のみが除去される。なお、コンタクト保護膜
(12CTG,12CTS)とゲート・補助容量ライン
(12GL,12SL)をそれぞれ一体に形成した場
合、このようなゲート絶縁膜(14)をマスクとしたA
lのエッチングではサイドエッチが生じ、ゲート絶縁膜
(14)と下膜のゲート・補助容量ライン(11GL,
11SL)の間に空間ができ、信頼性の低下につなが
る。そのため、コンタクト保護膜(12CTG,12C
TS)はコンタクトホール(CTG,CTS)の開口領
域の内側に形成されるとともに、ゲート・補助容量ライ
ン(12GL,12SL)はコンタクトホール(CT
G,CTS)の開口領域にまで及ばないようにしてい
る。これにより、Alのエッチングはコンタクト保護膜
(12CTG,12CTS)の除去のみに限ることがで
きる。(以上、図10参照) 次いで、ソース・ドレイン配線材料として、例えばスパ
ッタリングにより下膜が1000ÅのMo、上膜が70
00ÅのAlからなる2層膜を形成し、これをエッチン
グする。これによりソース・ドレイン電極(19S,1
9D)が形成されるとともに、コンタクト端子(11C
TG)とゲート入力端子(18GP)を接続するコンタ
クトメタル(19CT)が形成される。(以上、,図1
1参照) この時、同時にドレイン電極(19D)と一体のドレイ
ンライン(19DL)が形成されるとともに、接続ライ
ン(19SC)が形成されて補助容量ラインのコンタク
ト端子(11CTS)に接続され、更に補助容量入力端
子(19SP)へ接続される。Subsequently, this substrate is immersed in an etchant such as phosphoric acid to form a contact hole (CT).
Wet etching of Al is performed using G, CTS) as a mask. As a result, the contact terminals (11CTG, 1
1CTS) contact protection film (1
2CTG, 12CTS) attached to the surface of Al 2
The contact terminal (11) is removed together with O 3 (13A).
Ta in this part of CTG, 11 CTS) is exposed.
That is, since Ta has etching selectivity with Al, T
a (11CTG, 11CTS) and Ta 2 O 5 (13T) remain, Al (12CTG, 12CTS) and Al 2 O 3
Only (13A) is removed. When the contact protection film (12CTG, 12CTS) and the gate / auxiliary capacitance line (12GL, 12SL) are integrally formed, the gate insulating film (14) is used as a mask.
Side etching occurs in the etching of 1 and the gate insulating film (14) and the underlying gate / auxiliary capacitance line (11GL,
11SL), a space is created, leading to a decrease in reliability. Therefore, contact protection film (12CTG, 12C
TS) is formed inside the opening area of the contact hole (CTG, CTS), and the gate / auxiliary capacitance line (12GL, 12SL) is formed in the contact hole (CT).
(G, CTS) is prevented from reaching the opening area. As a result, the Al etching can be limited to the removal of the contact protection film (12CTG, 12CTS). Next, as the source / drain wiring material, for example, a lower film of Mo is 1000Å and an upper film is 70 by sputtering.
A two-layer film made of 00Å Al is formed and this is etched. As a result, the source / drain electrodes (19S, 1
9D) and the contact terminal (11C
A contact metal (19CT) connecting the TG) and the gate input terminal (18GP) is formed. (End of Fig. 1
1) At this time, at the same time, the drain line (19DL) integrated with the drain electrode (19D) is formed, and the connection line (19SC) is formed and connected to the contact terminal (11CTS) of the auxiliary capacitance line. It is connected to the capacitance input terminal (19SP).
【0021】コンタクト端子(11CTG,11CT
S)は、コンタクト保護膜(12CTG,12CTS)
で被覆されて陽極酸化膜の付着が防がれていたので、コ
ンタクト保護膜(12CTG,12CTS)を除去した
部分ではTaが露出されている。そのため、コンタクト
メタル(19CT)及び接続ライン(19SC)との良
好なオーミクコンタクトが得られる。Contact terminal (11CTG, 11CT
S) is a contact protective film (12CTG, 12CTS)
Since the adhesion of the anodic oxide film was prevented by coating with, the Ta was exposed at the portion where the contact protection film (12CTG, 12CTS) was removed. Therefore, good ohmic contact with the contact metal (19CT) and the connection line (19SC) can be obtained.
【0022】[0022]
【発明の効果】以上の説明から明らかな如く、あらかじ
め、下層のゲート及び補助容量配線のコンタクト端子部
分に島状のコンタクト保護膜を設けておくことにより、
陽極酸化時にコンタクト端子が酸化されるのが防がれ、
後にコンタクト保護膜をその表面に付着した陽極酸化膜
と除去することによりコンタクト端子が露出される。こ
のため、絶縁膜を挟んだ上層の端子や配線とのコンタク
ト形成において、良好なオーミク特性が得られる。As is apparent from the above description, the island-shaped contact protection film is provided in advance on the contact terminals of the lower gate and the auxiliary capacitance wiring.
Prevents oxidation of the contact terminals during anodization,
The contact terminal is exposed by removing the contact protective film and the anodic oxide film attached to the surface later. Therefore, good ohmic characteristics can be obtained in forming a contact with an upper terminal or wiring with the insulating film interposed therebetween.
【0023】また、コンタクト保護膜はゲート・補助容
量のAl配線の形成時に同時に形成されるので、コンタ
クト保護膜を除去する工程が増えるだけで、大幅なコス
ト増は無く、かつ、マスキングレジストの形成及び剥離
工程が削除されるのでコストが低下する。Further, since the contact protection film is formed at the same time when the Al wiring for the gate / auxiliary capacitor is formed, the number of steps for removing the contact protection film is increased, the cost is not increased significantly, and the masking resist is formed. Since the peeling process is eliminated, the cost is reduced.
【図1】本発明の実施例に係る液晶表示装置の部分平面
図である。FIG. 1 is a partial plan view of a liquid crystal display device according to an embodiment of the present invention.
【図2】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 2 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図3】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 3 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the present invention.
【図4】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 4 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図5】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 5 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図6】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 6 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the present invention.
【図7】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 7 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図8】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 8 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図9】本発明の実施例に係る液晶表示装置の製造方法
を説明する断面図である。FIG. 9 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図10】本発明の実施例に係る液晶表示装置の製造方
法を説明する断面図である。FIG. 10 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図11】本発明の実施例に係る液晶表示装置の製造方
法を説明する断面図である。FIG. 11 is a cross-sectional view illustrating the method of manufacturing the liquid crystal display device according to the embodiment of the invention.
【図12】液晶表示装置の平面図である。FIG. 12 is a plan view of a liquid crystal display device.
10 透明基板 11 Ta 12 Al 13 Al2O3 14 ゲート絶縁膜 15 a−Si 16 N+a−Si 17 エッチングストッパー 18 ITO 19 Al/Mo10 Transparent Substrate 11 Ta 12 Al 13 Al 2 O 3 14 Gate Insulating Film 15 a-Si 16 N + a-Si 17 Etching Stopper 18 ITO 19 Al / Mo
Claims (3)
性があり、かつ、陽極酸化可能な第1の導電物を成膜し
てエッチングすることにより、第1配線のコンタクト端
子を形成する工程と、 前記第1の導電物を被覆してAlを成膜し、これをエッ
チングすることにより、前記コンタクト端子に接続する
第1配線及び陽極酸化用の電圧供給配線を形成するとと
もに、前記コンタクト端子上に島状のコンタクト保護膜
を形成する工程と、 前記第1配線の全領域を陽極酸化することにより、表面
にAlの陽極酸化膜または前記第1の導電物の陽極酸化
膜を形成する工程と、 全面に絶縁層と非単結晶半導体膜を順次成膜し、該非単
結晶半導体膜をエッチングして島状に形成する工程と、 全面に透明導電膜を成膜してエッチングすることによ
り、マトリクス状に配置された表示電極と基板端部に配
列された外部接続端子を形成する工程と、 前記絶縁層をエッチングすることにより、前記コンタク
ト端子上にコンタクトホールを開口して、前記コンタク
ト保護膜を露出させる工程と、 前記コンタクトホールを有する前記絶縁層をマスクにA
lのエッチングを行うことにより、前記コンタクト保護
膜上のAlの陽極酸化膜及び前記コンタクト保護膜を除
去する工程と、 全面に第2の導電物を成膜してエッチングすることによ
り、第2配線を形成するとともに、前記コンタクトホー
ルを介して前記コンタクト端子を前記外部接続端子に接
続するコンタクトメタルを形成する工程とを有する液晶
表示装置の製造方法。1. A step of forming a contact terminal of a first wiring by forming a film of a first conductive material having etching selectivity with respect to Al and capable of anodizing on a substrate and etching the film. And forming an Al film by coating the first conductive material and etching the Al to form a first wiring connected to the contact terminal and a voltage supply wiring for anodization, and the contact terminal. A step of forming an island-shaped contact protection film thereon, and a step of forming an anodized film of Al or an anodized film of the first conductive material on the surface by anodizing the entire region of the first wiring. And a step of sequentially forming an insulating layer and a non-single-crystal semiconductor film on the entire surface, and etching the non-single-crystal semiconductor film to form islands, and forming a transparent conductive film on the entire surface and etching, Mato Forming a display electrode arranged in a matrix and external connection terminals arranged at the end of the substrate, and etching the insulating layer to open a contact hole on the contact terminal to form the contact protective film. And exposing the insulating layer having the contact hole as a mask.
a step of removing the Al anodic oxide film on the contact protection film and the contact protection film by performing etching of 1 and forming a second conductive material on the entire surface and etching the second wiring. And forming a contact metal for connecting the contact terminal to the external connection terminal through the contact hole.
トホールの開口領域の内側に形成されるとともに、前記
コンタクトホールの開口領域は前記第1配線のAl部分
に及ばないことを特徴とする請求項1記載の液晶表示装
置の製造方法。2. The contact protection film is formed inside the opening region of the contact hole, and the opening region of the contact hole does not reach the Al portion of the first wiring. A method for manufacturing the liquid crystal display device described.
徴とする請求項1記載の液晶表示装置の製造方法。3. The method of manufacturing a liquid crystal display device according to claim 1, wherein the first conductive material is Ta.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11846194A JPH07325321A (en) | 1994-05-31 | 1994-05-31 | Production of liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11846194A JPH07325321A (en) | 1994-05-31 | 1994-05-31 | Production of liquid crystal display device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH07325321A true JPH07325321A (en) | 1995-12-12 |
Family
ID=14737234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11846194A Pending JPH07325321A (en) | 1994-05-31 | 1994-05-31 | Production of liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07325321A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100273992B1 (en) * | 1996-09-12 | 2000-12-15 | 마찌다 가쯔히꼬 | Method and apparatus for injecting liquid crystal material |
US6259495B1 (en) | 1998-01-20 | 2001-07-10 | Nec Corporation | Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
KR100358871B1 (en) * | 1999-02-05 | 2002-10-31 | 닛본 덴기 가부시끼가이샤 | Liquid-crystal display device and method for production thereof |
JP2007187981A (en) * | 2006-01-16 | 2007-07-26 | Toshiba Matsushita Display Technology Co Ltd | Display device |
-
1994
- 1994-05-31 JP JP11846194A patent/JPH07325321A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100273992B1 (en) * | 1996-09-12 | 2000-12-15 | 마찌다 가쯔히꼬 | Method and apparatus for injecting liquid crystal material |
US6259495B1 (en) | 1998-01-20 | 2001-07-10 | Nec Corporation | Liquid crystal display panel and method of manufacturing the same, including a structure for, and a method of preparing, terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
US6356336B2 (en) | 1998-01-20 | 2002-03-12 | Nec Corporation | Liquid crystal display panel and method for manufacturing the same |
US6362867B2 (en) | 1998-01-20 | 2002-03-26 | Nec Corporation | Method of manufacturing a liquid crystal display panel including preparing terminal or connecting electrodes for connecting liquid crystal display panel to an external drive circuit |
US6452648B2 (en) | 1998-01-20 | 2002-09-17 | Nec Corporation | Liquid crystal display panel and method for manufacturing the same |
US6515730B1 (en) | 1998-01-20 | 2003-02-04 | Nec Corporation | Method of manufacturing a liquid crystal display panel including a terminal electrode part thereof |
KR100358871B1 (en) * | 1999-02-05 | 2002-10-31 | 닛본 덴기 가부시끼가이샤 | Liquid-crystal display device and method for production thereof |
JP2007187981A (en) * | 2006-01-16 | 2007-07-26 | Toshiba Matsushita Display Technology Co Ltd | Display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100287666B1 (en) | Active matrix substrate | |
JP2005122182A (en) | Thin-film transistor substrate for display device and manufacturing method thereof | |
JP4166300B2 (en) | Manufacturing method of liquid crystal display device | |
JP3270361B2 (en) | Thin film transistor array and method of manufacturing the same | |
US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
KR100241721B1 (en) | Liquid crystal display element and its manufacturing method | |
JPH07325321A (en) | Production of liquid crystal display device | |
JPH1082997A (en) | Production of active matrix liquid crystal display device and active matrix liquid crystal display device | |
KR20050070325A (en) | Lcd and method for manufacturing lcd | |
JPH06160905A (en) | Liquid crystal display device and its production | |
JP3265622B2 (en) | Manufacturing method of liquid crystal display device | |
JP3200639B2 (en) | Method for manufacturing thin film transistor panel | |
JP3085305B2 (en) | Manufacturing method of liquid crystal display device | |
JP3547063B2 (en) | Method for manufacturing active matrix type liquid crystal display device | |
JPH10170951A (en) | Production of liquid crystal display device | |
JP2752983B2 (en) | Method of manufacturing thin film transistor for liquid crystal display | |
JPH0695147A (en) | Liquid crystal display device and its production | |
JPH11194361A (en) | Manufacture of thin film transistor array substrate and liquid crystl display device | |
KR100372305B1 (en) | Thin film transistor substrate of liquid crystal display and method for fabricating the same | |
JPH0815733A (en) | Thin film transistor panel and its production | |
JPH07104315A (en) | Liquid crystal display device | |
JPH05150268A (en) | Production of thin-film transistor panel | |
JPH05152327A (en) | Manufacturing method of thin film transistor panel | |
JP2980803B2 (en) | Method of forming metal wiring | |
JPH0682823A (en) | Logic driving circuit and its production |