JPH07235477A

JPH07235477A - 半導体集積回路装置の製造方法

Info

Publication number: JPH07235477A
Application number: JP2699294A
Authority: JP
Inventors: Yoshihiko Okamoto; 好彦岡本
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-02-24
Filing date: 1994-02-24
Publication date: 1995-09-05
Anticipated expiration: 2018-03-17
Also published as: JP3386218B2

Abstract

(57)【要約】【目的】化学増幅系電子ビームレジストをマスクに用
いて集積回路パターンの微細加工を高精度、高速に行
う。【構成】半導体ウエハ上に形成された化学増幅系電子
ビームレジストに電子ビームを照射して得られるレジス
トパターンをマスクに用いて集積回路パターンを形成す
る際、集積回路の製造工程に応じてポジ型電子ビームレ
ジストとネガ型電子ビームレジストとを使い分け、高ス
ループットの電子ビーム直接描画を実現する。また、上
記化学増幅系電子ビームレジスト上に導電性ポリマーを
被着し、電子ビーム描画時のレジストのチャージアップ
を防止する共に、化学増幅系電子ビームレジストの安定
化を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置の
製造技術に関し、特に、電子ビームレジストを使用した
集積回路パターンの微細加工に適用して有効な技術に関
するものである。

【０００２】

【従来の技術】半導体集積回路装置の製造工程のうち、
半導体ウエハに所望の集積回路パターンを転写する露光
工程では、近年、紫外光を用いた露光技術に代えて電子
ビームによる露光技術が利用されている。なかでも、電
子ビームレジストを塗布した半導体ウエハに電子ビーム
を照射して集積回路パターンを直接描画する電子ビーム
直接描画方式は、フォトマスクに形成された集積回路パ
ターンを半導体ウエハに転写する従来の光露光方式に比
べて微細な集積回路パターンを形成できることから特に
注目されている。

【０００３】しかし、上記電子ビーム直接描画方式は、
フォトマスク上の集積回路パターンを半導体ウエハに一
括転写する光露光方式と異なり、所定の形状に絞った電
子ビームで半導体ウエハ上に集積回路パターンを描画す
るので、この描画スループットを如何にして短縮するか
が特に重要な課題となる。

【０００４】この描画スループットを決める第一の要因
は、レジストを感光させるのに要する照射時間である。
そこで、現在、より高感度の電子ビームレジストの開発
が各分野で進められており、その一例として、電子ビー
ムの照射によりレジスト中に酸を遊離させ、露光後の熱
処理によってこの酸を触媒とする露光反応を促進させる
ようにした、いわゆる化学増幅系レジストが提案されて
いる。

【０００５】上記化学増幅系レジストについては、例え
ば「ジャーナル・オブ・フォトポリマー・サイエンス・
アンド・テクノロジー(Journal of Photopolymer Scien
ce and Technology), Volume 2, No.1 (1989) 」P115〜
P122などに記載がある。

【０００６】

【発明が解決しようとする課題】しかしながら、電子ビ
ームの照射時にレジストから発生する酸を触媒として露
光反応を促進させる化学増幅系電子ビームレジストは、
高い感度と解像度が得られる反面、経時変化が大きく、
その取り扱いが煩雑であることから、実用性に乏しいと
いう問題があった。

【０００７】本発明の目的は、高スループットの電子ビ
ーム直接描画を実現することのできる技術を提供するこ
とにある。

【０００８】本発明の他の目的は、化学増幅系電子ビー
ムレジストを用いて高精度の電子ビーム直接描画を実現
することのできる技術を提供することにある。

【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１０】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。

【００１１】(1).本発明の半導体集積回路装置の製造方
法は、半導体ウエハ上に被着した化学増幅系電子ビーム
レジストに電子ビームを照射し、照射部と未照射部の現
像液に対するレジスト溶解速度の差を利用してレジスト
パターンを形成する電子ビーム露光工程を複数工程備
え、前記複数の電子ビーム露光工程の一部の工程ではポ
ジ型電子ビームレジストを用い、他の一部の工程ではネ
ガ型電子ビームレジストを用いるものである。

【００１２】(2).本発明の半導体集積回路装置の製造方
法は、上記(1) の製造方法において、前記電子ビームの
照射に先立って、前記化学増幅系電子ビームレジストの
表面に導電性ポリマーを被着するものである。

【００１３】(3).本発明の半導体集積回路装置の製造方
法は、上記(1) の製造方法において、集積回路の実パタ
ーンの内側に対応した電子ビーム描画パターンデータに
基づいて前記電子ビームを照射するものである。

【００１４】(4).本発明の半導体集積回路装置の製造方
法は、上記(1) の製造方法を特定用途向け半導体集積回
路装置に適用するものである。

【００１５】(5).本発明の半導体集積回路装置の製造方
法は、上記(2) の製造方法において、前記化学増幅系電
子ビームレジストに電子ビームを照射する際、前記導電
性ポリマーにアース端子を接触して、前記導電性ポリマ
ーの表面電位をアース電位にするものである。

【００１６】(6).本発明の半導体集積回路装置の製造方
法は、半導体ウエハ上に被着したレジストを露光してレ
ジストパターンを形成する露光工程を複数工程備え、前
記複数の露光工程の一部の工程では化学増幅系電子ビー
ムレジストに電子ビームを照射することによりレジスト
パターンを形成し、他の一部の工程ではフォトマスクを
用いた光投影露光方式によりレジストパターンを形成す
るものである。

【００１７】(7).本発明の半導体集積回路装置の製造方
法は、上記(6) の製造方法において、集積回路素子を形
成する工程では、少なくともその一工程で前記光投影露
光方式によりレジストパターンを形成し、前記集積回路
素子の上に配線を形成する工程では、前記化学増幅系電
子ビームレジストを用いた電子ビーム露光方式によりレ
ジストパターンを形成するものである。

【００１８】(8).本発明の半導体集積回路装置の製造方
法は、上記(6) の製造方法において、集積回路素子を形
成する工程の一部で化学増幅系ポジ型電子ビームレジス
トを用い、他の一部で化学増幅系ネガ型電子ビームレジ
ストを用いるものである。

【００１９】(9).本発明の半導体集積回路装置の製造方
法は、上記(6) の製造方法において、前記化学増幅系電
子ビームレジストに電子ビームを照射してレジストパタ
ーンを形成する電子ビーム露光工程を複数工程備え、前
記複数の電子ビーム露光工程の一部の工程ではポジ型電
子ビームレジストを用い、他の一部の工程ではネガ型電
子ビームレジストを用いるものである。

【００２０】(10). 本発明の半導体集積回路装置の製造
方法は、上記(6) の製造方法において、前記化学増幅系
電子ビームレジストに電子ビームを照射して形成される
レジストパターンの最小寸法を、前記光投影露光方式で
用いる露光光の波長以下とするものである。

【００２１】(11). 本発明の半導体集積回路装置の製造
方法は、上記(7) の製造方法において前記集積回路素子
の上に配線を形成する工程の一部で化学増幅系ポジ型電
子ビームレジストを用い、他の一部で化学増幅系ネガ型
電子ビームレジストを用いるものである。

【００２２】(12). 本発明の半導体集積回路装置の製造
方法は、上記(8) の製造方法において前記化学増幅系ネ
ガ型電子ビームレジストを用いてＭＩＳＦＥＴのゲート
電極を形成し、前記化学増幅系ポジ型電子ビームレジス
トを用いて前記ＭＩＳＦＥＴとその上層に形成される配
線とを接続するスルーホールを形成するものである。

【００２３】(13). 本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した化学増幅系電子ビー
ムレジストに電子ビームを照射して得られたレジストパ
ターンをマスクに用いて配線接続用のコンタクトホール
を形成する際、以下の工程(a)〜(e) を備えたものであ
る。

【００２４】(a) 集積回路素子を形成した半導体ウエハ
上に絶縁膜を堆積し、前記絶縁膜上に化学増幅系ポジ型
電子ビームレジストを塗布し、さらに前記化学増幅系ポ
ジ型電子ビームレジスト上に導電性ポリマーを被着する
工程、(b) コンタクトホールの実パターンの内側に対応
した電子ビーム描画パターンデータに基づいて前記化学
増幅系ポジ型電子ビームレジストに電子ビームを照射す
る工程、(c) 前記化学増幅系ポジ型電子ビームレジスト
をベークすることにより、前記電子ビームの照射によっ
て発生した酸を触媒とするレジスト溶解反応を促進させ
る工程、(d) 前記化学増幅系ポジ型電子ビームレジスト
を現像して被照射部を除去することにより、レジストパ
ターンを形成する工程、(e) 前記レジストパターンをマ
スクに用いて前記絶縁膜をエッチングすることにより、
配線接続用のコンタクトホールを形成する工程。

【００２５】(14). 本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した化学増幅系電子ビー
ムレジストに電子ビームを照射して得られたレジストパ
ターンをマスクに用いて配線を形成する際、以下の工程
(a) 〜(e) を備えたものである。

【００２６】(a) 集積回路素子を形成した半導体ウエハ
上に導電膜を堆積し、前記導電膜に化学増幅系ネガ型電
子ビームレジストを塗布し、さらに前記化学増幅系ネガ
型電子ビームレジスト上に導電性ポリマーを被着する工
程、(b) 配線の実パターンの内側に対応した電子ビーム
描画パターンデータに基づいて前記化学増幅系ネガ型電
子ビームレジストに電子ビームを照射する工程、(c) 前
記化学増幅系ネガ型電子ビームレジストをベークするこ
とにより、前記電子ビームの照射によって発生した酸を
触媒とするレジスト架橋反応を促進させる工程、(d) 前
記化学増幅系ネガ型電子ビームレジストを現像して未照
射部を除去することにより、レジストパターンを形成す
る工程、(e) 前記レジストパターンをマスクに用いて前
記導電膜をエッチングすることにより、配線を形成する
工程。

【００２７】(15). 本発明の半導体集積回路装置の製造
方法は、半導体ウエハ上に被着した電子ビームレジスト
に電子ビームを照射し、照射部と未照射部の現像液に対
するレジスト溶解速度の差を利用してレジストパターン
を形成する電子ビーム露光工程を複数工程備え、前記複
数の電子ビーム露光工程の一部の工程ではポジ型電子ビ
ームレジストを用い、他の一部の工程ではネガ型電子ビ
ームレジストを用いるものである。

【００２８】(16). 本発明の半導体集積回路装置の製造
方法は、上記(15)の製造方法において、前記電子ビーム
の照射に先立って、前記電子ビームレジストの表面に導
電性ポリマーを被着するものである。

【００２９】(17). 本発明の半導体集積回路装置の製造
方法は、上記(15)の製造方法において前記電子ビームレ
ジストに矩形または図形形状に成形した電子ビームを照
射するものである。

【００３０】

【作用】上記した手段によれば、集積回路の実パターン
の内側の面積の大小に応じてポジ型電子ビームレジスト
とネガ型電子ビームレジストとを使い分けることによ
り、描画時間を短縮することができる。

【００３１】上記した手段によれば、化学増幅系電子ビ
ームレジストの表面に導電性ポリマーを被着することに
より、電子ビーム描画時のレジストのチャージアップを
防止することができると共に化学増幅系電子ビームレジ
ストを安定化することができる。

【００３２】上記した手段によれば、集積回路素子の形
成工程の少なくとも一工程ではフォトマスクを用いた光
投影露光方式を用い、その後の配線形成工程では電子ビ
ーム露光方式を用いることにより、露光時間の短縮と描
画精度の向上を併せて実現することができる。

【００３３】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。

【００３４】図１は、本発明の一実施例である半導体集
積回路装置の製造方法の一部を工程順に示すフロー図で
ある。

【００３５】まず、所定の集積回路が形成された半導体
ウエハ２の主面上に酸化シリコン膜のような絶縁膜２０
を堆積し、この絶縁膜２０の上に化学増幅系のポジ型電
子ビームレジスト２１を塗布する。このポジ型電子ビー
ムレジスト２１は、例えばベース樹脂であるクレゾール
ノボラック樹脂、溶解阻害剤であるテトラヒドロピラニ
ル化ポリビニルフェノール（水酸基にあたる部分をピラ
ニル基で保護し、耐アルカリ性を向上させたもの）、酸
発生剤であるトリ（メタンスルホニルオキシ）ベンゼ
ン、増感剤、酢酸メチルセロソルブ（溶媒）などから構
成される。なお、このポジ型電子ビームレジスト２１
は、絶縁膜２０との密着性を良くするため、露光の前後
にベーク処理（プリベーク、ポストベーク）を行う。

【００３６】次に、上記ポジ型電子ビームレジスト２１
の上に導電性ポリマー２２を塗布する。この導電性ポリ
マー２２は、一例として昭和電工製「エスペーサ 100」
などを使用する。

【００３７】この導電性ポリマー２２は、露光時の半導
体ウエハ２のチャージアップ防止およびポジ型電子ビー
ムレジスト２１の露光後の経時変化の低減、安定化を目
的として塗布される。この導電性ポリマー２２を用いず
にポジ型電子ビームレジスト２１を露光後放置すると、
電子ビームの照射によって発生した酸が次第に失活する
と想定される現象が認められ、その分、レジストパター
ンの寸法精度が劣化する。

【００３８】次に、上記半導体ウエハ２を電子ビーム描
画装置のＸＹステージに位置決めする。

【００３９】図２は、本実施例で使用する電子ビーム描
画装置の全体構成図、図３は、この電子ビーム描画装置
の静電チャックによる半導体ウエハの保持方法の一例を
示す図、図４は、この電子ビーム描画装置の位置変動計
測機構の構成の一例を示す説明図である。

【００４０】電子ビーム描画装置１は、試料である半導
体ウエハ２の移動と、荷電集束ビームである電子ビーム
７の偏向走査と、この電子ビーム７のオンオフとを組合
わせ、ＸＹステージ１５を連続して移動させながら半導
体ウエハ２上の電子線レジストに所定の集積回路パター
ンを描画する装置であり、大別してデータ保管部３、描
画制御部４、制御Ｉ／Ｏ部５およびＥＢ描画部６から構
成される。

【００４１】ＸＹステージ１５の上方には、電子ビーム
源８が設けられている。電子ビーム源８とＸＹステージ
１５との間には、第１偏向器１１、第２偏向器１４、電
子レンズ１３などからなる電子ビーム光学系６ａが設け
られ、半導体ウエハ２に向けて電子ビーム７が照射され
る。

【００４２】ＸＹステージ１５には、半導体ウエハ２を
保持する手段である静電チャック（図３参照）と、半導
体ウエハ２に形成された基準マーク４３（図４参照）の
位置変動を計測する位置変動計測機構（図４参照）とが
設けられている。半導体ウエハ２に形成された基準マー
ク４３の位置の検出は、この基準マーク４３に照射した
光または電子ビーム７の反射信号を検出するマーク検出
系４１とＸＹステージ１５の位置の検出を行うレーザ測
長部１６（図２参照）とによって行われる。

【００４３】データ保管部３は、描画データを保管する
ための構成部であり、データ記憶部３ａとデータ転送部
３ｂとを備えている。データ記憶部３ａは、例えば磁気
ディスクなどからなり、その内部には描画処理を制御す
る制御データおよび集積回路パターン（接続孔の実パタ
ーンの内側に対応したパターンや、配線の実パターンの
内側に対応したパターンなど）の描画データなどが格納
されている。

【００４４】描画制御部４は、電子ビーム描画装置１の
全体動作を制御するための構成部であり、例えば高速の
制御計算機が用いられる。

【００４５】制御Ｉ／Ｏ部５は、描画制御部４などから
伝送された制御信号をＥＢ描画部６へ入出力するための
構成部であり、バッファメモリ５ａ、演算部５ｂ、制御
信号発生部５ｃ、ブランキング電極制御部５ｄ、第１偏
向制御部５ｅ、移動制御部５ｆ、第２偏向制御部５ｇ、
検出部５ｈ、信号処理部５ｉ、ステージ制御部５ｊ、ロ
ーダ制御部５ｋおよび真空制御部５ｌを備えている。

【００４６】半導体ウエハ２の基準マーク４３の位置座
標の検出は、描画に先立って半導体ウエハ２の表面を電
子ビーム７または光によって走査し、ＸＹステージ１５
の位置をレーザ測長部１６によってレーザ測長すること
で情報を得て、例えば電子ビーム描画装置１の基準座標
系に座標変換し、演算部５ｂの第２バッファメモリに記
憶する。そして、個々の図形情報の描画に対応し、第２
偏向制御部５ｇを制御する。また、半導体ウエハ２の高
さの検出は、半導体ウエハ２の表面に光を斜め照射し、
その反射光を検出することによって行う。

【００４７】演算部５ｂは、バッファメモリ５ａから伝
送されたデータ、例えば描画データや基準マーク位置検
出データあるいはステージ位置データなどに基づいて、
電子ビーム７のオンオフを制御するブランキング制御信
号データを作成したり、第２マスク１２に形成された所
定のパターンを選択するための第１偏向制御信号データ
を作成したり、第２マスク１２の移動量を制御する制御
信号データを作成したり、半導体ウエハ２に対する電子
ビーム７の照射領域および照射位置を制御する第２偏向
制御信号データを作成したりする。

【００４８】ＥＢ描画部６は、荷電集束ビーム照射手段
である電子ビーム光学系６ａと、ＸＹステージ手段であ
るＸＹステージ系６ｂとから構成されている。電子ビー
ム光学系６ａは、電子ビーム源８、第１マスク９、ブラ
ンキング電極１０、第１偏向器１１、第２マスク１２、
電子レンズ１３および第２偏向器１４を備えており、電
子ビーム源８から放射された電子ビーム７は、これらの
構成部を介してＸＹステージ１５上の半導体ウエハ２の
所定位置に照射される。

【００４９】ブランキング電極１０は、電子ビーム７の
オンオフを制御するための構成部である。電子ビーム７
のオンオフは、演算部５ｂから制御信号発生部５ｃおよ
びブランキング電極制御部５ｄを介してブランキング電
極１０に伝送されたビーム照射パラメータデータなどに
基づいて制御される。

【００５０】第１偏向器１１は、電子レンズ１３を透過
した電子ビーム７を第２マスク１２の所定位置に照射す
るための構成部である。第２マスク１２の所定のパター
ンの選択は、演算部５ｂから制御信号発生部５ｃおよび
第１偏向制御部５ｅを介して第１偏向器１１に伝送され
た図形選択パラメータデータなどに基づいて制御され
る。

【００５１】電子レンズ１３は、例えば電子ビーム７を
集束したり、この電子ビーム７の光軸の回り方向におけ
る回転補正を行ったり、電子ビーム７の断面形状を縮小
したり、半導体ウエハ２に対する電子ビーム７の焦点合
わせを行ったりするための構成部である。

【００５２】第２偏向器１４は、電子レンズ１３を透過
した電子ビーム７を半導体ウエハ２の所定位置に照射す
るための構成部である。半導体ウエハ２に対する電子ビ
ーム７の照射位置は、演算部５ｂから制御信号発生部５
ｃおよび第２偏向制御部５ｇを介して第２偏向器１４に
伝送された照射情報パラメータデータ（照射領域や照射
位置座標の記されたデータ）などに基づいて制御され
る。

【００５３】第２偏向器１４は、大角偏向用の電極偏向
器と２段の小角高速偏向用の静電偏向器とから構成され
ている。すなわち、半導体ウエハ２に対する電子ビーム
７の照射位置は、例えば５ｍｍ平方程度の大角度偏向用
の電磁偏向器と、例えば５００μｍおよび８０μｍ平方
程度の２段高速偏向用の静電偏向器とによる偏向量を合
わせることによって制御され、これによって、大角度、
高速度の電子ビーム偏向を実現できるように構成されて
いる。

【００５４】第１マスク９および第２マスク１２は、微
動可能に設けられたものであり、マスク移動ステージ
（図示せず）上に載置されている。第２マスク１２の移
動は、演算部５ｂから制御信号発生部５ｃおよび移動制
御部５ｆを介して駆動部に伝送された移動制御パラメー
タデータなどに基づいて制御され、これにより、第２マ
スク１２の所定のパターンが電子ビーム７の偏向領域内
に入るように設定される。また、第１マスク９の移動も
同様に制御される。

【００５５】図３(a),(b) に示すように、半導体ウエハ
２は、静電チャックの静電パレット３２上に位置決めロ
ーラ３５を介して固定される。半導体ウエハ２は、製造
プロセスの進行につれて平坦度が次第に低下するが、こ
の静電チャックは、１００μｍ程度の反りが生じている
ような半導体ウエハ２でも平坦に固定することができ
る。

【００５６】静電チャックに固定された半導体ウエハ２
には、その側面に接触するナイフエッジコンタクトピン
３４を通じて通電が行われる。また、半導体ウエハ２の
表面に塗布された導電性ポリマー２２には、その表面電
位をアース電位とするために、アース端子であるソフト
コンタクトピン３３の先端がソフトコンタクト形式によ
って接触している。このソフトコンタクトピン３３は、
その先端の表面が導電性ポリマー２２を傷付けたり、貫
通したりしないように極めて軽く接触している。電子ビ
ームの照射によって生じた電荷は、その極く一部がこの
ソフトコンタクトピン３３を通じて外部にアースされ
る。このようにすることにより、電子ビームの照射位置
が電荷によって移動するのを確実に防止することができ
る。

【００５７】図４に示すように、電子ビーム描画装置１
の位置変動計測機構は大きく分けて、半導体ウエハ２上
の基準マーク４３を検出するマーク検出手段であるマー
ク検出系４１と、取り入れられた２つの情報を比較する
データ比較系４２とから構成される。

【００５８】マーク検出系４１は、光を発する光源４１
ａ（図１に示した電子ビーム源８から照射される電子ビ
ーム７であってもよい）と、光源４１ａから発せられた
光を収束または偏向させるレンズ４１ｂと、この光を検
出するセンサ４１ｃとから構成される。また、データ比
較系４２は、上記センサ４１ｃを介して取り入れられた
情報を記憶するパターンメモリ４２ａと、後から取り入
れられた情報を先に取り入れられた情報と比較する比較
器４２ｂとから構成される。

【００５９】上記位置変動計測機構による試料の位置変
動計測方法について説明すると、まず、半導体ウエハ２
をＸＹステージ１５上に搭載し、その表面に形成された
基準マーク４３に光源４１ａから発せられた光を当て、
その反射光をセンサ４１ｃにより検出し、このパターン
情報をパターンメモリ４２ａ内に格納する。

【００６０】その後、ＸＹステージ１５を所定の速度
（望ましくは、描画時にＸＹステージ１５を移動させる
速度と同等の速度、またはそれ以上の速度）で仮移動さ
せ、再び元の位置に戻す。そして、同一の基準マーク４
３を再度検出し、仮移動前に取り入れられたパターンメ
モリ４２ａ内の情報と仮移動後に取り入れられた情報と
を比較器４２ｂにより比較することにより、ＸＹステー
ジ１５に対する半導体ウエハ２の相対位置の変動分が基
準値以下か否かを判別する。

【００６１】半導体ウエハ２に形成された基準マーク４
３の測定再現性が基準値以下の場合は、電子ビーム７を
用いて基準マーク４３の位置を検出する。これにより、
半導体ウエハ２に形成された集積回路パターンをチップ
毎に位置合せすることができる。他方、基準値以上の場
合は、エラー表示を行い、半導体ウエハ２を静電チャッ
クからアンロードするか、または再度静電チャックを動
作させ、基準マーク４３の位置検出とＸＹステージ１５
の移動とを行って再度判別する。

【００６２】このようにしてＸＹステージ１５上に半導
体ウエハ２を正確に位置決めした後、データ保管部３の
データ記憶部３ａに格納された描画データ（接続孔の実
パターンの内側に対応した描画データ）に従って半導体
ウエハ２の表面に電子ビーム７を照射する。この電子ビ
ーム７の照射により、ポジ型電子ビームレジスト２１中
の酸発生剤が加水分解され、酸が発生する。

【００６３】次に、ポジ型電子ビームレジスト２１をベ
ークすると、上記酸が触媒として溶解阻害剤に作用し、
脱保護（脱ピラニル化）反応が進行する。そして、脱保
護反応後の物質がポリビニルフェノールに変化し、電子
ビーム照射部のレジスト溶解速度が増加する。なお、ポ
ジ型電子ビームレジスト２１と導電性ポリマー２２との
組み合わせによっては、ベーク時に両者の界面に不要な
反応が生じる場合もあり得るが、このような場合は、ベ
ークに先立って導電性ポリマー２２を水洗により除去
し、その後にベークを行えばよい。

【００６４】次に、現像に先立って半導体ウエハ２を水
洗し、表面の導電性ポリマー２２を除去した後、有機溶
剤でポジ型電子ビームレジスト２１を現像することによ
り、レジストパターンを形成する。

【００６５】次に、このレジストパターンをマスクとし
て絶縁膜２０をエッチングし、集積回路素子上に配線接
続用の接続孔２３を形成した後、半導体ウエハ２の表面
からポジ型電子ビームレジスト２１を除去する。

【００６６】図５は、本発明の一実施例である半導体集
積回路装置の製造方法の他の一部を工程順に示すフロー
図である。

【００６７】まず、所定の集積回路が形成された半導体
ウエハ２の主面上にＡｌのようなメタル膜２４を堆積
し、このメタル膜２４の上に化学増幅系のネガ型電子ビ
ームレジスト２５を塗布する。このネガ型電子ビームレ
ジスト２５は、例えばベース樹脂であるクレゾールノボ
ラック樹脂、架橋剤であるメラミン、酸発生剤であるト
リス（ブロモアセチル）ベンゼン、シクロヘキサノン
（溶媒）などから構成される。なお、このネガ型電子ビ
ームレジスト２５は、メタル膜２４との密着性を良くす
るため、露光の前後にベーク処理（プリベーク、ポスト
ベーク）を行う。

【００６８】次に、上記ネガ型電子ビームレジスト２５
の上に前述した導電性ポリマー２２を塗布する。この導
電性ポリマー２２は、露光時の半導体ウエハ２のチャー
ジアップ防止およびポジ型電子ビームレジスト２１の露
光後の経時変化の低減、安定化を目的として塗布され
る。この導電性ポリマー２２を用いずにネガ型電子ビー
ムレジスト２５を露光後放置すると、電子ビームの照射
によって発生した酸が次第に失活すると想定される現象
が認められ、その分、レジストパターンの寸法精度が劣
化する。

【００６９】次に、上記半導体ウエハ２を前記図２に示
す電子ビーム描画装置１のＸＹステージ１５に位置決め
し、データ保管部３のデータ記憶部３ａに格納された描
画データ（配線の実パターンの内側に対応した描画デー
タ）に従って半導体ウエハ２の表面に電子ビーム７を照
射する。この電子ビーム７の照射により、ネガ型電子ビ
ームレジスト２５中の酸発生剤が加水分解され、酸が発
生する。

【００７０】次に、ネガ型電子ビームレジスト２５をベ
ークし、電子ビーム未照射部のレジスト溶解速度を増加
させた後、半導体ウエハ２を水洗し、表面の導電性ポリ
マー２２を除去した後、有機溶剤でネガ型電子ビームレ
ジスト２５を現像することにより、レジストパターンを
形成する。なお、ネガ型電子ビームレジスト２５と導電
性ポリマー２２との組み合わせによっては、ベーク時に
両者の界面に不要な反応が生じる場合もあり得るが、こ
のような場合は、ベークに先立って導電性ポリマー２２
を水洗により除去し、その後にベークを行えばよい。

【００７１】次に、このレジストパターンをマスクとし
てメタル膜２４をエッチングすることにより配線２４Ａ
を形成した後、半導体ウエハ２の表面からネガ型電子ビ
ームレジスト２５を除去する。

【００７２】このように、本実施例では、接続孔２３の
形成工程と配線２４Ａの形成工程とでポジ型電子ビーム
レジスト２１とネガ型電子ビームレジスト２５とを使い
分けるので、電子ビーム描画時間を短縮することができ
る。

【００７３】また、ポジ型電子ビームレジスト２１やネ
ガ型電子ビームレジスト２５上に導電性ポリマー２２を
形成することにより、この導電性ポリマー２２が電子ビ
ーム描画時のレジストのチャージアップを防止すると共
にレジストを安定化させるように機能するので、描画精
度を向上させることができる。

【００７４】次に、ＡＳＩＣ用バイポーラＬＳＩの製造
工程に適用した本実施例の製造方法を図６、図７を用い
て説明する。

【００７５】図６は、バイポーラＬＳＩの要部を示す半
導体基板の要部断面図、図７は、このバイポーラＬＳＩ
の第２層〜第４層メタル配線のレイアウトを示す概略平
面図である。なお、図７は半導体素子の図示を省略して
ある。

【００７６】図６に示すように、例えばｐ型の単結晶シ
リコンからなる半導体基板１００の一部には、ｎ型の埋
込み層１０１が設けられている。また、半導体基板１０
０上には、ｎ型のエピタキシャル層１０２が設けられて
いる。このエピタキシャル層１０２の一部には、酸化シ
リコン膜からなる素子分離用のフィールド絶縁膜１０３
が設けられ、これによって半導体素子間および半導体素
子内の各特性部に対する分離が行われている。

【００７７】フィールド絶縁膜１０３の下部には、半導
体基板１００に埋設するようにしてｐ型のチャネルスト
ッパ領域１０４が設けられている。また、フィールド絶
縁膜１０３で囲まれた部分のエピタキシャル層１０２内
には、ｐ型の真性ベース領域１０５、ｐ型のグラフトベ
ース領域１０６およびｎ型のコレクタ取出し領域１０８
が設けられている。さらに、真性ベース領域１０５内に
は、ｎ型のエミッタ領域１０７が設けられている。そし
て、これらエミッタ領域１０７、真性ベース領域１０
５、この真性ベース領域１０５の下方におけるエピタキ
シャル層１０２の各々と、埋込み層１０１からなるコレ
クタ領域とによって、ｎｐｎ型のバイポーラトランジス
タが構成されている。

【００７８】上記バイポーラトランジスタを形成するま
での各工程では、フォトマスクを用いた光投影露光方式
を利用する。その後、このバイポーラトランジスタの上
部に配線を形成する工程や、バイポーラトランジスタと
配線あるいは上下層の配線間を接続するための接続孔を
形成する工程では、本実施例の電子ビーム露光方式を利
用する。

【００７９】トランジスタの形成をフォトマスクを用い
た光投影露光方式で行うことにより、電子ビーム露光方
式で行う場合に比べて単位時間当りのウエハ処理枚数を
多くできるので、露光コストを低減することができる。
一方、その後の配線形成は、電子ビーム露光方式を利用
した方がユーザの要求に合わせた集積回路を短期間に製
造する用途に適している。

【００８０】図６に示すように、フィールド絶縁膜１０
３に連設させた絶縁膜１０９にはグラフトベース領域１
０６、エミッタ領域１０７およびコレクタ取出し領域１
０８の各々に対応して接続孔１０９ａ，１０９ｂ，１０
９ｃが設けられている。また、グラフトベース領域１０
６には、接続孔１０９ａを通して多結晶シリコン膜から
なるベース引出し電極１１０が接続されている。さら
に、エミッタ領域１０７上には多結晶シリコン膜からな
るエミッタ電極１１１が設けられている。

【００８１】上記フィールド絶縁膜１０３の上部には、
酸化シリコン膜からなる絶縁膜１１２，１１３が設けら
れている。これらの絶縁膜１１２，１１３には、ベース
引出し電極１１０、エミッタ電極１１１、コレクタ取出
し領域１０８の各々に対応して接続孔１１４，１１６，
１１８が設けられている。これらの接続孔１１４，１１
６，１１８は、前記図１に示した方法、すなわちポジ型
電子ビームレジストをマスクにしたエッチングで開孔す
る。

【００８２】これらの接続孔１１４，１１６，１１８を
電子ビーム露光方式で開孔することにより、例えばＡＳ
ＩＣ向けの半導体集積回路のように、開孔箇所が品種間
で異なるような場合においても効率良く形成することが
可能となる。なお、接続孔１１４，１１６，１１８を開
孔する箇所が品種間で同一であるような場合には、トラ
ンジスタ形成工程と同様にフォトマスクを用いた光投影
露光方式を利用してもよい。

【００８３】上記ベース引出し電極１１０には、接続孔
１１４を通じて例えばＡｌ膜からなる第１層メタル配線
１１５が接続されている。また、エミッタ電極１１１に
は、接続孔１１６を通じて第１層メタル配線１１７が接
続されている。さらに、コレクタ取出し領域１０８に
は、接続孔１１８および前記接続孔１０９ｃを通じて第
１層メタル配線１１９が接続されている。

【００８４】上記第１層メタル配線１１５，１１７，１
１９は、前記図５に示した方法、すなわちネガ型電子ビ
ームレジストをマスクにしたエッチングで形成される。
この配線形成工程では、ネガ型電子ビームレジストの下
層に第１層配線用のメタル膜が存在するため、電子ビー
ム描画時のチャージアップの影響は少ない。従って、ネ
ガ型電子ビームレジスト上の導電性ポリマーは、主とし
てこのネガ型電子ビームレジストの安定化膜として機能
することになる。

【００８５】上記第１層メタル配線１１５，１１７，１
１９の上層には、窒化シリコン膜とＳＯＧ（スピンオン
グラス）膜と酸化シリコン膜とを積層した層間絶縁膜１
２０が設けられている。ＳＯＧ膜はスピン塗布法で堆積
され、窒化シリコン膜と酸化シリコン膜はプラズマＣＶ
Ｄ法で堆積される。

【００８６】上記層間絶縁膜１２０の上層には、例えば
Ａｌ膜からなる第２層メタル配線８２ａが設けられてい
る。図７に示すように、第２層メタル配線群５７は、主
に同図のＹ軸方向に沿って延設されている。第２層メタ
ル配線群５７の配線８２ａ〜８２ｆは、例えば５μｍピ
ッチで3.５μｍ幅を有している。これらの配線８２ａ〜
８２ｆは、ネガ型電子ビームレジストをマスクにしたエ
ッチングで形成される。

【００８７】上記第２層メタル配線８２ａは、層間絶縁
膜１２０に開孔された接続孔１２２を通じて前記第１層
メタル配線１１９に接続されている。この接続孔１２２
は、階段状の段差面を有しているので、この形状によっ
て接続孔１２２の内部における第２層メタル配線８２ａ
のステップカバレージを向上させることができる。この
接続孔１２２は、ポジ型電子ビームレジストをマスクに
したエッチングで開孔される。

【００８８】上記第２層メタル配線８２ａの上層には、
前記層間絶縁膜１２０と同様の層間絶縁膜１２３が設け
られている。層間絶縁膜１２３の上層には、例えばＡｌ
膜からなる第３層メタル配線８３ａ，８３ｂ，８３ｃが
設けられている。図７に示すように、第３層メタル配線
群５９は、主に同図のＸ軸方向に沿って延設されてい
る。第３層メタル配線群５９の配線８３ａ〜８３ｈは、
５μｍピッチで3.５μｍ幅を有し、相互接続の必要に応
じて配置される。なお、配線８３Ｘは、５ピッチ毎に設
けられた予備配線である。これらの配線８３ａ〜８３
ｆ，８３Ｘは、ネガ型電子ビームレジストをマスクにし
たエッチングで形成される。

【００８９】上記第３層メタル配線８３ａは、層間絶縁
膜１２３に開設された接続孔１２５を通じて前記第２層
メタル配線８２ａに接続されている。この接続孔１２５
は、ポジ型電子ビームレジストをマスクにしたエッチン
グで開孔される。

【００９０】上記第３層メタル配線８３ａ，８３ｂ，８
３ｃの上層には、前記層間絶縁膜１２０，１２３と同様
の層間絶縁膜１２６が設けられている。層間絶縁膜１２
６の上層には、例えばＡｌ膜からなる第４層メタル配線
８１ａ，８１ｂ，８１ｃが設けられている。

【００９１】図７に示すように、第４層メタル配線群６
１は、主に同図のＹ軸方向に沿って延設されている。第
４層メタル配線群６１のうち、配線８１ａ〜８１ｇは、
それぞれ５０〜２００μｍ幅の電源配線または基準電圧
配線（ＥＣＬ回路の場合は、ＶESL ＝−４Ｖ，ＶEE＝−
３Ｖ，ＶTT＝−２Ｖ，ＶCC1,ＶCC2,ＶCC3 ＝０Ｖ）であ
る。配線８１ａ〜８１ｇの膜厚は２μｍ、これらの配線
スペースは２μｍである。また、配線８４Ｙは、それぞ
れが１０μｍ幅の予備配線である。これらの配線８１ａ
〜８１ｇ，８４Ｙは、ネガ型電子ビームレジストをマス
クにしたエッチングで形成される。

【００９２】上記第４層メタル配線８１ａ，８１ｂ，８
１ｃの上層には、絶縁膜１２８が表面平坦化を目的とし
て設けられている。この絶縁膜１２８は、例えば酸化シ
リコン膜のバイアススパッタ法、プラズマＣＶＤとスパ
ッタエッチングとの組合せなどにより形成される。ある
いは、常圧ＣＶＤとスパッタエッチングの組合せにより
形成されるＰＳＧ（Phospho-Silicate Glass）膜、ＢＳ
Ｇ（Boro-Silicate Glass)膜、ＢＰＳＧ（Boro-Phospho
-Silicate Glass)膜などのシリケートガラス膜を用いる
ことも可能である。この絶縁膜１２８によって第４層メ
タル配線８１ａ，８１ｂ，８１ｃ間の溝が埋められ、絶
縁膜１２８の表面はほぼ平坦な状態になる。

【００９３】上記絶縁膜１２８の上層には、プラズマＣ
ＶＤ法により堆積された窒化シリコン膜１２９が設けら
れ、さらにその上層には、プラズマＣＶＤ法により堆積
された酸化シリコン膜１３０が設けられている。そし
て、これら窒化シリコン膜１２９、酸化シリコン膜１３
０の積層膜によって半導体基板１００の表面を保護する
パッシベーション膜１３１が構成されている。

【００９４】前記したように前記絶縁膜１２８の表面は
平坦化されているため、窒化シリコン膜１２９の膜厚お
よび膜質も比較的均一化されており、水分等の侵入し難
い耐湿性の高いパッシベーション膜１３１となってい
る。そのため、ＬＳＩのパッケージとして、気密性封止
型のパッケージのみならず、非気密性封止型のパッケー
ジを用いることもできる。

【００９５】次に、ツイン・ウエル方式によるＣＭＯＳ
−スタティックＲＡＭ（ＳＲＡＭ）の製造工程に適用し
た本実施例の製造方法を図８〜図１４を用いて説明す
る。

【００９６】図８は、ツイン・ウエルプロセスによるｎ
ウエルおよびｐウエル形成プロセスを示す。同図におい
て、２００はｎ^-型のシリコン単結晶からなる半導体基
板、２６０ｎはｎ型ウエル、２６０ｐはｐ型ウエルであ
る。

【００９７】図９は、それに続くゲート形成プロセスお
よび形成されたゲートをマスクとしてセルフアラインで
イオン注入により各ＭＯＳＦＥＴのソース、ドレインを
形成するプロセスを示す。同図において、２６１はフィ
ールド酸化膜、２６２ｎおよび２６２ｐはゲート酸化
膜、２６３ｎおよび２６３ｐは多結晶シリコンのゲート
電極、２６４ｎおよび２６４ｐはそれぞれｎ型およびｐ
型のソース、ドレインである。

【００９８】図１０は、層間絶縁膜形成プロセスおよび
第二層多結晶シリコン配線ならびに高抵抗形成プロセス
を示す。同図において、２６５は層間絶縁膜、２６６は
多結晶シリコン配線、２６６ｒは、ＳＲＡＭメモリセル
の負荷抵抗となる多結晶シリコン高抵抗である。

【００９９】図１１は、スピンオングラスによる平坦化
プロセスおよび接続孔形成プロセスを示す。同図におい
て、２６７はスピンオングラス膜、２６８ａは半導体基
板２００との接続孔、２６８ｂは、多結晶シリコン配線
２６６と上層との接続孔である。

【０１００】図１２は、第一層Ａｌ配線形成プロセスを
示す。同図において、２６９は第一層Ａｌ配線である。

【０１０１】図１３は、第一層Ａｌ配線２６９上の層間
絶縁膜形成プロセスおよび第二層Ａｌ配線形成プロセス
を示す。同図において、２７０は第一層Ａｌ配線２６９
上の層間絶縁膜、２７１は接続孔を介して第一層Ａｌ配
線２６９と接続された第二層Ａｌ配線である。

【０１０２】図１４は、第二層Ａｌ配線２７１上のファ
イナル・パッシベーション膜形成プロセスを示す。同図
において、２７２はファイナル・パッシベーション膜で
ある。

【０１０３】図１５は、上記ＳＲＡＭの製造プロセスの
フォトリソグラフィに関する工程、すなわち露光工程を
抽出し、フロー化して示した露光プロセス・フロー図で
ある。同図において、ｎウエル・フォト工程Ｐ１は、ｎ
型ウエル２６０ｎとなるべき部分以外を被覆するよう
に、窒化シリコン膜（半導体基板上）にフォトレジスト
・パターンを形成する工程、フィールド・フォト工程Ｐ
２は、ｎチャネルおよびｐチャネルのアクティブ領域上
を被覆するように前記窒化シリコン膜をパターニングす
るために、その上にフォトレジスト膜を被着してパター
ニングする工程である。

【０１０４】ｐウエル・フォト工程Ｐ３は、ｐ型ウエル
２６０ｐのチャネル・ストッパ領域を形成するために、
ｎ型ウエル２６０ｎ上を被覆するフォトレジスト膜をパ
ターニングする工程、ゲート・フォト工程Ｐ４は、ゲー
ト電極２６３ｎ，２６３ｐをパターニングするために全
面に被着された多結晶シリコン層上にフォトレジスト膜
をパターニングする工程である。

【０１０５】ｎチャネル・フォト工程Ｐ５は、ｎチャネ
ル側にゲート電極２６３ｎをマスクにしてｎ型不純物を
イオン注入するためにｐチャネル側にフォトレジスト膜
をパターニングする工程、ｐチャネル・フォト工程Ｐ６
は、逆にｐチャネル側にゲート電極２６３ｐをマスクに
してｐ型不純物をイオン注入するためにｎチャネル側に
フォトレジスト膜をパターニングする工程である。

【０１０６】多結晶シリコン・フォト工程Ｐ７は、多結
晶シリコン配線２６６または多結晶シリコン高抵抗２６
６ｒ（図１０）となる第二層多結晶シリコン膜をパター
ニングするために全面に被着された多結晶シリコン層上
にフォトレジスト膜をパターニングする工程、Ｒ・フォ
ト工程Ｐ８は、多結晶シリコン高抵抗２６６ｒ（図１
０）上をフォトレジスト膜で被覆した状態でその他の部
分に不純物イオンを注入するためにマスクとなるフォト
レジスト膜をネガ・プロセスによってパターニングする
工程である。

【０１０７】コンタクト・フォト工程Ｐ９は、半導体基
板２００、ソース、ドレイン２６４ｎ，２６４ｐ、第一
層多結晶シリコン層、第二層多結晶シリコン層などと第
一層Ａｌ配線（Ａｌ−１）２６９とのコンタクトをとる
ための接続孔２６８ａ，２６８ｂ（図１１）を形成する
ためのフォトレジスト・パターンをポジ・プロセスによ
り被着、パターニングする工程、Ａｌ−１・フォト工程
Ｐ１０は、第一層Ａｌ配線２６９をパターニングするた
めのフォトレジスト・パターニング・プロセスである。

【０１０８】スルーホール・フォト工程Ｐ１１は、第一
層Ａｌ配線２６９と第二層Ａｌ配線２７１との接続をと
るための接続孔ホールを開口するためのフォトレジスト
・パターンを形成する工程、Ａｌ−２・フォト工程Ｐ１
２は、第二層Ａｌ配線２７１のパターニングのフォトレ
ジスト・パターニング・プロセス、ボンディングパッド
・フォト工程Ｐ１３は、ファイナル・パッシベーション
膜２７２にボンディングパッドに対応する１００μｍ角
程度の開口を形成するために、パッド以外のファイナル
・パッシベーション膜２７２上にフォトレジスト膜を被
着する工程である。

【０１０９】これらの露光プロセスのうち、ｎウエル・
フォト工程Ｐ１、ｎチャネル・フォト工程Ｐ５、ｐチャ
ネル・フォト工程Ｐ６およびボンディングパッド・フォ
ト工程Ｐ１３は、最小寸法が比較的大きいので、一般に
電子ビーム露光を用いる必要はないが、その他のフォト
工程では本発明の電子ビーム露光を用いる。

【０１１０】特に、ゲート・フォト工程Ｐ４に前記化学
増幅系ネガ型電子ビームレジストを用いてゲート電極２
６３ｎ，２６３ｐを形成し、化学増幅系ポジ型電子ビー
ムレジストを用いてソース、ドレイン２６４ｎ，２６４
ｐと第一層Ａｌ配線２６９とのコンタクトをとるための
接続孔２６８ａ，２６８ｂを形成することにより、ゲー
ト電極２６３ｎ，２６３ｐのゲート長および接続孔２６
８ａ，２６８ｂの開孔径を光露光方式で用いる露光光の
波長以下（例えば0.３μｍ程度）に微細化することがで
きる。

【０１１１】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は、前記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。

【０１１２】前記実施例では、配線形成工程および接続
孔形成工程に適用した場合について説明したが、これに
限定されるものではなく、集積回路素子の形成工程に適
用することもできる。

【０１１３】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【０１１４】半導体ウエハ上に形成された化学増幅系電
子ビームレジストに電子ビームを照射して得られるレジ
ストパターンをマスクに用いて集積回路パターンを形成
する際、集積回路の製造工程に応じて化学増幅系ポジ型
電子ビームレジストと化学増幅系ネガ型電子ビームレジ
ストとを使い分けることにより、描画時間を短縮するこ
とができるので、化学増幅系電子ビームレジストを用い
て高スループットの電子ビーム直接描画を実現すること
ができる。

【０１１５】また、上記化学増幅系電子ビームレジスト
上に導電性ポリマーを被着することにより、電子ビーム
描画時のレジストのチャージアップが防止される共に、
化学増幅系電子ビームレジストが安定化されるので、化
学増幅系電子ビームレジストを用いて高精度の電子ビー
ム直接描画を実現することができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
製造方法の一部を工程順に示すフロー図である。

【図２】本実施例で使用する電子ビーム描画装置の全体
構成図である。

【図３】図２に示す電子ビーム描画装置の静電チャック
による半導体ウエハの保持方法の一例を示す説明図であ
り、(a) は静電チャックの斜視図、(b) は部分側面図で
ある。

【図４】図２に示す電子ビーム描画装置の位置変動計測
機構の構成の一例を示す説明図である。

【図５】本発明の一実施例である半導体集積回路装置の
製造方法の他の一部を工程順に示すフロー図である。

【図６】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。

【図７】図６に示す半導体集積回路装置の第２層〜第４
層メタル配線のレイアウトを示す概略平面図である。

【図８】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。

【図９】本発明の一実施例である半導体集積回路装置の
製造方法を示す半導体基板の要部断面図である。

【図１０】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１１】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１２】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１３】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１４】本発明の一実施例である半導体集積回路装置
の製造方法を示す半導体基板の要部断面図である。

【図１５】本発明の一実施例である半導体集積回路装置
の製造方法の一部（フォトレジスト工程）を工程順に示
すフロー図である。

【符号の説明】

１電子ビーム描画装置２半導体ウエハ３データ保管部３ａデータ記憶部３ｂデータ転送部４描画制御部５制御Ｉ／Ｏ部５ａバッファメモリ５ｂ演算部５ｃ制御信号発生部５ｄブランキング電極制御部５ｅ第１偏向制御部５ｆ移動制御部５ｇ第２偏向制御部５ｈ検出部５ｉ信号処理部５ｊステージ制御部５ｋローダ制御部５ｌ真空制御部６ＥＢ描画部６ａ電子ビーム光学系（荷電集束ビーム照射手段）６ｂＸＹステージ系（ＸＹステージ手段）７電子ビーム（荷電集束ビーム）８電子ビーム源９第１マスク１０ブランキング電極１１第１偏向器１２第２マスク１３電子レンズ１４第２偏向器１５ＸＹステージ１６レーザ測長部２０絶縁膜２１ポジ型電子ビームレジスト２２導電性ポリマー２３接続孔２４メタル膜２４Ａ配線２５ネガ型電子ビームレジスト３２静電パレット３３ソフトコンタクトピン３４ナイフエッジコンタクトピン３５位置決めローラ４１マーク検出系（マーク検出手段）４１ａ光源４１ｂレンズ４１ｃセンサ４２データ比較系４２ａパターンメモリ４２ｂ比較器４３基準マーク５７第２層メタル配線群５９第３層メタル配線群６１第４層メタル配線群８１ａ〜８１ｇ第４層メタル配線８２ａ〜８２ｆ第２層メタル配線８３ａ〜８３ｈ第３層メタル配線８３Ｘ配線８４Ｙ配線１００半導体基板１０１埋込み層１０２エピタキシャル層１０３フィールド絶縁膜１０４チャネルストッパ領域１０５真性ベース領域１０６グラフトベース領域１０７エミッタ領域１０８コレクタ取出し領域１０９絶縁膜１０９ａ〜１０９ｃ接続孔１１０ベース引出し電極１１１エミッタ電極１１２絶縁膜１１３絶縁膜１１４接続孔１１５第１層メタル配線１１６接続孔１１７第１層メタル配線１１８接続孔１１９第１層メタル配線１２０層間絶縁膜１２２接続孔１２３層間絶縁膜１２５接続孔１２６層間絶縁膜１２８絶縁膜１２９窒化シリコン膜１３０酸化シリコン膜１３１パッシベーション膜２００半導体基板２６０ｎｎ型ウエル２６０ｐｐ型ウエル２６１フィールド酸化膜２６２ｎゲート酸化膜２６２ｐゲート酸化膜２６３ｎゲート電極２６３ｐゲート電極２６４ｎソース、ドレイン２６４ｐソース、ドレイン２６５層間絶縁膜２６６多結晶シリコン配線２６６ｒ多結晶シリコン高抵抗２６７スピンオングラス膜２６８ａ接続孔２６８ｂ接続孔２６９第一層Ａｌ配線２７０層間絶縁膜２７１第二層Ａｌ配線２７２ファイナル・パッシベーション膜

フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｇ０３Ｆ 7/26

Claims

【特許請求の範囲】

【請求項１】半導体ウエハ上に被着した化学増幅系電
子ビームレジストに電子ビームを照射し、照射部と未照
射部の現像液に対するレジスト溶解速度の差を利用して
レジストパターンを形成する電子ビーム露光工程を複数
工程備えた半導体集積回路装置の製造方法であって、前
記複数の電子ビーム露光工程の一部の工程ではポジ型電
子ビームレジストを用い、他の一部の工程ではネガ型電
子ビームレジストを用いることを特徴とする半導体集積
回路装置の製造方法。
【請求項２】請求項１記載の半導体集積回路装置の製
造方法であって、前記電子ビームの照射に先立って、前
記化学増幅系電子ビームレジストの表面に導電性ポリマ
ーを被着することを特徴とする半導体集積回路装置の製
造方法。
【請求項３】請求項１記載の半導体集積回路装置の製
造方法であって、集積回路の実パターンの内側に対応し
た電子ビーム描画パターンデータに基づいて前記電子ビ
ームを照射することを特徴とする半導体集積回路装置の
製造方法。
【請求項４】請求項１記載の半導体集積回路装置の製
造方法であって、特定用途向け半導体集積回路装置に適
用することを特徴とする半導体集積回路装置の製造方
法。
【請求項５】請求項２記載の半導体集積回路装置の製
造方法であって、前記化学増幅系電子ビームレジストに
電子ビームを照射する際、前記導電性ポリマーにアース
端子を接触して、前記導電性ポリマーの表面電位をアー
ス電位にすることを特徴とする半導体集積回路装置の製
造方法。
【請求項６】半導体ウエハ上に被着したレジストを露
光してレジストパターンを形成する露光工程を複数工程
備えた半導体集積回路装置の製造方法であって、前記複
数の露光工程の一部の工程では化学増幅系電子ビームレ
ジストに電子ビームを照射することによりレジストパタ
ーンを形成し、他の一部の工程ではフォトマスクを用い
た光投影露光方式によりレジストパターンを形成するこ
とを特徴とする半導体集積回路装置の製造方法。
【請求項７】請求項６記載の半導体集積回路装置の製
造方法であって、集積回路素子を形成する工程では、少
なくともその一工程で前記光投影露光方式によりレジス
トパターンを形成し、前記集積回路素子の上に配線を形
成する工程では、前記化学増幅系電子ビームレジストを
用いた電子ビーム露光方式によりレジストパターンを形
成することを特徴とする半導体集積回路装置の製造方
法。
【請求項８】請求項６記載の半導体集積回路装置の製
造方法であって、集積回路素子を形成する工程の一部で
化学増幅系ポジ型電子ビームレジストを用い、他の一部
で化学増幅系ネガ型電子ビームレジストを用いることを
特徴とする半導体集積回路装置の製造方法。
【請求項９】請求項６記載の半導体集積回路装置の製
造方法であって、前記化学増幅系電子ビームレジストに
電子ビームを照射してレジストパターンを形成する電子
ビーム露光工程を複数工程備え、前記複数の電子ビーム
露光工程の一部の工程ではポジ型電子ビームレジストを
用い、他の一部の工程ではネガ型電子ビームレジストを
用いることを特徴とする半導体集積回路装置の製造方
法。
【請求項１０】請求項６記載の半導体集積回路装置の
製造方法であって、前記化学増幅系電子ビームレジスト
に電子ビームを照射して形成されるレジストパターンの
最小寸法は、前記光投影露光方式で用いる露光光の波長
以下であることを特徴とする半導体集積回路装置の製造
方法。
【請求項１１】請求項７記載の半導体集積回路装置の
製造方法であって、前記集積回路素子の上に配線を形成
する工程の一部で化学増幅系ポジ型電子ビームレジスト
を用い、他の一部で化学増幅系ネガ型電子ビームレジス
トを用いることを特徴とする半導体集積回路装置の製造
方法。
【請求項１２】請求項８記載の半導体集積回路装置の
製造方法であって、前記化学増幅系ネガ型電子ビームレ
ジストを用いてＭＩＳＦＥＴのゲート電極を形成し、前
記化学増幅系ポジ型電子ビームレジストを用いて前記Ｍ
ＩＳＦＥＴとその上層に形成される配線とを接続するス
ルーホールを形成することを特徴とする半導体集積回路
装置の製造方法。
【請求項１３】半導体ウエハ上に被着した化学増幅系
電子ビームレジストに電子ビームを照射して得られたレ
ジストパターンをマスクに用いて配線接続用のコンタク
トホールを形成する際、以下の工程(a) 〜(e) を備えた
ことを特徴とする半導体集積回路装置の製造方法。 (a) 集積回路素子を形成した半導体ウエハ上に絶縁膜を
堆積し、前記絶縁膜上に化学増幅系ポジ型電子ビームレ
ジストを塗布し、さらに前記化学増幅系ポジ型電子ビー
ムレジスト上に導電性ポリマーを被着する工程、(b) コ
ンタクトホールの実パターンの内側に対応した電子ビー
ム描画パターンデータに基づいて前記化学増幅系ポジ型
電子ビームレジストに電子ビームを照射する工程、(c)
前記化学増幅系ポジ型電子ビームレジストをベークする
ことにより、前記電子ビームの照射によって発生した酸
を触媒とするレジスト溶解反応を促進させる工程、(d)
前記化学増幅系ポジ型電子ビームレジストを現像して被
照射部を除去することにより、レジストパターンを形成
する工程、(e) 前記レジストパターンをマスクに用いて
前記絶縁膜をエッチングすることにより、配線接続用の
コンタクトホールを形成する工程。
【請求項１４】半導体ウエハ上に被着した化学増幅系
電子ビームレジストに電子ビームを照射して得られたレ
ジストパターンをマスクに用いて配線を形成する際、以
下の工程(a) 〜(e) を備えたことを特徴とする半導体集
積回路装置の製造方法。 (a) 集積回路素子を形成した半導体ウエハ上に導電膜を
堆積し、前記導電膜に化学増幅系ネガ型電子ビームレジ
ストを塗布し、さらに前記化学増幅系ネガ型電子ビーム
レジスト上に導電性ポリマーを被着する工程、(b) 配線
の実パターンの内側に対応した電子ビーム描画パターン
データに基づいて前記化学増幅系ネガ型電子ビームレジ
ストに電子ビームを照射する工程、(c) 前記化学増幅系
ネガ型電子ビームレジストをベークすることにより、前
記電子ビームの照射によって発生した酸を触媒とするレ
ジスト架橋反応を促進させる工程、(d) 前記化学増幅系
ネガ型電子ビームレジストを現像して未照射部を除去す
ることにより、レジストパターンを形成する工程、(e)
前記レジストパターンをマスクに用いて前記導電膜をエ
ッチングすることにより、配線を形成する工程。
【請求項１５】半導体ウエハ上に被着した電子ビーム
レジストに電子ビームを照射し、照射部と未照射部の現
像液に対するレジスト溶解速度の差を利用してレジスト
パターンを形成する電子ビーム露光工程を複数工程備え
た半導体集積回路装置の製造方法であって、前記複数の
電子ビーム露光工程の一部の工程ではポジ型電子ビーム
レジストを用い、他の一部の工程ではネガ型電子ビーム
レジストを用いることを特徴とする半導体集積回路装置
の製造方法。
【請求項１６】請求項１５記載の半導体集積回路装置
の製造方法であって、前記電子ビームの照射に先立っ
て、前記電子ビームレジストの表面に導電性ポリマーを
被着することを特徴とする半導体集積回路装置の製造方
法。
【請求項１７】請求項１５記載の半導体集積回路装置
の製造方法であって、前記電子ビームレジストに矩形ま
たは図形形状に成形した電子ビームを照射することを特
徴とする半導体集積回路装置の製造方法。