JPH07177388A - ゴースト消去回路 - Google Patents

Abstract

(57)【要約】 【目的】より簡単で効率的な構成の、ゴ−スト消去用Ｆ
ＩＲフィルタを実現する。 【構成】最初に映像信号を受信するＩ個のディジ−チェ
イン接続されたＩ個の可変遅延素子１０４と、それぞれ
がＩ個の可変遅延素子１０４のそれぞれの出力に接続さ
れたＪ個のマルチプレクサ１０５と、それぞれがＪ個の
マルチプレクサ１０５のそれぞれの出力に接続されたｊ
個のトランスバ−サルフィルター素子１０２と、ｊ個の
トランスバ−サルフィルター素子１０２の出力を加算す
る加算回路１０３を備える。トランスバ−サルフィルタ
ー素子１０２の数は、ゴ−スト信号と主信号との時間距
離に関わり無くゴ−スト信号数分存在すれば足りる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、映像信号のフィルタリ
ングの技術に関し、特に、マルチパスチャネルを介して
送信された映像信号から、ゴースト、あるいは、不要な
二重信号を除去する技術に関するものである。

【０００２】

【従来の技術】図１（ａ）は、送信機１から受信機２
へ、テレビジョン信号が伝播するマルチパスチャネル
（複数の経路を有する伝搬路）を示している。

【０００３】図示するように、短い直接的な経路Ａや、
チャネルの特徴（例えば、建物、山、電離層など）より
信号が反射してしまうような、より長い経路Ｂ、Ｃ、Ｄ
などを含む多数の経路Ａ、Ｂ、Ｃ、Ｄを介して、テレビ
ジョン信号は受信機２に到達する。これらの信号はすべ
て、受信機２で重ねられる。

【０００４】経路ＢからＤを通って到達する信号は、直
接経路Ａを通って到達する信号よりも弱い。したがっ
て、経路Ａ経由で到達する信号は、受信機２において最
も強い映像イメージを作り出し、これが主信号とされ
る。さらに、経路ＢからＤ経由で到達する信号は、経路
Ａ経由で到達する主信号より遅延する。この結果、経路
ＢからＤ経由で到達する信号は、図１（ｂ）に示される
ように、遅延した二重映像イメージや経路Ａ経由で到達
する主信号の”ポスト（後）ゴースト”を作り出す。

【０００５】図１（ｃ）に、別のマルチパスチャネルを
示す。

【０００６】図１（ｃ）では、建物群３を通した短い経
路Ｅを通って信号が到達する。また、長い反射経路Ｆを
通っても信号が到達し、この信号はは短い経路Ｅ経由で
到達する信号よりも遅延している。この場合、経路Ｅ経
由で到達する信号は、経路Ｆ経由で到達する信号より
も、大きな範囲で（建物群３を通して伝播することによ
り）減衰されるものと仮定する。このような場合、経路
Ｅ経由で到達する弱い信号は、図１（ｄ）に、図示する
ように、経路Ｆ経由で到達する主信号の”プレ（前）ゴ
ースト”を作り出す。

【０００７】さて、受信状態の向上のためには、このよ
うな主信号のプレゴーストもポストゴーストも除去する
ことが望ましい。

【０００８】従来、チャネル等化器を用いたゴースト除
去の技術が提案されている。

【０００９】図２（ａ）は、送信機４と、マルチパスチ
ャネル５と、チャネル等化器７および表示装置８を有す
る受信機６とを含んだ送信経路を示している。

【００１０】このようなシステムでは、送信機４からの
送信に先だって、理想的なゴースト除去基準（ＧＣＲ）
信号Ｒｉｄｅａｌ（ｔ）が、映像信号Ｖ（ｔ）の、例え
ば垂直帰線間にに挿入される。

【００１１】送信機４が送信した映像信号Ｖ（ｔ）（理
想的なＧＣＲ信号Ｒｉｄｅａｌ（ｔ）を含む）は、イン
パルス応答Ａ（ｔ）を有するマルチパスチャネル５を通
して伝播する。マルチパスチャネル５を通して伝播する
ために、ゴーストを持つＶ（ｔ）＊Ａ（ｔ）（Ｒｉｄｅ
ａｌ（ｔ）＊Ａ（ｔ）を含む）信号が作り出される。

【００１２】ここで”＊”は、”畳み込み”を意味す
る。この信号Ｖ（ｔ）＊Ａ（ｔ）は、受信機６で受信さ
れ、そこでチャネル等化器７に入力される。チャネル等
化器７は、インパルス応答Ｗ（ｔ）を有するので、信号
Ｖ（ｔ）＊Ａ（ｔ）＊Ｗ（ｔ）を出力する。チャネル等
化器７は、Ｖ（ｔ）＊Ａ（ｔ）＊Ｗ（ｔ）＝Ｖ（ｔ）に
なるように設計される。ここで、チャネル等化器７から
出力された信号は、その後、陰極管（ＣＲＴ）スクリー
ン８のような表示装置上に表示される。

【００１３】さて、このようなチャネル等化器７の詳細
を、図２（ｂ）に示す。

【００１４】図２（ｂ）に示すように、典型的なチャネ
ル等化器７は、受信した映像信号Ｖ（ｔ）＊Ａ（ｔ）を
デジタル形式に変換するアナログ／デジタル変換器（Ａ
ＤＣ）を有する。

【００１５】いま、たとえば、受信映像信号Ｖ（ｔ）＊
Ａ（ｔ）は、約４．２ＭＨｚの上位カットオフ周波数を
有するとすると、受信映像信号Ｖ（ｔ）＊Ａ（ｔ）は、
ＡＤＣ９内で、１４．３２ＭＨｚでサンプリングされ
る。

【００１６】サンプリングされたデータは、受信映像信
号Ｖ（ｔ）＊Ａ（ｔ）から受信ＧＣＲ信号Ｒｒｅｃ
（ｔ）（ここで、Ｒｒｅｃ（ｔ）＝Ｒｉｄｅａｌ（ｔ）
＊Ａ（ｔ）である）を抽出する抽出回路１０に入力され
る。そして、抽出された受信ＧＣＲ信号Ｒｒｅｃ（ｔ）
を、たとえば、一時的にＲＡＭ１１に保存する。また、
受信ＧＣＲ信号Ｒｒｅｃ（ｔ）は、その後、ＣＰＵある
いはデジタル信号プロセッサ（ＤＳＰ）１３で、理想的
なＧＣＲ信号Ｒｉｄｅａｌ（ｔ）（ＲＯＭ等であるとこ
ろの回路１２から得る）と比較される。

【００１７】次に、受信されたＲｒｅｃ（ｔ）と理想的
なＲｉｄｅａｌ（ｔ）ＧＣＲ信号との不一致度に基づい
て、ＣＰＵまたはＤＳＰ１３は、受信映像信号Ｖ（ｔ）
＊Ａ（ｔ）のゴーストを消去するフィルタリング係数あ
るいはタップ係数を発生する。

【００１８】タップ係数は、トランスバ−ザルフィルタ
ー１４に転送される。受信映像信号Ｖ（ｔ）＊Ａ（ｔ）
は、ＣＰＵまたはＤＳＰ１３によって決定されたタップ
係数を用いたトランスバ−サルフィルター１４によっ
て、デジタルフィルター処理される。トランスバ−サル
フィルター１４から出力されるフィルター処理された映
像信号は、たとえば、デジタル／アナログ変換器（ＤＡ
Ｃ）１５で、アナログ形式に再変換される。

【００１９】次に、図２（ｃ）は、有限インパルス応答
フィルター（ＦＩＲ）１６と、無限インパルス応答フィ
ルター（ＩＩＲ）１７とを有する、典型的な従来のトラ
ンスバ−サルフィルター１４を示している。

【００２０】ＩＩＲフィルター１７は、たとえば、第二
のＦＩＲフィルター１８を、ＦＩＲフィルター１６が接
続されている加算器１９の、負帰還パスに接続すること
で形成される。

【００２１】さて、ＦＩＲとＩＩＲのタップ係数を求め
るために、従来のいくつかのアルゴリズムが提唱されて
いる（米国特許第４、９４７、２５２号を参照）。

【００２２】チャネル等化器７（図２（ａ））内のトラ
ンスバ−サルフィルター１４（図２（ｃ））のタップ係
数は、式Ｖ（ｔ）＊Ａ（ｔ）＊Ｗ（ｔ）＝Ｖ（ｔ）から
得ることもできる。従来の除算法と呼ばれる方法によれ
ば、タップ係数は次式よって定められる。

【００２３】

【数１】

【００２４】ここで、Ｖ（ｆ）、Ａ（ｆ）およびＷ
（ｆ）は、それぞれ、周波数領域での映像信号、チャネ
ルインパルス応答、等化器のインパルス応答である。映
像信号Ｖ（ｆ）とチャネルインパルス応答Ａ（ｆ）は、
共に未知で時間を追って変化する。さて、ここで、もし
既知のゴースト消去基準（ＧＣＲ）信号Ｒｉｄｅａｌ
（ｔ）が、送信前に映像信号Ｖ（ｔ）に挿入されていれ
ば、タップ係数は、受信信号Ｒｒｅｃ（ｔ）と理想的な
ＧＣＲ信号であるとＲｉｄｅａｌ（ｔ）を比較すること
で発生できる。このような場合、上記の式（１）は、

【００２５】

【数２】

【００２６】のように簡略化することができる。

【００２７】図３は、タップ係数を得るための従来の除
算法アルゴリズムの一つを示している。

【００２８】典型的には、ＦＩＲフィルター１６は、”
近くの”ゴースト（例えば、主信号から２μ秒離れてい
るゴースト）を消去するために、比較的小さい数のタッ
プを用いる。

【００２９】さて、この方法で近くのゴーストのタップ
係数を決定するために、まず、ステップ３４０におい
て、信号Ｒｒｅｃ’（ｔ）を作り出すために、近くのゴ
ーストを消去するのに適した短い間隔で窓をかけ、信号
Ｒｒｅｃ（ｔ）を得る（ここで’は短い間隔のウィンド
ウを示す）。

【００３０】次に、ステップ３４２において、信号Ｒｒ
ｅｃ’（ｔ）は、信号Ｒｒｅｃ’（ｆ）を作るためにフ
ーリエ変換される。その後、ステップ３４４において、
近くのゴースト用のタップ係数信号Ｗｎｅａｒ（ｆ）
が、式

【００３１】

【数３】

【００３２】によって決定される。

【００３３】次に、ステップ３４６において、この信号
Ｗｎｅａｒ（ｆ）は、逆フーリエ変換関数を計算するこ
とで、時間領域に変換される。最後に、ステップ３４８
において、信号Ｗｎｅａｒ’（ｔ）作り出すために、信
号Ｗｎｅａｒ（ｔ）が（近いゴーストのタップ係数を作
り出すのに適当な）短い間隔で窓をかけられる。

【００３４】さて、図３の、従来の除算法は、ＩＩＲフ
ィルター１７のためのタップ係数も作り出す。ＩＩＲフ
ィルター１７は、典型的に”近くない”あるいは”通常
の”ゴースト（例えば、主信号から４０μ秒離れたゴー
スト）を消去する多くのタップ係数を有する。

【００３５】まず、ステップ３５０において、受信ＧＣ
Ｒ信号Ｒｒｅｃ（ｔ）は、信号Ｒｒｅｃ’’（ｔ）（こ
こで、’’は、長間隔のウィンドウを示す）を作るため
に、通常のゴーストを消去するのに適合するように窓を
かけられる。次に、ステップ３５２において、信号Ｒｒ
ｅｃ’’（ｔ）は、信号Ｒｒｅｃ’’（ｆ）を作るため
にフーリエ変換される。

【００３６】一方、ステップ３５４において、窓で取り
だされた、近くのタップ係数信号Ｗｎｅａｒ’（ｔ）
（ステップ３４８で得られたもの）は、信号Ｗｎｅａ
ｒ’（ｆ）を作るためにフーリエ変換される。これら二
つの信号Ｒｒｅｃ’’（ｆ）とＷｎｅａｒ’（ｆ）は、
ステップ３５６において、信号ｈ（ｆ）を形成するため
に使用される。ｈ（ｆ）は、式

【００３７】

【数４】

【００３８】によって決定される。

【００３９】その後、ステップ３５８において、通常の
ゴーストのタップ係数信号が式

【００４０】

【数５】

【００４１】により決定される。

【００４２】そして、ステップ３６０において、信号Ｗ
ｎｏｒｍ（ｔ）を作るために、Ｗｎｏｒｍ（ｆ）の逆フ
ーリエ変換関数が計算される。最後に、ステップ３６２
において、Ｗｎｏｒｍ’’（ｔ）を作るために（通常の
ゴーストのタップ係数を作るのに適した）長い間隔で窓
をかけられ、Ｗｎｏｒｍ（ｔ）を得る。

【００４３】さて、このようなＦＩＲフィルター１６あ
るいはＩＩＲフィルター１７を実施するために、いくつ
かの回路が提案されている（米国特許第４、９５３、０
２６号を参照）。

【００４４】図４は、ＦＩＲフィルター１６の実現に適
した、１−タップ選択回路と呼ばれる第一の従来技術に
係る回路４０を示している。

【００４５】ＦＩＲフィルター４０に入力される受信映
像信号のデジタルサンプルは、シフトレジスタ４２にシ
フトされる。これらのデジタルサンプルは、タップ選択
回路４３によってシフトレジスタ４２から読みだされ
る。さらに、複数のタップ係数（例えば、前述の除算法
に基づいて決定されたもの）が、タップ利得制御回路４
６に入力される。タップ利得制御回路４６は、そこに入
力されたタップ係数から最大のタップ係数を、複数の乗
算器４４に出力する。また、タップ利得制御回路は、タ
ップ選択回路４３に、シフトレジスタ４２から選択され
た映像サンプルを、特定の乗算器４４に供給させる。供
給された、それぞれの映像サンプルは、乗算器４４にお
いて、最大タップ係数（タップ利得制御回路４６によっ
て供給されたタップ係数）で乗算される。これらの積
は、加算器４５で合計される。

【００４６】次に、図５は、ＦＩＲフィルターの実現に
適した、第二の従来技術に係る１−タップ可変遅延回路
と呼ばれる回路５０を示している。

【００４７】この回路５０において、映像サンプルは平
行に複数の可変遅延素子５２に入力される。タップ利得
制御回路５５は、それぞれの可変遅延素子５２の遅延時
間を制御し、それぞれの乗算器５３に一つのタップ係数
を出力する。映像サンプルは、それぞれの可変遅延素子
５２から乗算器５３に出力され、タップ利得制御回路５
５によって供給されたタップ係数と乗算される。乗算器
５３によって出力された積は、加算回路５４で合計され
る。

【００４８】次に、図６（ａ）に、第３の従来技術に係
る、マルチタップ選択回路と呼ばれる回路６０を示す。

【００４９】映像サンプルは、シフトレジスタ６２にシ
フトされる。トランスバ−サルフィルター素子６８へ出
力するシフトレジスタ６２内の映像サンプルのグループ
を選択するために、とても複雑なタップ選択回路６３が
設けられる。

【００５０】このトランスバ−サルフィルター素子６８
の詳細を、図６（ｂ）に示す。

【００５１】映像サンプルは、複数の１サンプル遅延回
路６５からなるシフトレジスタ６４で受信される。映像
サンプルは、シフトレジスタ６４のサンプル遅延６５の
それぞれから対応する乗算器６７に供給される。それぞ
れの乗算器６７は、タップ係数配列のタップ係数を受信
し、この配列のタップ係数でそこに入力された映像サン
プルを乗じる。乗算器６７から出力された積は、加算器
６１で合計される。

【００５２】各トランスバ−サルフィルター素子６８
（図６ａ参照）の出力は、順番に、加算回路６６（図６
ａ）で合計される。図６に図示されているように、回路
６０は、シフトレジスタ６２を通って伝播する映像サン
プルをシフトアウトする出力６９をも有する。この出力
６９は、第一の回路６０に連続して接続されている、別
の同様の回路６０のシフトレジスタに接続されてもよ
い。

【００５３】最後に、米国特許第４、９５３、０２６号
（第四の従来技術）では、マルチタップ可変遅延回路と
呼ばれる回路２０または２８（図７（ａ）−（ｂ））が
開示されている。

【００５４】図７（ａ）において、映像サンプルは複数
の可変遅延素子２２内に並列に受信される。可変遅延素
子２２の遅延時間はタップ利得制御回路２５によって調
整される。それぞれの可変遅延素子２２は、そこで受信
した映像サンプルを対応するトランスバ−サルフィルタ
ー素子２３に出力し、そこで、映像サンプルはタップ係
数の配列で乗算される。前述した回路４０（図４）およ
び５０（図５）の場合と同様に、タップ係数はタップ利
得制御回路によって供給される。トランスバ−サルフィ
ルター素子の出力は、その後加算器２４で合計される。

【００５５】図７（ｂ）は、可変遅延素子２６をディジ
−チェイン接続した、つまり順次直列に接続した、マル
チタップ可変遅延回路２８の他の例を示している。映像
サンプルは第一の可変遅延素子２６−１に入力され、そ
こを通って伝播する。映像サンプルは、その後、第二の
可変遅延素子２６−２に出力され、第二の可変遅延素子
２６−２から第三の可変遅延素子２６−３へ、といった
ように出力される。回路２８は、それ以外の点では、回
路２０（図７（ａ））と同様である。

【００５６】

【発明が解決しようとする課題】さて、図４から図７に
示した、これらの従来技術に係る回路は、それぞれ不利
な点を有している。

【００５７】１−タップ選択回路４０（図４）は、極め
て複雑なタップ選択回路４３（図４）と、多数の構成要
素を必要とする。通常多くのタップ係数を必要とするゴ
ースト消去ＩＩＲフィルターを形成するのに、このよう
な回路４０（図４）が使われる場合、複雑性と構成要素
の数は、より増大する。

【００５８】したがって、このような回路４０（図４）
は、集積回路チップ内で作り出すことは困難であり、ま
た製造するのに多額の費用がかかる。

【００５９】１タップ可変遅延回路５０（図５）は、複
雑なセレクタ回路を使用しない。しかし、特にＩＩＲフ
ィルター内での、ゴーストの消去、特に、近くないゴー
ストの消去を行なう場合に、必要となる可変遅延素子５
２（図５）の数は多くなる。したがって、この回路５０
（図５）も、製造コストがかかり、集積回路チップ内で
作るのは困難である。

【００６０】マルチタップ選択回路６０（図６）とマル
チタップ可変遅延回路２０または２８（図７（ａ）−
（ｂ））は、ＩＩＲフィルターには向いている。しか
し、１タップ選択回路４０（図４）の場合のように、マ
ルチタップ選択回路６０（図６）は、高価で、集積カイ
ロチップ内で実行するのが困難な、複雑すぎるタップ選
択回路６３（図６）を必要とする。マルチタップ可変遅
延回路２０または２８（図７（ａ）−（ｂ））は、大き
すぎる程の選択回路あるいは可変遅延回路を必要とはし
ない。

【００６１】しかし、この回路２０または２８（図７
（ａ）−（ｂ））では、実際には、トランスバ−サルフ
ィルター素子２３（図７（ｂ）が無駄になるので不利で
ある。

【００６２】一例をあげて説明する。いま、図７（ａ）
と図７（ｂ）の可変遅延素子２２の最大遅延時間が、２
００クロックサイクルであるとする。また、主映像信号
から５０クロックサイクル遅延する第一のゴーストを消
去し、主映像信号から３５０クロックサイクル遅延する
第二のゴーストを消去するのが望ましいものとする。図
８は、この場合のゴーストと主映像信号の関係を示すグ
ラフである。

【００６３】図７（ｂ）の回路２８において、第一の可
変遅延素子２６−１が、約５０クロックサイクルの遅延
に調整され、第二の可変遅延素子２６−２が、約２００
クロックサイクルの遅延に調整され、第三の可変遅延素
子が、約１００クロックサイクルの遅延に調整されてい
るとすると、（図７（ａ）の回路２０は、映像信号を３
００クロックサイクル遅延させることができないので、
第二のゴーストを消去できない。）第一のトランスバ−
サルフィルター素子２３−３は、その後、第一のゴース
トを消去するのに使用され、第三のトランスバ−サルフ
ィルター素子２３−３は、その後第二のゴーストを消去
するのに使用される。しかし、第二のトランスバ−サル
フィルター素子２３−２は、結局使われないので、無駄
になる。

【００６４】そこで、本発明は、先行技術の回路の不利
益を克服するゴースト消去回路を提供することを目的と
する。

【００６５】すなわち、さほど複雑でなく、効率のよい
回路構成を備えたゴースト消去回路を提供することを目
的とする。

【００６６】

【課題を解決するための手段】前記目的達成のために、
本発明は、入力された映像信号を受信する先頭の可変遅
延素子を含む、Ｉ（但し、Ｉは１以上の整数）個の、デ
ィジ−チェイン接続された可変遅延素子と、それぞれ、
前記Ｉ個の可変遅延素子の各出力を入力とするＪ（但
し、Ｊは１以上の整数）個のマルチプレクサと、それぞ
れ、対応するマルチプレクサの出力を入力とするＪ個の
トランスバ−サルフィルター素子と、Ｊ個のトランスバ
−サルフィルター素子のそれぞれの出力を合計する加算
器とを有することを特徴とするゴースト消去回路を提供
する。

【００６７】なお、このようなゴ−スト消去回路におい
て、少なくとも一つのトランスバ−サルフィルター素子
は、複数のマルチプレクサと遅延素子を含む入力データ
経路を有し、引き続く各マルチプレクサは、前段のマル
チプレクサの出力に直接接続する入力と、前記前段のマ
ルチプレクサの前記出力に前記遅延素子の一つを介して
接続する入力とを持つようにしてもよい。

【００６８】

【作用】先頭の可変遅延素子は、入力された映像信号を
受信する。Ｊ個のマルチプレクサはそれぞれ、Ｉ個の可
変遅延素子のそれぞれに接続された少なくとも一つの入
力を有する。Ｊ個のマルチプレクサのそれぞれの出力
は、対応するトランスバ−サルフィルター素子に接続さ
れている。したがい、トランスバ−サルフィルター素子
もＪ個存在する。それぞれのトランスバ−サルフィルタ
ー素子から出力された信号は、加算器で合計される。

【００６９】ここで、再生される主映像信号とゴースト
信号の離れている時間にほぼ等しい時間、映像信号を遅
延させるために、１以上の可変遅延素子を調整する。実
際には、順次直列に１以上の接続した可変遅延素子が、
一つのゴーストを消去するのに必要な時間だけ信号を遅
らせるために、必要となることもある。

【００７０】なお、ここで、それぞれのマルチプレクサ
は、いずれの可変遅延素子の出力をも選択することがで
きる。

【００７１】さて、本発明によれば、可変遅延素子より
も少ない数のトランスバ−サルフィルター素子でゴ−ス
ト消去回路を実現でき、トランスバ−サルフィルター素
子を節約できることを説明する。

【００７２】いま、それぞれの可変遅延素子に対する最
大の遅延が、２００クロックサイクルまで調整できるこ
ととする。さらに、主信号から５０クロックサイクル遅
延している第一のゴーストと、主信号から３００クロッ
クサイクル遅延している第二のゴーストを消去すること
が望ましいものする。

【００７３】このような場合、第一の可変遅延素子は、
約５０クロックサイクルの遅延に調整され、そこに接続
される第二の可変遅延素子は約２００クロックサイクル
の遅延に調整され、第二の可変遅延素子に接続される第
三の可変遅延素子は約１００クロックサイクルの遅延に
調整される。

【００７４】そして、第１のトランスバ−サルフィルタ
ー素子への入力に、第一の可変遅延素子の出力を選択す
るために、マルチプレクサが一つ使用される。また、第
２のトランスバ−サルフィルター素子への入力に、第三
の可変遅延素子の出力を選択するために、第二のマルチ
プレクサが使用される。

【００７５】よって、二つのゴースト画像を消去するた
めに、トランスバ−サルフィルター素子は二つだけ必要
となる。

【００７６】これに対し、図７（ａ）の先行技術の配置
では、これらのゴーストを全く消去できず、図７（ｂ）
の配置では、トランスバ−サルフィルターが３つ必要に
なる。

【００７７】可変遅延素子の出力を選択するためにどの
マルチプレクサを使用しても問題はないので、他のマル
チプレクサ（およびそこに接続された対応するトランス
バ−サルフィルター素子）は、どれも、節約してもよ
く、また、その他のゴーストを消去するのに使うように
してもよい。よって、トランスバ−サルフィルター素子
の数は、可変遅延素子の数から独立に選ばれてよい。も
っと重要なのは、可変遅延素子よりも少ない数のトラン
スバ−サルフィルターで実現されるので、コストとスペ
ースを削減することができることである。

【００７８】簡単に言えば、単純で、ゴースト消去器の
トランスバ−サルフィルターを実現する、比較的少ない
構成要素を有する回路が提供される。この回路は、妥当
な価格で、集積回路チップ内でも、より簡単に作り出せ
る。さらに、この回路は、ハードウエアの修正をほとん
どあるいは全することなく、容量と精密さの増大に対応
することのできる大きなフレキシビルティを有する。

【００７９】

【実施例】以下、本発明に係るゴースト消去回路の実施
例について説明する。

【００８０】本実施例に係るゴースト消去回路は、チャ
ネル等化器（図２（ｃ））のトランスバ−サルフィルタ
ー７内のＩＩＲフィルター１７（図２（ｃ））のＦＩＲ
１６あるいはＦＩＲフィルター１８等として使用でき
る。

【００８１】図９に、本実施例に係るゴースト消去回路
の構成を示す。

【００８２】図示するように、本回路は、複数のトラン
スバ−サルフィルター素子１０２−１、１０２−
２、．．．、１０２−Ｊ（以下、集合的に１０２として
述べる）に接続された可変遅延セレクタ１０１を有す
る。トランスバ−サルフィルター素子１０２は、順番
に、Ｊ−入力加算回路１０３に接続される。トランスバ
−サルフィルター素子１０２は、たとえば、図６（ａ）
に示したトランスバ−サルフィルター素子６８と同様の
ものを用いることができる。

【００８３】図９に示すように、可変遅延セレクタ１０
１は、Ｉ個の可変遅延素子１０４−１、１０４−２、１
０４−３、．．．、１０４−Ｉ（以下、集合的に１０４
として述べる）とＪ個のマルチプレクサ１０５−１、１
０５−２、．．．、１０５−Ｊ（以下、集合的に１０５
として述べる）を有する。ここで、ＩとＪは、１以上の
整数のいずれかであるが相互に等しい必要はない。

【００８４】ここで、可変遅延素子は図７（ｂ）の可変
遅延素子２６と同様のものを用いることができる。それ
ぞれの可変遅延素子１０４は、たとえば、制御レジスタ
１０７に接続される。制御レジスタ１０７は、特定の可
変遅延素子１０４−１、１０４−２、．．．、１０４−
Ｉにそれぞれ対応する可変遅延時間Ｔ１、Ｔ
２、．．．、ＴＩを受信する。

【００８５】これらの遅延時間は、たとえば、ＣＰＵま
たはＤＳＰ１３（図２（ｂ））によって決定され、可変
遅延素子１０４への出力用に制御レジスタ１０７内に保
存される。このような方法で、可変遅延素子１０４のそ
れぞれの遅延周期が調整される。

【００８６】制御レジスタ１０７は、ＣＰＵまたはＤＳ
Ｐ１３（図２（ｂ））に接続された外部のレジスタであ
ってもよく、単にその内部にあるレジスタの一つであっ
てもよい。

【００８７】可変遅延素子１０４は、ディジ−チェイン
接続、つまり、順次に直列に接続されている。したが
い、ｉ番目の可変遅延素子（１≦ｉ≦Ｉ）から出力され
る映像信号は、その特定の可変遅延素子１０４−ｉの遅
延周期Ｔｉ＋Ｔｉ−１＋Ｔｉ−２＋．．．＋Ｔ２＋Ｔ１
と、その前の可変遅延素子１０４−ｉ−１、１０４−ｉ
−２、．．．、１０４−２、１０４−１の合計によって
遅延される。

【００８８】それぞれの可変遅延素子１０４の出力は、
それぞれのマルチプレクサ１０５−１、１０５−
２、．．．、１０５−Ｊに入力される。したがって、そ
れぞれのマルチプレクサは、どの可変遅延素子１０４か
ら出力された映像信号でも選択することができる。さら
に、１以上のマルチプレクサ、例えば、１０５−１およ
び１０５−Ｊは、同じ可変遅延素子、例えば、１０４−
３から出力された映像信号を選択することができる。以
下に詳細に述べるように、これによって、トランスバ−
サルフィルター素子１０２を変更することなくタップ係
数の精密度を高めることができる。

【００８９】さて、それぞれのマルチプレクサ１０５の
出力は、対応するトランスバ−サルフィルター１０２に
供給される。すなわち、マルチプレクサ１０５とトラン
スバ−サルフィルター素子１０２は同数存在する。可変
遅延素子１０４とトランスバ−サルフィルター素子１０
２の間に、マルチプレクサ１０５が配置されることによ
り、それぞれのトランスバ−サルフィルター素子１０２
は、どの可変遅延素子１０４から出力された遅延映像信
号であっても受信することができる。

【００９０】本実施例では、トランスバ−サルフィルタ
ー素子１０２とマルチプレクサ１０５の両方が、タップ
利得制御回路１０８に接続される。タップ利得制御回路
１０８は、ＣＰＵまたはＤＳＰ１３（図２（ｂ））から
タップ係数の配列を複数受信し、それぞれのタップ係数
の配列を異なるトランスバ−サルフィルター素子１０２
に出力する。また、タップ利得制御回路１０８は、トラ
ンスバ−サルフィルター素子１０２に接続されたマルチ
プレクサ１０５に、可変遅延素子１０４のひとつから出
力された映像信号を選択させる。タップ利得制御回路１
０８は、マルチプレクサ１０５を制御するように設計さ
れており、特定のゴーストを消去するのに敵するタップ
係数の配列を受信した特定のトランスバ−サルフィルタ
ー素子に、主信号からそのゴーストが離れている間隔に
ほぼ等しい時間遅延した映像信号を与える。

【００９１】以下、具体例に沿って本実施例に係るゴ−
スト消去回路の動作を説明する。

【００９２】いま、主映像信号から５０クロックサイク
ル分離した第一のゴーストと、主映像信号から３５０ク
ロックサイクル分離した第二のゴーストを消去すること
が望ましいこととして述べる。いま、この信号を、図８
に示す。また、それぞれの可変遅延素子１０４内で調整
できる最大遅延時間は、２００クロックサイクルである
として述べる。この場合、約５０クロックサイクルの遅
延時間は、第一の可変遅延素子１０４−１で調整され、
約２００クロックサイクルの遅延時間は、第二の可変遅
延素子１０４−２で調整され、約１００クロックサイク
ルの遅延時間は、第三の可変遅延素子１０４−３で調整
される。

【００９３】一つのマルチプレクサ、例えば、マルチプ
レクサ１０５−１は、第一の可変遅延素子１０４−１の
出力を選択する。第二のマルチプレクサ、例えばマルチ
プレクサ１０５−２は、第三の可変遅延素子１０４−３
の出力を選択する。約５０クロックサイクル遅延した映
像信号は、トランスバ−サルフィルター素子１０２−１
に送り込まれ、そこで第一のゴーストを消去するのに相
応しいタップ係数の配列で乗算される。約３５０クロッ
クサイクル遅延した映像信号は、同様にランスバ−サル
フィルター素子１０２−２に送り込まれ、第二のゴース
トを消去するのに相応しいタップ係数の配列で乗算され
る。これら二つのフィルターの出力は、加算器１０３に
送り込まれ、ゴーストを消去した映像信号を作るために
合計される。

【００９４】この例から、１以上のゴーストを消去する
のに必要なトランスバ−サルフィルター素子１０２の数
は、映像信号を遅延させるのに必要な可変遅延素子１０
４の数とは独立に選択できることが理解されるであろ
う。さらに、トランスバ−サルフィルター素子１０２は
いずれも、特定のゴーストを消去するのに使用すること
ができる。したがって、トランスバ−サルフィルター素
子１０２を節約することができる。

【００９５】さて、実際には、通常、主信号からのそれ
ぞれのゴーストの距離よりもわずかに少なく、トランス
バ−サルフィルター素子１０５に入力される映像信号を
遅延させるのが望ましい。これは、映像信号がゴースト
消去回路１００の他の構成要素により、さらに遅延され
るからである。

【００９６】なお、プレゴーストに関しては、主信号を
遅延させることで、ポストゴ−ストと同様にプレゴース
トを消去できる。ポストゴーストを消去するのと同様に
して、遅延していない信号は、タップ係数の配列により
調整され、プレゴーストを消去するために遅延した主信
号（あるいは他の映像信号）に加算される。

【００９７】また、可変遅延セレクタには、最後の可変
遅延素子１０４−Ｉの出力に接続された可変遅延出力１
０６を設けるようにしてもよい。これによって、可変遅
延出力１０６と第二の可変遅延セレクタ（その第一の可
変遅延素子と）の映像信号入力の接続が可能になる。

【００９８】また、本回路１００は、トランスバ−サル
フィルター素子１０２が設計されているタップ係数より
も、高精度のタップ係数を使って映像信号をフィルター
処理するようにしてよい。

【００９９】例えば、トランスバ−サルフィルター素子
１０２が、８ビットのタップ係数の配列で映像信号をフ
ィルター処理するように設計されているとして述べる。
９ビットのタップ係数の配列で映像信号をフィルター処
理するために、９ビットのタップ係数の配列を、複数の
低精度の配列に分割するようにしてもよい。例えば、９
ビット配列を作るために加算される８ビットタップ係数
の２配列に分割されてもよい。それぞれの８ビットの配
列は、異なるトランスバ−サルフィルター素子、例え
ば、それぞれトランスバ−サルフィルター素子１０２−
１および１０２−２に供給される。トランスバ−サルフ
ィルター素子１０２−１および１０２−２は、それぞ
れ、同時間遅延した同一の映像信号を同時に受信する。
これは、トランスバ−サルフィルター素子１０２−１お
よび１０２−２のそれぞれに接続されたマルチプレクサ
１０５−１および１０５−２を使用して、同一の可変遅
延素子、例えば、可変遅延素子１０４−３の出力を選択
することで達成される。

【０１００】トランスバ−サルフィルター素子１０２−
１および１０２−２によって出力された信号は、その
後、９ビットのタップ係数配列でフィルター処理された
映像信号を作るために加算器１０３で加算される。この
ような結果は、トランスバ−サルフィルター処理がリニ
アな処理であり、引き数の合計に対して行なわれるリニ
アな処理の結果は、それぞれの引き数に別々に行なわれ
たリニアな処理の結果合計に等しいために得られる。こ
のように高精度の配列は、２以上の低精度の副配列に、
例えば、１０ビット配列が４つの８ビット配列に分割さ
れてもよい。

【０１０１】ところで、回路１００（図９）の可変遅延
セレクタ１０１は、図１０に示すように構成してもよ
い。

【０１０２】図示するように、図１０の可変遅延セレク
タ１１０では、それぞれの可変遅延素子、例えば、可変
遅延素子１１１は、ｍ個の出力１１１−１、１１１−
２、１１１−３、．．．、１１１−ｍ（ｍは１以上のい
ずれかの整数）を有する。ｍ個の出力のそれぞれ、例え
ば、出力１１１−２の遅延時間は、可変遅延素子１１１
が映像信号を遅延させることができる最小ゼロから最大
ｎクロックサイクルの範囲で調整される。これらのｍ個
の出力のそれぞれも、マルチプレクサの一つ、例えばマ
ルチプレクサ１１２の入力に接続される。したがって、
それぞれｍ個の出力を持つ可変遅延素子がＩ個存在する
とすると、それぞれのマルチプレクサは（最大）Ｉ・ｍ
個の入力を持つことになる。それ以外の点では、可変遅
延セレクタ１１０の作用は、可変遅延素子１０１（図
８）と同様である。

【０１０３】まとめると、本実施例では、トランスバ−
サルフィルターのＦＩＲフィルター部分、ＩＩＲフィル
ター部分、あるいはその両方の部分で使われるゴースト
消去回路を示した。この回路は、Ｉ個のディジ−チェイ
ン接続された可変遅延素子、Ｊ個のトランスバ−サルフ
ィルター素子、および可変遅延素子とトランスバ−サル
フィルター素子を内部で接続するＪ個のマルチプレクサ
を有する。

【０１０４】また、この回路は、フィルター処理の対応
性を増大し、より高精度のタップ係数をサポートするた
めに容易に拡大することができる。

【０１０５】さらに、このようなゴースト消去回路によ
れば、充分単純であって、低コストで集積回路チップ内
で比較的容易に実行できるトランスバ−サルフィルター
を提供することができる。

【０１０６】

【発明の効果】以上のように本発明によれば、あまり複
雑でなく、かつ効率のよい回路構成を備えたゴースト消
去回路を提供することができる。

【図面の簡単な説明】

【図１】映像信号の伝搬経路とゴ−ストとの関係を示し
た図である。

【図２】従来のチャネル等化器の構成を示すブロック図
である。

【図３】除算法アルゴリズムを示した図である。

【図４】トランスバ−サルフィルタに用いられる第１の
従来技術に係る回路の構成を示したブロック図である。

【図５】トランスバ−サルフィルタに用いられる第２の
従来技術に係る回路の構成を示したブロック図である。

【図６】トランスバ−サルフィルタに用いられる第３の
従来技術に係る回路の構成を示したブロック図である。

【図７】トランスバ−サルフィルタに用いられる第４の
従来技術に係る回路の構成を示したブロック図である。

【図８】主信号と二つのゴースト信号を示した図であ
る。

【図９】本発明の実施例に係るゴ−スト消去回路の構成
を示したブロック図である。

【図１０】本発明の実施例に係る可変遅延セレクタの他
の構成を示すブロック図である。

【符号の説明】

７ チャネル等化器 １３ ＣＰＵまたはＤＳＰ １４ トランスバ−ザルフィルター １６ 有限インパルス応答フィルター（ＦＩＲ） １７ 無限インパルス応答フィルター １９ 加算器１９ １０２ トランバ−サルフィルター素子 １０１ 可変遅延セレクタ １０３ 加算回路 １０４ 可変遅延素子 １０７ 制御レジスタ１０７

Claims (13)

【特許請求の範囲】
1. 【請求項１】入力された映像信号を受信する先頭の可変
   遅延素子を含む、Ｉ（但し、Ｉは１以上の整数）個の、
   ディジ−チェイン接続された可変遅延素子と、 それぞれ、前記Ｉ個の可変遅延素子の各出力を入力とす
   るＪ（但し、Ｊは１以上の整数）個のマルチプレクサ
   と、 それぞれ、対応するマルチプレクサの出力を入力とする
   Ｊ個のトランスバ−サルフィルター素子と、 Ｊ個のトランスバ−サルフィルター素子のそれぞれの出
   力を合計する加算器とを有することを特徴とするゴース
   ト消去回路。
2. 【請求項２】請求項１記載のゴースト消去回路であっ
   て、 前記可変遅延素子の個数Ｉは、前記トランスバ−サルフ
   ィルター素子の個数Ｊ個とは、独立して選択されている
   ことを特徴とするゴースト消去回路。
3. 【請求項３】請求項１記載のゴースト消去回路であっ
   て、 他のゴースト消去回路の映像入力に接続するための、前
   記ディジ−チェイン接続されたＩ個の可変遅延素子の最
   後尾の可変遅延素子の出力に接続された出力を有するこ
   とを特徴とするゴースト消去回路。
4. 【請求項４】請求項１記載のゴースト消去回路であっ
   て、 前記可変遅延素子のそれぞれは、それぞれの出力から出
   力される映像信号の、当該可変遅延素子へ入力された映
   像信号に対する遅延時間が、ゼロから当該可変遅延素子
   の最大遅延時間までの間に、それぞれ独立に設定された
   ｍ（但し、ｍは２以上の整数）個の出力を有しているこ
   とを特徴とするゴースト消去回路。
5. 【請求項５】請求項１記載のゴースト消去回路であっ
   て、 前記前記ディジ−チェイン接続されたＩ個の可変遅延素
   子と前記ｍ個のマルチプレクサは、同一の集積回路チッ
   プ内に構築されていることを特徴とするゴースト消去回
   路。
6. 【請求項６】請求項１記載のゴースト消去回路であっ
   て、 前記先頭の可変遅延素子の入力に接続された、前記先頭
   の可変遅延素子に入力される前記映像信号をデジタル形
   式に変換するアナログ／デジタル変換器を有しているこ
   とを特徴とするゴースト消去回路。
7. 【請求項７】請求項１記載のゴースト消去回路であっ
   て、 受信した映像信号に含まれるゴースト消去基準信号と、
   理想的なゴースト消去基準信号とを、その不一致度に基
   づいて比較して、前記映像信号をフィルター処理するた
   めの、トランスバ−サルフィルター素子のタップ係数を
   決定し、前記トランスバ−サルフィルター素子に設定す
   る電子処理手段を有することを特徴とするゴースト消去
   回路。
8. 【請求項８】請求項１記載のゴースト消去回路であっ
   て、 ｉ（但し、１≦ｉ≦Ｉ）番目の前記可変遅延素子から前
   記マルチプレクサに出力される映像信号が、前記入力す
   る映像信号に含まれる主信号とゴースト信号とが離れて
   いる時間とほぼ等しい時間遅延するように、前記ｉ番目
   の可変遅延素子の遅延時間を調整する手段を有すること
   を特徴とするゴースト消去回路。
9. 【請求項９】請求項１記載のゴースト消去回路であっ
   て、 前記マルチプレクサの少なくとも一つに、少なくとも一
   つの前記可変遅延素子の出力を選ばせるタップ利得制御
   手段を有することを特徴とするゴースト消去回路。
10. 【請求項１０】請求項１記載のゴースト消去回路であっ
    て、 少なくとも一つのトランスバ−サルフィルター素子は、
    複数のマルチプレクサと遅延素子を含む入力データ経路
    を有し、 引き続く各マルチプレクサは、前段のマルチプレクサの
    出力に直接接続する入力と、前記前段のマルチプレクサ
    の前記出力に前記遅延素子の一つを介して接続する入力
    とを持つことを特徴とするゴースト消去回路。
11. 【請求項１１】映像イメージを表示する表示装置と、マ
    ルチパスチャネルから１以上のゴーストを含んだ映像信
    号を受信し、前記１以上のゴーストを消去した前記映像
    信号を、前記表示装置に表示するために出力するチャネ
    ル等化器からなるテレビジョン受信機であって、 前記チャネル等化器は、前記受信映像信号の前記１以上
    のゴーストに対するタップ係数の配列を演算する電子プ
    ロセッサと、 前記タップ係数を受信し、前記受信映像信号を、対応す
    るタップ係数の配列を用いてフィルター処理して、前記
    １以上のゴーストの、それぞれを消去するフィルターと
    を含み、 前記フィルターは、先頭の可変遅延素子が前記受信映像
    信号を受信する、それぞれ自身に対して調整された遅延
    時間と、自身の前段の可変遅延素子で調整された遅延時
    間との合計分遅延した前記映像信号を出力する、Ｉ（但
    し、Ｉは１以上の整数）個の順次直列に接続された可変
    遅延素子と、 それぞれが前記Ｉ個の可変遅延素子の任意の一つから出
    力された遅延映像信号を選択することができるＪ（但
    し、Ｊは１以上の整数）個のマルチプレクサと、 それぞれが、対応する一つの前記マルチプレクサによっ
    て選択された遅延映像信号を受信し、前記タップ係数の
    配列の一つを受信し、前記選択された遅延映像信号を前
    記タップ係数の配列に従いフィルター処理するＪ個のト
    ランスバ−サルフィルター素子と、 各トランスバ−サルフィルター素子から出力されたフィ
    ルター処理された映像信号を合計する加算回路とを有す
    ることを特徴とするテレビジョン受信機。
12. 【請求項１２】受信映像信号からゴ−ストを除去する方
    法であって、 映像信号を、Ｉ（但し、Ｉは１以上の整数）個の順次直
    列に接続された可変遅延素子に入力し、 １≦ｉ≦Ｉであるところの、ｉ番目の可変遅延素子によ
    って出力される映像信号が前記入力映像信号中の主信号
    とゴースト信号とが離れている時間と、ほぼ等しい時間
    遅延するように、最初のｉ個の前記可変遅延素子の遅延
    時間を調整し、 マルチプレクサの出力として、前記ｉ番目の可変遅延素
    子によって出力される遅延映像信号を選択し、 前記遅延映像信号を選択した前記マルチプレクサに接続
    されたトランスバ−サルフィルター内で、前記ゴースト
    信号を消去するように適切に決定されたタップ係数によ
    って前記遅延映像信号をフィルター処理することを特徴
    とする受信映像信号からゴーストを消去する方法。
13. 【請求項１３】低精度のタップ係数のＰ（但し、Ｐは１
    以上の整数）個の配列を重ね合わせる方法であって、 前記Ｐ個の低精度の配列の合計を、前記ゴーストを消去
    するように適切に決めたタップ係数の予め決めた高精度
    の配列に等しくし、 ディジ−チェイン接続された可変遅延素子の少なくとも
    一つの遅延時間を、再生する主映像信号とゴーストが離
    れている時間とほぼ等しく調節し、 ディジ−チェイン接続された可変遅延素子の少なくとも
    一つによって出力された遅延映像信号を、Ｐ個のマルチ
    プレクサの出力として選択し、 前記Ｐ個のマルチプレクサによって出力されたそれぞれ
    の映像信号を、Ｐ個のマルチプレクサのそれぞれに接続
    されたＰ個のトランスバ−サルフィルター素子のそれぞ
    れにおいて、それぞれ対応するＰ個の低いタップ係数の
    配列の一つを用いて、独立かつ同時にフィルター処理
    し、 前記Ｐ個のトランスバ−サルフィルター素子によって出
    力された映像信号を合計することを特徴とする方法。