JPH0712022B2 - Semiconductor manufacturing method - Google Patents
Semiconductor manufacturing methodInfo
- Publication number
- JPH0712022B2 JPH0712022B2 JP61144378A JP14437886A JPH0712022B2 JP H0712022 B2 JPH0712022 B2 JP H0712022B2 JP 61144378 A JP61144378 A JP 61144378A JP 14437886 A JP14437886 A JP 14437886A JP H0712022 B2 JPH0712022 B2 JP H0712022B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- impurity
- atoms
- tunnel
- atom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Junction Field-Effect Transistors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] 本発明は、極微小寸法の半導体デバイスに用いる半導体
の製造方法に関する。TECHNICAL FIELD The present invention relates to a method of manufacturing a semiconductor used for a semiconductor device having an extremely small size.
[従来の技術とその問題点] 半導体中への不純物原子の添加は、半導体中のキャリア
の型と密度を制御する上で不可欠な技術であり、従来、
半導体の成長中に添加する方法や成長後イオン注入法に
よって添加する方法が行なわれてきた。しかしながらこ
れらのいずれの方法においても不純物原子の添加は不純
物原子の密度制御技術にとどまっており、半導体中の不
純物原子添加位置までは特定不可能であった。このた
め、半導体中の不純物原子位置はランダムであった。一
方半導体の構成元素は元素半導体はもちろん化合物半導
体においてもその占める位置は厳密に決定されており、
半導体の占める形状を厳密に決定する技術が確率すれ
ば、半導体の構造は厳密に制御可能と考えられてきた。
近年、分子線エピタキシ成長法では半導体の成長を原子
層レベルで制御可能となっており、また微細加工技術の
進展により、細線状の半導体構造を形成されるようにな
った。[Conventional Technology and Its Problems] The addition of impurity atoms into a semiconductor is an essential technology for controlling the type and density of carriers in the semiconductor.
A method of adding during semiconductor growth and a method of adding after growth by ion implantation have been used. However, in any of these methods, the addition of impurity atoms is limited to the technology for controlling the density of impurity atoms, and it has not been possible to specify the position where impurity atoms are added in the semiconductor. Therefore, the positions of impurity atoms in the semiconductor were random. On the other hand, the positions of the constituent elements of the semiconductor are strictly determined not only in the element semiconductor but also in the compound semiconductor,
It has been considered that the structure of a semiconductor can be strictly controlled if a technique for precisely determining the shape occupied by the semiconductor has a probability.
In recent years, the growth of semiconductors can be controlled at the atomic layer level by the molecular beam epitaxy growth method, and fine line-shaped semiconductor structures have been formed due to the progress of fine processing technology.
しかしながら半導体の形状制御技術が確立されても、半
導体中の不純物原子の占める位置が制御されなくては、
半導体の構造は厳密に制御されたとはいえない。とくに
デバイス寸法が小さくなると、局部的な不純物原子分布
の不均一さが問題となってくる。さらに2次元や1次元
の半導体では、日本物理学会誌、第40巻、第489頁(198
5年)に長岡によって指摘されているように、わずかな
不均一さによって電子のアンダーソン局在が顕著となっ
てくるため、電子の伝導特性を制御することが非常に難
しくなってくる。三次元物体でも不純物配置の非法則性
が電子の感じるポテンシャルに揺らぎを与え、バンド構
造が変形することはよく知られている。したがって、半
導体中の不純物原子の配置まで厳密に制御しなければ、
極微細寸法の半導体デバイスの実現は困難であると考え
られる。However, even if the semiconductor shape control technology is established, the position occupied by impurity atoms in the semiconductor must be controlled,
The structure of semiconductors cannot be said to be strictly controlled. In particular, when the device size is reduced, the uneven distribution of local impurity atoms becomes a problem. For two-dimensional and one-dimensional semiconductors, Journal of the Physical Society of Japan, Vol. 40, p. 489 (198
As pointed out by Nagaoka in 5 years), it is very difficult to control the conduction properties of electrons because the Anderson localization of electrons becomes remarkable due to a slight nonuniformity. It is well known that even in a three-dimensional object, the irregularity of the impurity arrangement gives fluctuations to the potential felt by the electron and deforms the band structure. Therefore, unless the arrangement of impurity atoms in the semiconductor is strictly controlled,
It is considered difficult to realize a semiconductor device having an extremely fine size.
本発明は以上のような従来の事情にもとづいてなされた
もので、不純物原子位置が規則的に制御された半導体の
製造方法を提供することを目的とする。The present invention has been made based on the above conventional circumstances, and an object thereof is to provide a method for manufacturing a semiconductor in which the positions of impurity atoms are regularly controlled.
[問題点を解決するための手段] 上記目的を達成するために、本発明は、半導体表面に不
純物原子を含有する分子を一層吸着させ、次いで鋭い先
端を有するトンネル電子放出源から放出されるトンネル
電子を用い、このトンネル電子放出源または半導体を走
査して前記吸着分子を励起、分解することにより、不純
物原子のみを前記半導体表面近傍でかつそれぞれ半導体
の原子間間隔の整数倍の距離を隔てて半導体原子の格子
位置または格子間位置に規則性を有して順次置換もしく
は配置させるようにしたものである。[Means for Solving the Problems] In order to achieve the above object, the present invention makes a semiconductor surface further adsorb a molecule containing an impurity atom, and then a tunnel emitted from a tunnel electron emission source having a sharp tip. By using electrons to scan the tunnel electron emission source or the semiconductor to excite and decompose the adsorbed molecules, only impurity atoms are separated in the vicinity of the semiconductor surface and at an integer multiple of the interatomic spacing of the semiconductor. It has a regularity in the lattice positions or interstitial positions of semiconductor atoms and is sequentially replaced or arranged.
[作 用] 本発明の半導体中の不純物原子は、半導体の原子間隔の
整数倍の間隔をもって規則的に配置されている。このた
め電子の感じるポテンシャルは完全に規則的であり、揺
らぎにもとずく局在化は生じず、極微細構造の半導体デ
バイスが動作可能となる。このような不純物の添加は不
純物原子を1つづつ半導体表面もしくはその直下の特定
位置に配置可能なトンネル電子放出源をもちいて、半導
体もしくはトンネル電子放出源を走査することにより行
われる。[Operation] Impurity atoms in the semiconductor of the present invention are regularly arranged at intervals that are integer multiples of the atomic intervals of the semiconductor. Therefore, the potential felt by the electrons is completely regular, localization does not occur due to fluctuations, and a semiconductor device having an ultrafine structure can operate. Such addition of impurities is performed by scanning the semiconductor or tunnel electron emission source using a tunnel electron emission source that can arrange impurity atoms one by one at the semiconductor surface or at a specific position immediately below the semiconductor surface.
[実施例] 次に本発明を実施例によって説明する。EXAMPLES Next, the present invention will be described with reference to examples.
実施例1 第2図は、本発明による一実施例で得られる半導体1の
概略図である。不純物原子は第2図(a)に示すように
n原子層づつ離れた原子層2上にのみ添加されている。
ここでnは整数である。第2図(b)は不純物原子が添
加された原子層2上の不純物原子3の配置を示す。この
場合、構成元素の占める位置は経線と緯線の交点とす
る。不純物原子は経線方向、緯線方向で共にm原子間隔
だけ離れた置換位置を占めている。各不純物原子の直
上、直下にはn原子層だけ離れて不純物が配置されてい
る。したがって第2図の半導体の不純物原子位置は構成
原子位置に対して全く規則的であり、半導体中の電子は
規則的な構成元素によるポテンシャルに加えて、同じく
規則的な不純物ポテンシャルを感じて運動することにな
るため、電子のエネルギー分散関係、すなわちバンド構
造は厳密に一意的に決定され、電子が局在することもな
い。このような半導体を極微細構造のトランジスタ等に
利用すれば、所望の特性が得られる。なお、第2図では
不純物原子の位置は半導体原子に対し置換位置を占めて
いるが特定の格子間位置に選ぶことによっても全く同様
に規則的不純物原子ポテンシャルをつくりだすことが可
能である。Example 1 FIG. 2 is a schematic view of a semiconductor 1 obtained in an example according to the present invention. Impurity atoms are added only on the atomic layers 2 separated by n atomic layers as shown in FIG.
Here, n is an integer. FIG. 2B shows the arrangement of the impurity atoms 3 on the atomic layer 2 to which the impurity atoms are added. In this case, the positions occupied by the constituent elements are the intersections of the longitude and latitude lines. Impurity atoms occupy substitution positions that are separated by m atom intervals in both the meridian direction and the latitude direction. Immediately above and directly below each impurity atom, impurities are arranged with an n-atom layer apart. Therefore, the positions of the impurity atoms in the semiconductor of FIG. 2 are quite regular with respect to the positions of the constituent atoms, and the electrons in the semiconductor move by feeling the regular impurity potential in addition to the potential of the regular constituent elements. Therefore, the energy dispersion relation of electrons, that is, the band structure is strictly determined uniquely, and the electrons are not localized. If such a semiconductor is used for a transistor having an ultrafine structure, desired characteristics can be obtained. In FIG. 2, the position of the impurity atom occupies the substitution position with respect to the semiconductor atom, but it is possible to create a regular impurity atom potential in the same manner by selecting a specific interstitial position.
次に以上のように構成された半導体の製造方法について
述べる。Next, a method of manufacturing the semiconductor configured as described above will be described.
第1図は製造工程中で不純物原子を配置する工程の試料
断面を模式的に示したものである。第1図(a)は清浄
な半導体層4表面に不純物原子を含む分子5を一層吸着
させ、トンネル電子放出源6である鋭い先端をもったタ
ングステンチップを、不純物を配置させようとする置換
位置の直上に置いたところを示す。この配置は、いわゆ
る走査型トンネル顕微鏡の配置とよく似ている。走査型
トンネル顕微鏡はサイエンティフィック・アメリカン
(Scientific American)誌の1985年、8月号、50頁の
ゲルド・ビィニッヒとハインリッピ・ローラーの論文に
記述されているように固体表面の原子配置を直接観察す
る優れた手段である。チップと半導体間の電圧を低い値
に選ぶことによって、半導体表面上に規則的に分子が吸
着した吸着構造を観察することかできる。この観察はチ
ップと半導体表面の間を流れるトンネル電流の場所的な
強弱を検知することによって行われる。場所の移動はチ
ップもしくは半導体をピエゾ効果を利用した移動機構を
用いて行われる。チップを半導体に対して正にバイアス
し、トンネル電子のエネルギーが吸着分子を分解するの
に十分なエネルギーとなるように電圧値を選べば、放出
されたトンネル電子7によって、チップ直下の吸着分子
のみを分解することが可能である。FIG. 1 schematically shows a sample cross section in the step of arranging impurity atoms in the manufacturing process. FIG. 1 (a) shows a replacement position in which a molecule 5 containing an impurity atom is further adsorbed on the surface of a clean semiconductor layer 4 and a tungsten tip having a sharp tip, which is a tunnel electron emission source 6, is arranged to place an impurity. It is shown just above. This arrangement is very similar to that of a so-called scanning tunneling microscope. A scanning tunneling microscope directly observes the atomic arrangement of a solid surface, as described in the article by Gerd Winig and Heinlippi Roller, page 50, August 1985, Scientific American. It is an excellent way to By choosing a low voltage between the chip and the semiconductor, it is possible to observe an adsorption structure in which molecules are regularly adsorbed on the semiconductor surface. This observation is performed by detecting the local intensity of the tunnel current flowing between the chip and the semiconductor surface. The movement of the place is performed by using a movement mechanism that uses the piezo effect for the chip or the semiconductor. If the chip is positively biased with respect to the semiconductor and the voltage value is selected so that the energy of the tunnel electrons is sufficient to decompose the adsorbed molecules, the emitted tunnel electrons 7 will cause only the adsorbed molecules directly below the chip to be absorbed. It is possible to disassemble.
第1図(b)はこのようにして吸着分子を分解し、半導
体表面上の所定の置換位置にのみ不純物原子3を配置し
たところを示す。試料温度を昇温するか、あるいは光を
照射することによって未分解の吸着分子を脱離させ、半
導体表面上に規則的に配置された不純物原子3のみを残
したところを示すのが第1図(C)である。FIG. 1 (b) shows that the adsorbed molecules are decomposed in this way, and the impurity atom 3 is arranged only at a predetermined substitution position on the semiconductor surface. FIG. 1 shows that undecomposed adsorbed molecules are desorbed by raising the sample temperature or irradiating light, and only the impurity atoms 3 regularly arranged on the semiconductor surface are left. (C).
この後は単層吸着を利用した原子層エピタキシ法もしく
は分子線エピタキシ法により一定の原子層の厚さを持つ
半導体を成長させ、再び第1図に示した方法を用いて不
純物原子を配置させれば第2図に示した構造の半導体が
得られる。第1図で半導体層の材料として砒化ガリウム
を用いた場合に吸着分子としてトリメチルシリコンもし
くはフッ化シリコンもしくは塩化シリコンもしくはシラ
ンを用いれば不純物原子としてシリコンを添加すること
ができる。After that, a semiconductor having a constant atomic layer thickness is grown by the atomic layer epitaxy method or the molecular beam epitaxy method using the monolayer adsorption, and the impurity atoms are arranged again by using the method shown in FIG. For example, a semiconductor having the structure shown in FIG. 2 can be obtained. When gallium arsenide is used as the material of the semiconductor layer in FIG. 1, silicon can be added as an impurity atom by using trimethyl silicon, silicon fluoride, silicon chloride, or silane as the adsorbing molecule.
実施例2 第3図(a)は断面の各一辺が各々9原子層に相当する
厚さをもった半導体細線8内の中心線上にある不純物原
子添加原子線9の置換位置のうち不純物原子13の各位置
間隔の比が第3図(b)に示すようにフィボナッチ数列
をなすように配置された半導体細線8である。ここでフ
ィボナッチ数列とは数列{an}においてan=an-1×an-2
を満足する整数列を意味し、整数の単位は中心線上の原
子間隔である。Example 2 FIG. 3 (a) shows that the impurity atom 13 in the substitution position of the impurity atom-added atom line 9 on the center line in the semiconductor thin wire 8 having a thickness corresponding to 9 atomic layers on each side of the cross section. As shown in FIG. 3 (b), the semiconductor thin wires 8 are arranged so that the ratios of the respective position intervals form the Fibonacci sequence. Here, the Fibonacci sequence is a n = a n-1 × a n-2 in the sequence {a n }.
Means a sequence of integers satisfying, and the unit of the integer is the atomic spacing on the center line.
半導体細線8内の電子はフィボナッチ数列をなす不純物
ポテンシャルを感じて運動するため、実施例1と同様に
電子のエネルギー分散関係を一意的に決定され、電子が
局在することもない。Since the electrons in the semiconductor thin wire 8 move by feeling the impurity potential forming the Fibonacci sequence, the energy dispersion relation of the electrons is uniquely determined as in the first embodiment, and the electrons are not localized.
実施例1および実施例2で示した半導体で問題なのは不
純物原子の拡散による不純物原子位置の変化である。こ
のような変化が生じれば配置の規則性が失われてしま
う。拡散係数は一般に半導体の種類と不純物原子の種類
によって決まるが、その大きさの程度は半導体の自己拡
散係数が1つの目安になる。ガリウム砒素とアルミニウ
ム・ガリウム砒素のヘテロ接合構造では成長温度700℃
でも原子層レベルで平坦な界面が得られており、したが
って分子線エピタキシ成長温度(〜500℃)では、不純
物拡散はほとんど無視できる。すなわち半導体の分子線
はエピタキシ成長温度程度では不純物拡散は考慮する必
要が少なく、それより低い温度では全く無視することが
できる。The problem with the semiconductors shown in Examples 1 and 2 is the change in the position of the impurity atom due to the diffusion of the impurity atom. If such a change occurs, the regularity of arrangement will be lost. The diffusion coefficient is generally determined by the type of semiconductor and the type of impurity atom, and the degree of its size is determined by the self-diffusion coefficient of the semiconductor. Growth temperature of 700 ℃ for heterojunction structure of gallium arsenide and aluminum gallium arsenide
However, a flat interface was obtained at the atomic layer level, so at the molecular beam epitaxy growth temperature (up to 500 ℃), the impurity diffusion is almost negligible. That is, it is not necessary to consider the impurity diffusion of the molecular beam of the semiconductor at the epitaxy growth temperature, and it can be completely ignored at the lower temperature.
[発明の効果] 以上説明したように本発明により不純物原子が規則的に
配置された半導体が得られ、極微細構造の半導体デバイ
スが、不純物ポテンシャルの揺らぎの影響をうけずに動
作可能となる。[Effects of the Invention] As described above, according to the present invention, a semiconductor in which impurity atoms are regularly arranged is obtained, and a semiconductor device having an ultrafine structure can operate without being affected by fluctuations in the impurity potential.
第1図は本発明の一実施例を模式的に示す図、第2図は
その方法によって得られる半導体の構造を示す概略図、
第3図は本発明の他の一実施例によって得られる半導体
の構造を示す概略図である。 1……半導体 2……不純物原子添加原子層 3,13……不純物原子、4……半導体層 5……吸着分子、6……トンネル電子放出源 7……トンネル電子、8……半導体細線 9……不純物原子添加原子線FIG. 1 is a diagram schematically showing an embodiment of the present invention, FIG. 2 is a schematic diagram showing the structure of a semiconductor obtained by the method,
FIG. 3 is a schematic view showing the structure of a semiconductor obtained according to another embodiment of the present invention. 1 ... semiconductor 2 ... impurity atom-added atomic layer 3,13 ... impurity atom, 4 ... semiconductor layer 5 ... adsorption molecule, 6 ... tunnel electron emission source 7 ... tunnel electron, 8 ... semiconductor wire 9 ...... Atomic beam with added impurity atoms
Claims (1)
一層吸着させ、次いで鋭い先端を有するトンネル電子放
出源から放出されるトンネル電子を用い、このトンネル
電子放出源または半導体を走査して前記吸着分子を励
起、分解することにより、不純物原子のみを前記半導体
表面近傍でかつそれぞれ半導体の原子間間隔の整数倍の
距離を隔てて半導体原子の格子位置または格子間位置に
規則性を有して順次置換もしくは配置させることを特徴
とする半導体の製造方法。1. A molecule containing an impurity atom is further adsorbed on a semiconductor surface, and then tunnel electrons emitted from a tunnel electron emission source having a sharp tip are used to scan the tunnel electron emission source or the semiconductor to carry out the adsorption. By exciting and decomposing molecules, only the impurity atoms are ordered in the vicinity of the semiconductor surface and at regular intervals at the lattice positions or interstitial positions of the semiconductor atoms with a distance that is an integer multiple of the interatomic spacing of the semiconductor. A method for manufacturing a semiconductor, which comprises replacing or arranging.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144378A JPH0712022B2 (en) | 1986-06-19 | 1986-06-19 | Semiconductor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144378A JPH0712022B2 (en) | 1986-06-19 | 1986-06-19 | Semiconductor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63109A JPS63109A (en) | 1988-01-05 |
JPH0712022B2 true JPH0712022B2 (en) | 1995-02-08 |
Family
ID=15360731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61144378A Expired - Lifetime JPH0712022B2 (en) | 1986-06-19 | 1986-06-19 | Semiconductor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0712022B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01259523A (en) * | 1988-04-11 | 1989-10-17 | Hitachi Ltd | Single crystal semiconductor, semiconductor device, and manufacture of single crystal semiconductor |
JP3721440B2 (en) * | 1995-08-24 | 2005-11-30 | 三洋電機株式会社 | Processing method for layered material |
US9605625B2 (en) | 2013-12-19 | 2017-03-28 | Continental Automotive Systems, Inc. | High performance vacuum venturi pump |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62194679A (en) * | 1986-02-20 | 1987-08-27 | Fujitsu Ltd | Semiconductor device of high mobility and manufacture thereof |
-
1986
- 1986-06-19 JP JP61144378A patent/JPH0712022B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS63109A (en) | 1988-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100200973B1 (en) | Inclined surface silicon wafer and its surface structure forming method | |
JPH0666274B2 (en) | (III) -Method for forming group V compound semiconductor | |
EP1896636A2 (en) | Nanorod arrays formed by ion beam implantation | |
Schweitzer et al. | An STM study of the InSb (100)-c (8× 2) surface | |
US20020102862A1 (en) | Method for fabricating a SiC film and a method for fabricating a SiC multi-layered film structure | |
Detz et al. | Lithography-free positioned GaAs nanowire growth with focused ion beam implantation of Ga | |
JPWO2004084283A1 (en) | Semiconductor crystal growth method | |
JPH0712022B2 (en) | Semiconductor manufacturing method | |
JP2005343744A (en) | Method for producing carbon nanotube semiconductor and carbon nanotube semiconductor | |
JPH1145990A (en) | Two dimentionally arranged quantum element | |
JPH06163930A (en) | Semiconductor device and fabrication thereof | |
Horikosh | Migration-enhanced Epitaxy for Low-dimensional Structures | |
JP3527941B2 (en) | Method for producing semiconductor superatom and its combination | |
JPS62231202A (en) | Crystal for spectroscope, quantum fine line structure, and preparation thereof | |
JPH0982939A (en) | Fine structure element and its manufacture | |
US20100072472A1 (en) | Nanostructures With 0, 1, 2, and 3 Dimensions, With Negative Differential Resistance and Method for Making These Nanostructures | |
US20050211970A1 (en) | Metal nano-objects, formed on semiconductor surfaces, and method for making said nano-objects | |
JP3461819B2 (en) | Manufacturing method of semiconductor crystal film | |
Song et al. | Homo-endotaxial one-dimensional Si nanostructures | |
JP2846576B2 (en) | Method for producing III-V compound semiconductor epitaxial layer | |
Petroff et al. | Novel approaches in 2 and 3 dimensional confinement structures: processing and properties | |
KR20240116745A (en) | Atomic-scale fabrication of diamond quantum computers | |
JPH0793274B2 (en) | Crystal growth method | |
JP3250262B2 (en) | Pseudomolecular crystal, method for producing the same and production apparatus | |
JP3146457B2 (en) | Method for manufacturing quantum wire structure |