JPH07105443B2 - 半導体装置の自己整合型コンタクトの製造方法 - Google Patents
半導体装置の自己整合型コンタクトの製造方法Info
- Publication number
- JPH07105443B2 JPH07105443B2 JP5224134A JP22413493A JPH07105443B2 JP H07105443 B2 JPH07105443 B2 JP H07105443B2 JP 5224134 A JP5224134 A JP 5224134A JP 22413493 A JP22413493 A JP 22413493A JP H07105443 B2 JPH07105443 B2 JP H07105443B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive line
- oxide film
- contact
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 150000004767 nitrides Chemical class 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 description 10
- 239000010410 layer Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- LZZYPRNAOMGNLH-UHFFFAOYSA-M Cetrimonium bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)C LZZYPRNAOMGNLH-UHFFFAOYSA-M 0.000 description 1
- 101100130497 Drosophila melanogaster Mical gene Proteins 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の自己整合型
コンタクトの製造方法に関することで、特に半導体基板
の上に第１，第２及び第３導電線が順に形成されている
半導体装置に、中間層である第２導電線とは絶縁された
状態で上記の第２導電線を貫くコンタクトホールの側壁
に形成されているシリコンスペーサーを熱酸化させた
後、第３導電線を連結してコンタクトの面積を減少さ
せ、半導体装置を高集積化することができる半導体装置
の自己整合型コンタクトの製造方法に関することであ
る。
コンタクトの製造方法に関することで、特に半導体基板
の上に第１，第２及び第３導電線が順に形成されている
半導体装置に、中間層である第２導電線とは絶縁された
状態で上記の第２導電線を貫くコンタクトホールの側壁
に形成されているシリコンスペーサーを熱酸化させた
後、第３導電線を連結してコンタクトの面積を減少さ
せ、半導体装置を高集積化することができる半導体装置
の自己整合型コンタクトの製造方法に関することであ
る。
【０００２】
【従来の技術】一般的に多層の電導線を備える半導体装
置で導電線を上と下に連結させるコンタクトは、他の層
とは互いに絶縁されるべきである。
置で導電線を上と下に連結させるコンタクトは、他の層
とは互いに絶縁されるべきである。
【０００３】図示されていないが、従来のコンタクトの
製造方法を３層の導電線を備える半導体装置を例えて見
ると次の通りである。
製造方法を３層の導電線を備える半導体装置を例えて見
ると次の通りである。
【０００４】半導体基板の上に一連の第１導電線、第１
絶縁膜、一連の第２導電線、第２絶縁膜が順に形成さ
れ、上記の第２絶縁膜と第２導電線の所定の部分が除去
されて上記の第１導電線を露出させたコンタクトホール
が形成される。又、上記のコンタクトホールを埋める第
３導電線が第２導電線の間を経て第１導電線と連結され
る。上記のコンタクトホールを埋める第３導電線と第２
導電線の間には第２絶縁膜が介在されていて一定の距離
以上の間隔を維持している。
絶縁膜、一連の第２導電線、第２絶縁膜が順に形成さ
れ、上記の第２絶縁膜と第２導電線の所定の部分が除去
されて上記の第１導電線を露出させたコンタクトホール
が形成される。又、上記のコンタクトホールを埋める第
３導電線が第２導電線の間を経て第１導電線と連結され
る。上記のコンタクトホールを埋める第３導電線と第２
導電線の間には第２絶縁膜が介在されていて一定の距離
以上の間隔を維持している。
【０００５】
【発明が解決しようとする課題】上記のコンタクトホー
ルでの第３導電線と第２導電線との間隔を維持するため
に、コンタクトの設計の時、第３導電線のエッチングマ
スクとコンタクトホールのエッチングマスクは一定の設
計規則に従い、次のような要素を考慮すべきである。つ
まり、第一、パターン形成の時の誤配列余裕(misalignm
ent tolerance)、レンズ歪み(lens distortion) 、臨界
大きさ変化(critical dimension variation)、第二、マ
スクの間の整合(registration)、第三、コンタクトホー
ル内の絶縁膜の厚さなどのような要因などを考慮すべき
である。
ルでの第３導電線と第２導電線との間隔を維持するため
に、コンタクトの設計の時、第３導電線のエッチングマ
スクとコンタクトホールのエッチングマスクは一定の設
計規則に従い、次のような要素を考慮すべきである。つ
まり、第一、パターン形成の時の誤配列余裕(misalignm
ent tolerance)、レンズ歪み(lens distortion) 、臨界
大きさ変化(critical dimension variation)、第二、マ
スクの間の整合(registration)、第三、コンタクトホー
ル内の絶縁膜の厚さなどのような要因などを考慮すべき
である。
【０００６】上述した従来のコンタクトは上記のような
要因などによってコンタクトの面積が増加する問題点が
ある。
要因などによってコンタクトの面積が増加する問題点が
ある。
【０００７】上記のような問題点を解決するための本発
明の目的は、第３導電線のコンタクトの製造の時、第２
導電線との絶縁をコンタクトホールの側壁にポリシリコ
ンでスペーサーを形成した後、上記のスペーサーを熱酸
化させて熱酸化膜を形成した後、コンタクトホールの形
成のためのエッチングマスクをコンタクトホールの大き
さより大きく形成して、コンタクトの面積を減少させる
ことができる半導体装置の自己整合型コンタクトの製造
方法を提供することにある。
明の目的は、第３導電線のコンタクトの製造の時、第２
導電線との絶縁をコンタクトホールの側壁にポリシリコ
ンでスペーサーを形成した後、上記のスペーサーを熱酸
化させて熱酸化膜を形成した後、コンタクトホールの形
成のためのエッチングマスクをコンタクトホールの大き
さより大きく形成して、コンタクトの面積を減少させる
ことができる半導体装置の自己整合型コンタクトの製造
方法を提供することにある。
【０００８】
【課題を解決するための手段】上記のような目的を達成
するための本発明に従う半導体装置の自己整合型コンタ
クトの製造方法の特徴は、半導体基板の上に第１絶縁膜
と第２導電線及び第２絶縁膜を順に形成する工程と、上
記の半導体基板の第１導電線に予定された部分が露出さ
れるように第２絶縁膜と第２導電線及び第１絶縁膜を順
に除去してコンタクトホールを形成する工程と、上記の
露出されている半導体基板に不純物を注入して第１導電
線を形成する工程と、上記のコンタクトホールの内側の
第２導電線側壁及び第１導電線の上部に酸化膜を形成す
る工程と、上記の酸化膜と第２絶縁層の表面に窒化膜を
形成する工程と、上記の第２導電線及び第２絶縁膜側壁
の窒化膜の上にシリコンスペーサーを形成する工程と、
上記のシリコンスペーサーを所定の厚さに熱酸化させて
熱酸化膜を形成する工程と、上記のコンタクトホール内
部の露出されている窒化膜及び酸化膜と熱酸化膜及びコ
ンタクトホールの外部の窒化膜及び第２絶縁膜を所定の
厚さに除去して第１導電線を露出させ、上記のシリコン
スペーサーの表面に形成された熱酸化膜と第２絶縁膜は
所定の厚さを残すようにする工程と、上記の露出されて
いる第１導電線と接触する第３導電線を形成する工程を
含むことにある。
するための本発明に従う半導体装置の自己整合型コンタ
クトの製造方法の特徴は、半導体基板の上に第１絶縁膜
と第２導電線及び第２絶縁膜を順に形成する工程と、上
記の半導体基板の第１導電線に予定された部分が露出さ
れるように第２絶縁膜と第２導電線及び第１絶縁膜を順
に除去してコンタクトホールを形成する工程と、上記の
露出されている半導体基板に不純物を注入して第１導電
線を形成する工程と、上記のコンタクトホールの内側の
第２導電線側壁及び第１導電線の上部に酸化膜を形成す
る工程と、上記の酸化膜と第２絶縁層の表面に窒化膜を
形成する工程と、上記の第２導電線及び第２絶縁膜側壁
の窒化膜の上にシリコンスペーサーを形成する工程と、
上記のシリコンスペーサーを所定の厚さに熱酸化させて
熱酸化膜を形成する工程と、上記のコンタクトホール内
部の露出されている窒化膜及び酸化膜と熱酸化膜及びコ
ンタクトホールの外部の窒化膜及び第２絶縁膜を所定の
厚さに除去して第１導電線を露出させ、上記のシリコン
スペーサーの表面に形成された熱酸化膜と第２絶縁膜は
所定の厚さを残すようにする工程と、上記の露出されて
いる第１導電線と接触する第３導電線を形成する工程を
含むことにある。
【０００９】
【実施例】以下、本発明に従う半導体装置の自己整合型
コンタクトの製造方法に関して添付図面を参照して詳細
に説明する。
コンタクトの製造方法に関して添付図面を参照して詳細
に説明する。
【００１０】図１及び図２は本発明の一つの実施例に従
う半導体装置のコンタクト製造工程図として、第３導電
線である金属配線を第１導電線であるソース／ドレイン
領域に接続させながら第２導電線であるゲート電極とは
絶縁させる方法に関して説明した例である。
う半導体装置のコンタクト製造工程図として、第３導電
線である金属配線を第１導電線であるソース／ドレイン
領域に接続させながら第２導電線であるゲート電極とは
絶縁させる方法に関して説明した例である。
【００１１】図１（ａ）に示すように、まず、シリコン
半導体基板（１１）の素子分離領域に予定された部分に
フィールド酸化膜（図示されない）を形成し、第１絶縁
膜であるゲート酸化膜（１２）と第２導電線であるゲー
ト電極（１３）になるポリシリコン層（図示されない）
及び第２絶縁膜である層間酸化膜（１４）を順に形成す
る。その後、上記の半導体基板（１１）の第１導電線領
域に予定された部分が露出するように層間酸化膜（１
４）、ポリシリコン層及びゲート酸化膜（１２）を順に
除去してコンタクトホール（１０）を形成する。この
時、上記のエッチングされたポリシリコン層パターンが
ゲート電極（１３）になり、層間酸化膜（１４）はゲー
ト電極（１３）の上部のみに残るようになる。
半導体基板（１１）の素子分離領域に予定された部分に
フィールド酸化膜（図示されない）を形成し、第１絶縁
膜であるゲート酸化膜（１２）と第２導電線であるゲー
ト電極（１３）になるポリシリコン層（図示されない）
及び第２絶縁膜である層間酸化膜（１４）を順に形成す
る。その後、上記の半導体基板（１１）の第１導電線領
域に予定された部分が露出するように層間酸化膜（１
４）、ポリシリコン層及びゲート酸化膜（１２）を順に
除去してコンタクトホール（１０）を形成する。この
時、上記のエッチングされたポリシリコン層パターンが
ゲート電極（１３）になり、層間酸化膜（１４）はゲー
ト電極（１３）の上部のみに残るようになる。
【００１２】図１（ｂ）に示すように上記の露出された
半導体基板（１１）に不純物を注入して第１導電線であ
るソース／ドレイン領域（１５）を形成し、上記のゲー
ト電極（１３）の側壁及びソース／ドレイン領域（１
５）の上部に薄い酸化膜（１６）を３００−５００オン
グストローム程の厚さで形成する。その後、後続の熱酸
化工程の時、酸素の浸透を防ぐため上記の全ての表面に
障壁物質である窒化膜（１７）をＣＶＤ方法で１００−
５００オングストローム程度の厚さで形成した後、上記
のゲート電極（１３）及び層間酸化膜（１４）の側壁に
通常のスペーサーの形成方法でシリコンスペーサー（１
８）を５００−２０００オングストローム程の厚さで形
成する。
半導体基板（１１）に不純物を注入して第１導電線であ
るソース／ドレイン領域（１５）を形成し、上記のゲー
ト電極（１３）の側壁及びソース／ドレイン領域（１
５）の上部に薄い酸化膜（１６）を３００−５００オン
グストローム程の厚さで形成する。その後、後続の熱酸
化工程の時、酸素の浸透を防ぐため上記の全ての表面に
障壁物質である窒化膜（１７）をＣＶＤ方法で１００−
５００オングストローム程度の厚さで形成した後、上記
のゲート電極（１３）及び層間酸化膜（１４）の側壁に
通常のスペーサーの形成方法でシリコンスペーサー（１
８）を５００−２０００オングストローム程の厚さで形
成する。
【００１３】上記のゲート電極（１３）の側壁に形成す
る薄い酸化膜（１６）は熱酸化法又は化学気相堆積(che
mical vapor deposition; 以下ＣＶＤという）方法で蒸
着することができ、ソース／ドレイン領域（１５）より
先に形成することもできる。又上記のシリコンスペーサ
ー（１８）は上記の窒化膜（１７）の上に所定の厚さの
ポリ又は非晶質シリコン層（図示されない）を塗布した
後、全面を異方性エッチングして形成する。
る薄い酸化膜（１６）は熱酸化法又は化学気相堆積(che
mical vapor deposition; 以下ＣＶＤという）方法で蒸
着することができ、ソース／ドレイン領域（１５）より
先に形成することもできる。又上記のシリコンスペーサ
ー（１８）は上記の窒化膜（１７）の上に所定の厚さの
ポリ又は非晶質シリコン層（図示されない）を塗布した
後、全面を異方性エッチングして形成する。
【００１４】図２（ｃ）に示すように、上記のゲート電
極（１３）及び層間酸化膜（１４）のコンタクトホール
（１０）の側壁に形成されたシリコンスペーサー（１
８）を所定の厚さに熱酸化させて一定の厚さの熱酸化膜
（１９）を形成する。この時、上記のゲート電極（１
３）の上部及び側壁そしてソース／ドレイン領域（１
５）では熱酸化膜の成長の時、酸素の浸透を防止する窒
化膜（１７）が形成されているので酸化膜が成長されな
い。上記のシリコンスペーサー（１８）の表面の熱酸化
膜（１９）は絶縁のための絶縁膜として、その厚さはソ
ース／ドレイン領域（１５）の上部の薄い酸化膜（１
６）と窒化膜（１７）の厚さの合せに比べて十分に厚く
形成する。これは後続エッチング工程の時、パターンの
余裕を考慮したことである。その後コンタクトマスクで
あるレジストパターン（２０）を上記の熱酸化膜（１
９）と窒化膜（１７）のコンタクトホール（１０）側が
一部露出されるように形成する。
極（１３）及び層間酸化膜（１４）のコンタクトホール
（１０）の側壁に形成されたシリコンスペーサー（１
８）を所定の厚さに熱酸化させて一定の厚さの熱酸化膜
（１９）を形成する。この時、上記のゲート電極（１
３）の上部及び側壁そしてソース／ドレイン領域（１
５）では熱酸化膜の成長の時、酸素の浸透を防止する窒
化膜（１７）が形成されているので酸化膜が成長されな
い。上記のシリコンスペーサー（１８）の表面の熱酸化
膜（１９）は絶縁のための絶縁膜として、その厚さはソ
ース／ドレイン領域（１５）の上部の薄い酸化膜（１
６）と窒化膜（１７）の厚さの合せに比べて十分に厚く
形成する。これは後続エッチング工程の時、パターンの
余裕を考慮したことである。その後コンタクトマスクで
あるレジストパターン（２０）を上記の熱酸化膜（１
９）と窒化膜（１７）のコンタクトホール（１０）側が
一部露出されるように形成する。
【００１５】図２（ｄ）に示すように、上記のレジスト
パターン（２０）をマスクとしてソース／ドレイン領域
（１５）の上部の薄い酸化膜（１６）と窒化膜（１７）
を順にエッチングしてソース／ドレイン領域（１５）を
露出させる。この時、エッチングの厚さを適切に調節し
てゲート電極（１３）の上部の層間酸化膜（１４）とシ
リコンスペーサー（１８）の表面に形成された熱酸化膜
（１９）は十分に残るようにする。その後、上記のソー
ス／ドレイン領域（１５）に接続される第３導電線であ
る金属配線（２１）を上記のコンタクトホール（１０）
に埋めてコンタクトを完成する。
パターン（２０）をマスクとしてソース／ドレイン領域
（１５）の上部の薄い酸化膜（１６）と窒化膜（１７）
を順にエッチングしてソース／ドレイン領域（１５）を
露出させる。この時、エッチングの厚さを適切に調節し
てゲート電極（１３）の上部の層間酸化膜（１４）とシ
リコンスペーサー（１８）の表面に形成された熱酸化膜
（１９）は十分に残るようにする。その後、上記のソー
ス／ドレイン領域（１５）に接続される第３導電線であ
る金属配線（２１）を上記のコンタクトホール（１０）
に埋めてコンタクトを完成する。
【００１６】ここでは、金属配線をソース／ドレイン領
域に接続させながらゲート電極とは絶縁させる方法に対
して説明したが、一般的に第３導電線が第２導電線の間
を経て第１導電線と接続され、上記の第２導電線とは絶
縁させるコンタクトに対して全体的に適用することがで
きる。
域に接続させながらゲート電極とは絶縁させる方法に対
して説明したが、一般的に第３導電線が第２導電線の間
を経て第１導電線と接続され、上記の第２導電線とは絶
縁させるコンタクトに対して全体的に適用することがで
きる。
【００１７】図３は本発明の他の実施例に従う半導体装
置の自己整合型コンタクト製造工程図として、図１
（ｂ）の状態で後続の工程を進行した例である。
置の自己整合型コンタクト製造工程図として、図１
（ｂ）の状態で後続の工程を進行した例である。
【００１８】図３（ａ）に示すように、図１（ｂ）に図
示されていることのように、半導体基板（１１）の上に
ゲート絶縁膜（１２）、ゲート電極（１３）、層間酸化
膜（１４）、ソース／ドレイン領域（１５）、薄い酸化
膜（１６）、窒化膜（１７）及びシリコンスペーサー
（１８）が既に説明した工程などにより形成させた状態
で、上記のシリコンスペーサー（１８）を完全に熱酸化
させて熱酸化膜（２２）を形成する。その後、上記の層
間酸化膜（１４）の上の窒化膜（１７）の表面に上記の
窒化膜（１７）のコンタクトホール（１０）側の一部を
露出させるレジストパターン（２０）を形成する。この
時、上記の熱酸化膜（２２）の厚さは後続のエッチング
工程を考慮してソース／ドレイン領域（１５）の上部の
薄い酸化膜（１６）と窒化膜（１７）の厚さの合せに比
べて十分に厚く形成する。
示されていることのように、半導体基板（１１）の上に
ゲート絶縁膜（１２）、ゲート電極（１３）、層間酸化
膜（１４）、ソース／ドレイン領域（１５）、薄い酸化
膜（１６）、窒化膜（１７）及びシリコンスペーサー
（１８）が既に説明した工程などにより形成させた状態
で、上記のシリコンスペーサー（１８）を完全に熱酸化
させて熱酸化膜（２２）を形成する。その後、上記の層
間酸化膜（１４）の上の窒化膜（１７）の表面に上記の
窒化膜（１７）のコンタクトホール（１０）側の一部を
露出させるレジストパターン（２０）を形成する。この
時、上記の熱酸化膜（２２）の厚さは後続のエッチング
工程を考慮してソース／ドレイン領域（１５）の上部の
薄い酸化膜（１６）と窒化膜（１７）の厚さの合せに比
べて十分に厚く形成する。
【００１９】図３（ｂ）に示すように、上記のレジスト
パターン（２０）により露出されているソース／ドレイ
ン領域（１５）の上部の薄い酸化膜（１６）と窒化膜
（１７）をエッチングして、ソース／ドレイン領域（１
５）を露出させる。この時エッチングの厚さを適切に調
節してゲート電極（１３）の上部の層間酸化膜（１４）
及びゲート電極（１３）の側壁に形成された熱酸化膜
（２２）は十分に残るようにする。その後、上記のソー
ス／ドレイン領域（１５）に接続される第３導電線であ
る金属配線（２１）を形成する。
パターン（２０）により露出されているソース／ドレイ
ン領域（１５）の上部の薄い酸化膜（１６）と窒化膜
（１７）をエッチングして、ソース／ドレイン領域（１
５）を露出させる。この時エッチングの厚さを適切に調
節してゲート電極（１３）の上部の層間酸化膜（１４）
及びゲート電極（１３）の側壁に形成された熱酸化膜
（２２）は十分に残るようにする。その後、上記のソー
ス／ドレイン領域（１５）に接続される第３導電線であ
る金属配線（２１）を形成する。
【００２０】
【発明の効果】以上で考察してみたように、本発明によ
る半導体装置の自己整合型コンタクト製造方式は、第１
導電線と第３導電線を上と下に連結するためのコンタク
トホールの側壁に第２導電線とは絶縁されているシリコ
ンスペーサーを形成した後、上記のシリコンスペーサー
の一部又全部を熱酸化させて上記のシリコンスペーサー
の上部を絶縁した後、コンタクトホールを形成すること
によって、コンタクトホールの形成のためのコンタクト
マスクの余裕度が増加されてコンタクト領域の面積を減
少させることができる長所がある。
る半導体装置の自己整合型コンタクト製造方式は、第１
導電線と第３導電線を上と下に連結するためのコンタク
トホールの側壁に第２導電線とは絶縁されているシリコ
ンスペーサーを形成した後、上記のシリコンスペーサー
の一部又全部を熱酸化させて上記のシリコンスペーサー
の上部を絶縁した後、コンタクトホールを形成すること
によって、コンタクトホールの形成のためのコンタクト
マスクの余裕度が増加されてコンタクト領域の面積を減
少させることができる長所がある。
【図面の簡単な説明】
【図１】本発明の一つの実施例に従う半導体装置の自己
整合型コンタクトの前半の製造工程図である。
整合型コンタクトの前半の製造工程図である。
【図２】本発明の一つの実施例に従う半導体装置の自己
整合型コンタクトの後半の製造工程図である。
整合型コンタクトの後半の製造工程図である。
【図３】本発明の異なる実施例に従う半導体装置の自己
整合型コンタクトの製造工程図である。
整合型コンタクトの製造工程図である。
１１…半導体基板、１２…ゲート酸化膜、１３…ゲート
電極、１４…層間酸化膜、１５…ソース／ドレイン領
域、１６…薄い酸化膜、１７…窒化膜、１８…シリコン
スペーサー、１９，２２…熱酸化膜、２０…レジストパ
ターン、２１…金属配線。
電極、１４…層間酸化膜、１５…ソース／ドレイン領
域、１６…薄い酸化膜、１７…窒化膜、１８…シリコン
スペーサー、１９，２２…熱酸化膜、２０…レジストパ
ターン、２１…金属配線。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｆ
Claims (3)
- 【請求項１】 半導体基板の上に第１絶縁膜と第２導電
線及び第２絶縁膜を順に形成する工程と、 上記の半導体基板の第１導電線に予定された部分が露出
されるように第２絶縁膜と第２導電線及び第１絶縁膜を
順に除去してコンタクトホールを形成する工程と、 上記の露出されている半導体基板に不純物を注入して第
１導電線を形成する工程と、 上記のコンタクトホールの内側の第２導電線側壁及び第
１導電線の上部に酸化膜を形成する工程と、 上記の酸化膜と第２絶縁層の表面に窒化膜を形成する工
程と、 上記の第２導電線及び第２絶縁膜の側壁の窒化膜の上に
シリコンスペーサーを形成する工程と、 上記のシリコンスペーサーを所定の厚さで熱酸化させて
熱酸化膜を形成する工程と、 上記のコンタクトホールの内部に露出されている窒化膜
及び酸化膜と熱酸化膜及びコンタクトホールの外部の窒
化膜及び第２絶縁膜を所定の厚さで除去して第１導電線
を露出させ、上記のシリコンスペーサーの表面に形成さ
れた熱酸化膜と第２絶縁膜は所定の厚さが残るようにす
る工程と、 上記の露出されている第１導電線と接触する第３導電線
を形成する工程とを含む半導体装置の自己整合型コンタ
クトの製造方法。 - 【請求項２】 請求項１に記載の半導体装置の自己整合
型コンタクトの製造方法において、 上記のシリコンスペーサーの一部を熱酸化させて酸化膜
を形成する工程の代りにシリコンスペーサーの全てを熱
酸化させて酸化膜を形成する工程を含むことを特徴とす
る半導体装置の自己整合型コンタクトの製造方法。 - 【請求項３】 請求項１に記載の半導体装置の自己整合
型コンタクトの製造方法において、 上記のシリコンスペーサーを形成する工程は上記の窒化
膜の上に所定の厚さのポリ又は非晶質シリコン層を形成
した後、全面を異方性エッチングして形成することを特
徴とする半導体装置の自己整合型コンタクトの製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR92-16544 | 1992-09-09 | ||
| KR1019920016544A KR100260577B1 (ko) | 1992-09-09 | 1992-09-09 | 자기정렬형 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06181262A JPH06181262A (ja) | 1994-06-28 |
| JPH07105443B2 true JPH07105443B2 (ja) | 1995-11-13 |
Family
ID=19339373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5224134A Expired - Fee Related JPH07105443B2 (ja) | 1992-09-09 | 1993-09-09 | 半導体装置の自己整合型コンタクトの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5466637A (ja) |
| JP (1) | JPH07105443B2 (ja) |
| KR (1) | KR100260577B1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5759867A (en) * | 1995-04-21 | 1998-06-02 | International Business Machines Corporation | Method of making a disposable corner etch stop-spacer for borderless contacts |
| US6420725B1 (en) * | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| JP3402022B2 (ja) * | 1995-11-07 | 2003-04-28 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US5847460A (en) * | 1995-12-19 | 1998-12-08 | Stmicroelectronics, Inc. | Submicron contacts and vias in an integrated circuit |
| US6111319A (en) * | 1995-12-19 | 2000-08-29 | Stmicroelectronics, Inc. | Method of forming submicron contacts and vias in an integrated circuit |
| US5872052A (en) * | 1996-02-12 | 1999-02-16 | Micron Technology, Inc. | Planarization using plasma oxidized amorphous silicon |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US6337266B1 (en) * | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| JPH1098100A (ja) * | 1996-09-20 | 1998-04-14 | Nec Corp | コンタクトホール／スルーホール形成方法 |
| US6395613B1 (en) * | 2000-08-30 | 2002-05-28 | Micron Technology, Inc. | Semiconductor processing methods of forming a plurality of capacitors on a substrate, bit line contacts and method of forming bit line contacts |
| KR100431708B1 (ko) * | 1996-12-27 | 2004-09-01 | 주식회사 하이닉스반도체 | 반도체장치제조방법 |
| US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US5763312A (en) * | 1997-05-05 | 1998-06-09 | Vanguard International Semiconductor Corporation | Method of fabricating LDD spacers in MOS devices with double spacers and device manufactured thereby |
| US5933747A (en) * | 1997-12-18 | 1999-08-03 | Advanced Micro Devices, Inc. | Method and structure for an advanced isolation spacer shell |
| KR100458464B1 (ko) * | 1997-12-30 | 2005-02-05 | 주식회사 하이닉스반도체 | 반도체소자의콘택형성방법 |
| US6146996A (en) | 1998-09-01 | 2000-11-14 | Philips Electronics North America Corp. | Semiconductor device with conductive via and method of making same |
| US6140176A (en) * | 1998-10-28 | 2000-10-31 | United Microelectronics Corp. | Method and fabricating a self-aligned node contact window |
| TW432614B (en) * | 1998-12-23 | 2001-05-01 | United Microelectronics Corp | Manufacturing method for self-aligned contact |
| US6136695A (en) * | 1999-08-04 | 2000-10-24 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self-aligned contact |
| US6214662B1 (en) * | 2000-07-03 | 2001-04-10 | Taiwan Semiconductor Manufacturing Company | Forming self-align source line for memory array |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| KR100470391B1 (ko) * | 2002-07-15 | 2005-02-07 | 주식회사 하이닉스반도체 | 반도체소자의 리프레쉬 개선방법 |
| TWI337386B (en) * | 2007-02-16 | 2011-02-11 | Chipmos Technologies Inc | Semiconductor device and method for forming packaging conductive structure of the semiconductor device |
| JP4874289B2 (ja) * | 2008-04-17 | 2012-02-15 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法およびｄｒａｍの製造方法 |
| US8106383B2 (en) * | 2009-11-13 | 2012-01-31 | International Business Machines Corporation | Self-aligned graphene transistor |
| CN104637885B (zh) * | 2015-02-15 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | Flash器件源极多晶硅的形成方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122630A (ja) * | 1984-07-10 | 1986-01-31 | Sony Corp | 半導体装置の製造方法 |
| GB2219434A (en) * | 1988-06-06 | 1989-12-06 | Philips Nv | A method of forming a contact in a semiconductor device |
| JP2740202B2 (ja) * | 1988-09-16 | 1998-04-15 | 三洋電機株式会社 | 半導体装置の製造方法 |
| US4951100A (en) * | 1989-07-03 | 1990-08-21 | Motorola, Inc. | Hot electron collector for a LDD transistor |
| US5153145A (en) * | 1989-10-17 | 1992-10-06 | At&T Bell Laboratories | Fet with gate spacer |
| US5275972A (en) * | 1990-02-19 | 1994-01-04 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window |
| US5234850A (en) * | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
-
1992
- 1992-09-09 KR KR1019920016544A patent/KR100260577B1/ko not_active IP Right Cessation
-
1993
- 1993-09-08 US US08/118,458 patent/US5466637A/en not_active Expired - Lifetime
- 1993-09-09 JP JP5224134A patent/JPH07105443B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100260577B1 (ko) | 2000-08-01 |
| US5466637A (en) | 1995-11-14 |
| JPH06181262A (ja) | 1994-06-28 |
| KR940007987A (ko) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07105443B2 (ja) | 半導体装置の自己整合型コンタクトの製造方法 | |
| JP3229665B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3146316B2 (ja) | 半導体装置及びその製造方法 | |
| US5500384A (en) | Method for manufacturing a bit line via hole in a memory cell | |
| JP2780162B2 (ja) | 半導体デバイスの製造方法 | |
| JP2001077209A (ja) | 半導体装置の製造方法 | |
| KR100263905B1 (ko) | 식각 장벽막 패턴을 이용한 콘택홀의 제조방법 | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JP2945964B2 (ja) | 半導体素子の配線構造 | |
| JPH1065122A (ja) | 半導体装置およびその製造方法 | |
| JPH0846173A (ja) | 半導体装置及びその製造方法 | |
| JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
| US5620911A (en) | Method for fabricating a metal field effect transistor having a recessed gate | |
| JP2971085B2 (ja) | 半導体装置の製造方法 | |
| JPH0831928A (ja) | 半導体装置の製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3209639B2 (ja) | 半導体装置の製造方法 | |
| JPH05275367A (ja) | 半導体装置の製造方法 | |
| JPH09213949A (ja) | 半導体装置の製造方法 | |
| KR100359155B1 (ko) | 반도체소자의전하저장전극의제조방법 | |
| JP2516429B2 (ja) | 半導体装置の製造方法 | |
| US6544852B1 (en) | Method of fabricating semiconductor device | |
| JPH0936319A (ja) | 半導体装置の製造方法 | |
| JPH0620138B2 (ja) | 薄膜型ｍｏｓ構造半導体装置の製造法 | |
| JPH11354787A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071113 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081113 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091113 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101113 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111113 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111113 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121113 Year of fee payment: 17 |
|
| LAPS | Cancellation because of no payment of annual fees |