JPH0693749B2 - イメージセンサのクロストーク補正方法 - Google Patents
イメージセンサのクロストーク補正方法Info
- Publication number
- JPH0693749B2 JPH0693749B2 JP1032698A JP3269889A JPH0693749B2 JP H0693749 B2 JPH0693749 B2 JP H0693749B2 JP 1032698 A JP1032698 A JP 1032698A JP 3269889 A JP3269889 A JP 3269889A JP H0693749 B2 JPH0693749 B2 JP H0693749B2
- Authority
- JP
- Japan
- Prior art keywords
- common signal
- crosstalk
- signal line
- image sensor
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/19—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays
- H04N1/191—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using multi-element arrays the array comprising a one-dimensional array, or a combination of one-dimensional arrays, or a substantially one-dimensional array, e.g. an array of staggered elements
- H04N1/192—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line
- H04N1/193—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays
- H04N1/1931—Simultaneously or substantially simultaneously scanning picture elements on one main scanning line using electrically scanned linear arrays, e.g. linear CCD arrays with scanning elements electrically interconnected in groups
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Scanning Arrangements (AREA)
- Facsimile Image Signal Circuits (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、ファクシミリやイメージスキャナ等の画像入
力部に用いられる密着型イメージセンサにおける画像出
力の補正方法に関し、特にイメージセンサを構成する受
光素子を複数のブロックに分割し、スイッチング素子に
より各ブロック毎にマトリックス駆動を行なう方式のイ
メージセンサにおいて、マトリックス配線構造に起因し
て発生するクロストークの影響を補正するクロストーク
補正方法に関する。
力部に用いられる密着型イメージセンサにおける画像出
力の補正方法に関し、特にイメージセンサを構成する受
光素子を複数のブロックに分割し、スイッチング素子に
より各ブロック毎にマトリックス駆動を行なう方式のイ
メージセンサにおいて、マトリックス配線構造に起因し
て発生するクロストークの影響を補正するクロストーク
補正方法に関する。
（従来の技術） 密着型イメージセンサは、複数の受光素子をライン状に
配置した受光素子アレイと、これを駆動する駆動回路か
ら構成される。各受光素子に発生した電荷は、各受光素
子を順次選択するスイッチにより一本の出力線に時系列
的に抽出されるようになっている。そして、前記受光素
子アレイを構成する複数の受光素子を個々に駆動するた
めには、多数の駆動用ICチップを必要としていた。そこ
で、近年ａ−Si薄膜トランジスタ（以下、TFT）による
スイッチングを数画素分同時に行なう並列処理により、
駆動用ICチップの数を軽減して低価格化を可能とするTF
T駆動型イメージセンサが提案されている。
配置した受光素子アレイと、これを駆動する駆動回路か
ら構成される。各受光素子に発生した電荷は、各受光素
子を順次選択するスイッチにより一本の出力線に時系列
的に抽出されるようになっている。そして、前記受光素
子アレイを構成する複数の受光素子を個々に駆動するた
めには、多数の駆動用ICチップを必要としていた。そこ
で、近年ａ−Si薄膜トランジスタ（以下、TFT）による
スイッチングを数画素分同時に行なう並列処理により、
駆動用ICチップの数を軽減して低価格化を可能とするTF
T駆動型イメージセンサが提案されている。
このTFT駆動型イメージセンサは、例えば第５図に示す
ように、原稿幅と略同じ長さのライン状の受光素子アレ
イ50をＫ個のブロックの受光素子群に分解している。一
つの受光素子群を形成するＮ個の受光素子51は、TFT52
のドレイン部にそれぞれ接続されている。そして、TFT5
2のソース部は、マトリックス回路53を介して受光素子
群毎にＮ本の共通信号線54に接続されている。各TFT52
のゲート部は、ブロック毎に導通するようにゲートパル
ス発生回路55に接続されている。各受光素子51で発生す
る光電荷は一定時間蓄積された後、TFT52を電荷転送用
のスイッチとして用いてブロック毎に順次共通信号線54
に導かれ、アナログマルチプレクサの入力COMに抽出さ
れる。
ように、原稿幅と略同じ長さのライン状の受光素子アレ
イ50をＫ個のブロックの受光素子群に分解している。一
つの受光素子群を形成するＮ個の受光素子51は、TFT52
のドレイン部にそれぞれ接続されている。そして、TFT5
2のソース部は、マトリックス回路53を介して受光素子
群毎にＮ本の共通信号線54に接続されている。各TFT52
のゲート部は、ブロック毎に導通するようにゲートパル
ス発生回路55に接続されている。各受光素子51で発生す
る光電荷は一定時間蓄積された後、TFT52を電荷転送用
のスイッチとして用いてブロック毎に順次共通信号線54
に導かれ、アナログマルチプレクサの入力COMに抽出さ
れる。
その動作について一個の受光素子51から成る一画素分の
等価回路（第６図）を参照して説明する。初期状態とし
てリセットスイッチR1,R2ともに閉じると、受光素子51
を構成するフォトダイオードPDには逆バイアス電圧
（VB）が印加され、共通信号線54電位（VL）は0Vにリセ
ットされる。受光素子アレイ上に配置された原稿（図示
せず）に光源（図示せず）からの光が放射されると、そ
の反射光がフォトダイオードPDに照射し、フォトダイオ
ード側の容量（CD,Cgd）には原稿の濃淡に応じた光の明
暗信号に基づいて生じた光電流Ipにより光電荷の供給が
なされる。一定時間光電荷を蓄積したのち、ゲートパル
ス発生回路からの信号VGに基づきTFT52がオン状態とな
り、フォトダイオードPDと共通信号線54側を接続して電
荷を転送する。マルチプレクサの信号入力は電位検出方
式によりハイインピーダンスとしているため、電荷は全
て回路中の容量に保存される。従って、前記電荷転送と
は、フォトダイオード側の容量（CD,Cgd）と共通信号線
側容量（CL,Cgs）との間での電荷の再配分を意味してい
る。続いて、転送完了後のVLを検知した後、次のブロッ
クの画素信号を転送するために、共通信号線54はRS2に
よりリセットされる。
等価回路（第６図）を参照して説明する。初期状態とし
てリセットスイッチR1,R2ともに閉じると、受光素子51
を構成するフォトダイオードPDには逆バイアス電圧
（VB）が印加され、共通信号線54電位（VL）は0Vにリセ
ットされる。受光素子アレイ上に配置された原稿（図示
せず）に光源（図示せず）からの光が放射されると、そ
の反射光がフォトダイオードPDに照射し、フォトダイオ
ード側の容量（CD,Cgd）には原稿の濃淡に応じた光の明
暗信号に基づいて生じた光電流Ipにより光電荷の供給が
なされる。一定時間光電荷を蓄積したのち、ゲートパル
ス発生回路からの信号VGに基づきTFT52がオン状態とな
り、フォトダイオードPDと共通信号線54側を接続して電
荷を転送する。マルチプレクサの信号入力は電位検出方
式によりハイインピーダンスとしているため、電荷は全
て回路中の容量に保存される。従って、前記電荷転送と
は、フォトダイオード側の容量（CD,Cgd）と共通信号線
側容量（CL,Cgs）との間での電荷の再配分を意味してい
る。続いて、転送完了後のVLを検知した後、次のブロッ
クの画素信号を転送するために、共通信号線54はRS2に
よりリセットされる。
（発明が解決しようとする課題） しかしながら上記TFT駆動型イメージセンサによると、
マトリックス回路53は第７図に示すように、絶縁膜70を
介して配線71,71を多層とした薄膜技術による多層配線
で形成されているので、構造的に次のような問題点が存
在した。
マトリックス回路53は第７図に示すように、絶縁膜70を
介して配線71,71を多層とした薄膜技術による多層配線
で形成されているので、構造的に次のような問題点が存
在した。
すなわち、この多層配線はマトリックス状に配線される
ため配線間に交差部が存在し、この部分に結合容量Ccを
生じさせてしまう。この交差部は、一本の共通信号線に
対して共通信号線54の数Ｎから１を減じた数に等しい数
だけ存在する。従って、フォトダイオードPDに蓄積され
た電荷がTFT52を介して各共通信号線54の固定容量（配
線容量）CLに転送される再、各共通信号線54間の電位差
により前記結合容量Ccにも電荷が蓄積される。その結
果、固定容量（配線容量）CLに蓄積される電荷量が変化
するクロストーク現象が生じ、各フォトダイオードPDで
生じた電荷をアナログマルチプレクサの入力COMに正確
に出力できないという欠点があった。
ため配線間に交差部が存在し、この部分に結合容量Ccを
生じさせてしまう。この交差部は、一本の共通信号線に
対して共通信号線54の数Ｎから１を減じた数に等しい数
だけ存在する。従って、フォトダイオードPDに蓄積され
た電荷がTFT52を介して各共通信号線54の固定容量（配
線容量）CLに転送される再、各共通信号線54間の電位差
により前記結合容量Ccにも電荷が蓄積される。その結
果、固定容量（配線容量）CLに蓄積される電荷量が変化
するクロストーク現象が生じ、各フォトダイオードPDで
生じた電荷をアナログマルチプレクサの入力COMに正確
に出力できないという欠点があった。
本発明は上記実情に鑑みてなされたもので、クロストー
クによる出力信号の変動の幅を表す無次元量である階調
再現率を定義し、この階調再現率に基づいてイメージセ
ンサの出力電位を補正するクロストーク補正方法を提供
することを目的とする。
クによる出力信号の変動の幅を表す無次元量である階調
再現率を定義し、この階調再現率に基づいてイメージセ
ンサの出力電位を補正するクロストーク補正方法を提供
することを目的とする。
（課題を解決するための手段） 上記従来例の問題点を解消するため本発明のイメージセ
ンサのクロストーク補正方法は、Ｎ個の受光素子から成
る受光素子群を数ブロック配列して形成するライン状イ
メージセンサと、前記各受光素子に接続されるスイッチ
ング素子と、前記受光素子群に対してマトリックス状に
接続されるＮ本の共通信号線とを具備し、各ブロック毎
に前記スイッチング素子を選択的にオンし、前記受光素
子に発生する光電荷をブロック毎に共通信号線へ転送し
て画像を読み取るイメージセンサにおいて、次のような
出力補正を行なうことを特徴とするものである。
ンサのクロストーク補正方法は、Ｎ個の受光素子から成
る受光素子群を数ブロック配列して形成するライン状イ
メージセンサと、前記各受光素子に接続されるスイッチ
ング素子と、前記受光素子群に対してマトリックス状に
接続されるＮ本の共通信号線とを具備し、各ブロック毎
に前記スイッチング素子を選択的にオンし、前記受光素
子に発生する光電荷をブロック毎に共通信号線へ転送し
て画像を読み取るイメージセンサにおいて、次のような
出力補正を行なうことを特徴とするものである。
すなわち、マトリックス状に接続するマトリックス配線
においては、クロストークによって、同じ入力信号に対
して異なる大きさの信号が出力される。このときの出力
信号の大きさは、注目している共通信号線以外の共通信
号線の電位によって決まる。いま、階調再現率をクロス
トークによる出力信号の変動の幅を表す無次元量である
と定義する。従って、一本の共通信号線に着目し、クロ
ストークの影響を最大限に受ける場合の共通信号線の電
位をVIとし、クロストークの影響がない場合の共通信号
線の電位をVIIとすれば、階調再現率ＲはVI/VIIとな
る。
においては、クロストークによって、同じ入力信号に対
して異なる大きさの信号が出力される。このときの出力
信号の大きさは、注目している共通信号線以外の共通信
号線の電位によって決まる。いま、階調再現率をクロス
トークによる出力信号の変動の幅を表す無次元量である
と定義する。従って、一本の共通信号線に着目し、クロ
ストークの影響を最大限に受ける場合の共通信号線の電
位をVIとし、クロストークの影響がない場合の共通信号
線の電位をVIIとすれば、階調再現率ＲはVI/VIIとな
る。
より具体的には、電位VIは、明状態で受光素子に発生す
る電荷を前記共通信号線の一本である共通信号線ｉのみ
に蓄積し、他の共通信号線全てを暗状態としたとき、他
の共通信号線からのクロストークの影響を受けた前記共
通信号線ｉの電位であり、電位VIIは、全ての共通信号
線に明状態で発生する電荷を蓄積したときの共通信号線
ｉの電位である。
る電荷を前記共通信号線の一本である共通信号線ｉのみ
に蓄積し、他の共通信号線全てを暗状態としたとき、他
の共通信号線からのクロストークの影響を受けた前記共
通信号線ｉの電位であり、電位VIIは、全ての共通信号
線に明状態で発生する電荷を蓄積したときの共通信号線
ｉの電位である。
そして、クロストークの影響を受けた各共通信号線での
電位をVi（ｉ＝１〜ｎ）とすると、クロストークを補正
した電位Vi0は、 で表すことができ、この式を用いてイメージセンサの出
力を補正する。
電位をVi（ｉ＝１〜ｎ）とすると、クロストークを補正
した電位Vi0は、 で表すことができ、この式を用いてイメージセンサの出
力を補正する。
（作用） 上述の階調再現率Ｒは、受光素子の総数に関係なく決ま
る値であり、また、配線のレイアウトのみで決まる値で
ある。
る値であり、また、配線のレイアウトのみで決まる値で
ある。
従って本発明によれば、階調再現率を導入することによ
り、幾何学的な配置は異なっても、クロストークについ
ては電気的に同じであるマトリックス配線をレイアウト
すれば、個々のデザインによらず普遍的にマトリックス
配線のクロストークを評価し制御することができ、クロ
ストークの影響を補正したイメージセンサの出力を容易
に得ることができる。
り、幾何学的な配置は異なっても、クロストークについ
ては電気的に同じであるマトリックス配線をレイアウト
すれば、個々のデザインによらず普遍的にマトリックス
配線のクロストークを評価し制御することができ、クロ
ストークの影響を補正したイメージセンサの出力を容易
に得ることができる。
（実施例） 本発明の一実施例について図面を参照しながら説明す
る。
る。
第１図は実施例に係るイメージセンサの全体構造を示す
ブロック図であり、TFTセンサ駆動部Ｘとシェーディン
グ補正回路部Ｙとクロストーク補正回路部Ｚとから構成
されている。
ブロック図であり、TFTセンサ駆動部Ｘとシェーディン
グ補正回路部Ｙとクロストーク補正回路部Ｚとから構成
されている。
TFTセンサ駆動部Ｘは、ライン状の受光素子アレイ50及
び各受光素子に接続するTFTを形成したイメージセンサ
と、このイメージセンサを駆動するICチップ（図示せ
ず）とから成るTFT駆動型イメージセンサ１と、前記IC
チップに駆動信号を供給する発振器２と、センサ出力信
号をAD変換するAD変換器３などから成る。このTFT駆動
型イメージセンサ１は、第２図に示すように、基板11上
にフォトリソエッチングプロセスを施すことにより受光
素子51,TFT52,マトリックス回路53を一体的に形成して
いる。
び各受光素子に接続するTFTを形成したイメージセンサ
と、このイメージセンサを駆動するICチップ（図示せ
ず）とから成るTFT駆動型イメージセンサ１と、前記IC
チップに駆動信号を供給する発振器２と、センサ出力信
号をAD変換するAD変換器３などから成る。このTFT駆動
型イメージセンサ１は、第２図に示すように、基板11上
にフォトリソエッチングプロセスを施すことにより受光
素子51,TFT52,マトリックス回路53を一体的に形成して
いる。
すなわち、TFT52のゲート電極12及びマトリックス回路5
3のセンサアレイ方向の配線13をクロム（Cr）のフォト
リソエッチングにより形成し、次いでｂ−SiNx層14を形
成する。続いて、ゲート電極12上にａ−Si層15,チャン
ネル長を決めるｔ−SiOx層16,ソース，ドレイン電極と
なるn+a−Si層17及びクロム層18を形成してTFT52を構成
する。また、前記クロム層18の形成と同時に、受光素子
51の共通電極となるクロム層19を形成し、更に光導電層
となるａ−Si層20,個別電極となるITO層21を順次形成し
て受光素子アレイを構成する。そして、TFT52,前記配線
13及び受光素子51をポリイミド22で被覆し、該ポリイミ
ド22上にコンタクト孔23を介して各受光素子51及びTFT5
2のソース，ドレイン電極に接続されるビット毎の配線2
4をアルミニウムのパターンにより形成する。
3のセンサアレイ方向の配線13をクロム（Cr）のフォト
リソエッチングにより形成し、次いでｂ−SiNx層14を形
成する。続いて、ゲート電極12上にａ−Si層15,チャン
ネル長を決めるｔ−SiOx層16,ソース，ドレイン電極と
なるn+a−Si層17及びクロム層18を形成してTFT52を構成
する。また、前記クロム層18の形成と同時に、受光素子
51の共通電極となるクロム層19を形成し、更に光導電層
となるａ−Si層20,個別電極となるITO層21を順次形成し
て受光素子アレイを構成する。そして、TFT52,前記配線
13及び受光素子51をポリイミド22で被覆し、該ポリイミ
ド22上にコンタクト孔23を介して各受光素子51及びTFT5
2のソース，ドレイン電極に接続されるビット毎の配線2
4をアルミニウムのパターンにより形成する。
このTFT駆動型イメージセンサの等価回路は、従来例と
して説明した第５図と同様となり、受光素子群を数ブロ
ック配列したライン状の受光素子アレイを、ブロック毎
にマトリックス駆動するように構成されている。前記受
光素子群はＮ個の受光素子51から形成され、この受光素
子群はマトリックス回路53を介してＮ本の共通信号線54
に接続され、前記TFT52が各ブロック毎に選択的にオン
されることにより、受光素子51に発生する光電荷をブロ
ック毎に共通信号線54へ転送して画像を読み取るように
なっている。
して説明した第５図と同様となり、受光素子群を数ブロ
ック配列したライン状の受光素子アレイを、ブロック毎
にマトリックス駆動するように構成されている。前記受
光素子群はＮ個の受光素子51から形成され、この受光素
子群はマトリックス回路53を介してＮ本の共通信号線54
に接続され、前記TFT52が各ブロック毎に選択的にオン
されることにより、受光素子51に発生する光電荷をブロ
ック毎に共通信号線54へ転送して画像を読み取るように
なっている。
このマトリックス回路53は、第２図に示したように二層
構造の多層配線として形成されるため、上下の配線の交
差部でクロストークを生じさせる。クロストークは、配
線のもつ固有容量（配線容量）CLに対する配線間の結合
容量Ccとの相対比に基づいて信号電荷が配線間に蓄積さ
れることである。このクロストークを単純化するため、
マトリックス回路53の配線レイアウトを電気的に対称に
なるよう構成し、配線の交差部の結合容量Cc及び固定容
量CLを各共通信号線54に対して均一に設計し、後述する
クロストーク補正式の単純化を図っている。
構造の多層配線として形成されるため、上下の配線の交
差部でクロストークを生じさせる。クロストークは、配
線のもつ固有容量（配線容量）CLに対する配線間の結合
容量Ccとの相対比に基づいて信号電荷が配線間に蓄積さ
れることである。このクロストークを単純化するため、
マトリックス回路53の配線レイアウトを電気的に対称に
なるよう構成し、配線の交差部の結合容量Cc及び固定容
量CLを各共通信号線54に対して均一に設計し、後述する
クロストーク補正式の単純化を図っている。
シェーディング補正回路部Ｙは、通常のセンサ出力信号
処理においてなされるもので、予め設定したRAM4,5とデ
ィジタル演算器６とから成り、明出力と暗出力の補正を
行なうものである。
処理においてなされるもので、予め設定したRAM4,5とデ
ィジタル演算器６とから成り、明出力と暗出力の補正を
行なうものである。
クロストーク補正回路Ｚは、マトリックスRAM7とマトリ
ックス演算器８とから構成され、予めマトリックスRAM7
に記憶された各ビットに対応する補正式によりセンサ出
力信号の補正を行ない、前記TFT駆動型イメージセンサ
が多層配線構造をとることによって生じる前記クロスト
ークの影響を補正するものである。
ックス演算器８とから構成され、予めマトリックスRAM7
に記憶された各ビットに対応する補正式によりセンサ出
力信号の補正を行ない、前記TFT駆動型イメージセンサ
が多層配線構造をとることによって生じる前記クロスト
ークの影響を補正するものである。
次に、マトリックスRAM7に記憶された補正式の算出につ
いて説明する。
いて説明する。
前記したようにマトリックス配線においては、クロスト
ークによって、同じ入力信号に対して異なる大きさの信
号が出力される。そこで、補正式の算出に際し、クロス
トークによる出力信号の変動の幅を表す無次元量を階調
再現率Ｒと定義する。
ークによって、同じ入力信号に対して異なる大きさの信
号が出力される。そこで、補正式の算出に際し、クロス
トークによる出力信号の変動の幅を表す無次元量を階調
再現率Ｒと定義する。
出力信号の大きさは、注目している共通信号線以外の共
通信号線の電位によって決まる。いま、複数の共通信号
線のうち一本の共通信号線に着目し、クロストークの影
響を最大限に受ける場合の共通信号線の電位をVIとする
と、VIは明状態で受光素子に発生する電荷を前記共通信
号線の一本の共通信号線のみに蓄積し、他に共通信号線
全てを暗状態としたとき、前記一本の共通信号線に生じ
る電位として表現できる。そして、クロストークの影響
がない場合の共通信号線の電位をVII（全ての共通信号
線に明状態で発生する電荷を蓄積したとき、共通信号線
の電位）とすれば、階調再現率Ｒは Ｒ＝VI/VII （１） で表すことができる。
通信号線の電位によって決まる。いま、複数の共通信号
線のうち一本の共通信号線に着目し、クロストークの影
響を最大限に受ける場合の共通信号線の電位をVIとする
と、VIは明状態で受光素子に発生する電荷を前記共通信
号線の一本の共通信号線のみに蓄積し、他に共通信号線
全てを暗状態としたとき、前記一本の共通信号線に生じ
る電位として表現できる。そして、クロストークの影響
がない場合の共通信号線の電位をVII（全ての共通信号
線に明状態で発生する電荷を蓄積したとき、共通信号線
の電位）とすれば、階調再現率Ｒは Ｒ＝VI/VII （１） で表すことができる。
クロストークの原因は配線間の結合容量であり、この容
量は主として二層配線の交差部の結合容量Ccである。上
述したように、マトリックス回路53は電気的に対称に構
成したので、各配線の固定容量CL及び配線間の結合容量
Ccは均一になっている。従って、マトリックス回路53及
びこれに接続される共通信号線54の等価回路は第３図に
示すようになる。ここで、Ｎ本の共通信号線のうち共通
信号線ｉに注目してその電位を考えると、他の共通信号
線はその対称性から全て同一電位（V1＝V2＝V3……＝Vn
ｎはｉ以外の数）であるから、共通信号線ｉに蓄積さ
れた電荷Qiは、固有容量CLに蓄えられる電荷Qiiと他の
（Ｎ−１）本の共通信号線との間に生じる結合容量Ccに
蓄えられる電荷Qij（ｊ≠ｉ）に分散されるので、電荷
の保存則より、 Qi＝（信号線ｉのCLの電荷） ＋（信号線ｉ以外のCL,Cc直列容量の電荷） ＝Qii＋Qi1＋Qi2……Qij ＝CLVi＋Cc（Vi−V1） ＋Cc（Vi−V2）…… ……Cc（Vi−Vn） ＝CLVi＋ΣCc（Vi−Vj） （２） となる。
量は主として二層配線の交差部の結合容量Ccである。上
述したように、マトリックス回路53は電気的に対称に構
成したので、各配線の固定容量CL及び配線間の結合容量
Ccは均一になっている。従って、マトリックス回路53及
びこれに接続される共通信号線54の等価回路は第３図に
示すようになる。ここで、Ｎ本の共通信号線のうち共通
信号線ｉに注目してその電位を考えると、他の共通信号
線はその対称性から全て同一電位（V1＝V2＝V3……＝Vn
ｎはｉ以外の数）であるから、共通信号線ｉに蓄積さ
れた電荷Qiは、固有容量CLに蓄えられる電荷Qiiと他の
（Ｎ−１）本の共通信号線との間に生じる結合容量Ccに
蓄えられる電荷Qij（ｊ≠ｉ）に分散されるので、電荷
の保存則より、 Qi＝（信号線ｉのCLの電荷） ＋（信号線ｉ以外のCL,Cc直列容量の電荷） ＝Qii＋Qi1＋Qi2……Qij ＝CLVi＋Cc（Vi−V1） ＋Cc（Vi−V2）…… ……Cc（Vi−Vn） ＝CLVi＋ΣCc（Vi−Vj） （２） となる。
これをマトリックスで表すと、 となる。
尚、式（３）中において、 ａ＝CL＋（Ｎ−１）Cc ｂ＝−Cc である。
式（３）の両辺に逆行列をかけると、 となる。ここにおいて、 式（４）を最悪のクロストーク状態を仮定して解く。す
なわち、全共通信号線中で一本のみに電荷Q0が蓄積され
た場合、その共通信号線電位VIは、 となる。
なわち、全共通信号線中で一本のみに電荷Q0が蓄積され
た場合、その共通信号線電位VIは、 となる。
また、クロストークを考えない場合の共通信号線の電位
VIIは、蓄積電荷Q0と固定容量CLとで決まり、 VII＝Q0/CL （６） となる。
VIIは、蓄積電荷Q0と固定容量CLとで決まり、 VII＝Q0/CL （６） となる。
従って、（５）（６）式より、 また、（１）（７）式より、 Ｒ＝（１＋γ）／（１＋Ｎγ） （８） となる。
クロストークのない理想的な電位Vi0（ｉ＝１〜ｎ）
は、各共通信号線に蓄積される蓄積電荷Qiと固定容量CL
とで決まる（Qi＝CLVi0）ので、式（３）の両辺をCLで
割ると、 となり、 となる。
は、各共通信号線に蓄積される蓄積電荷Qiと固定容量CL
とで決まる（Qi＝CLVi0）ので、式（３）の両辺をCLで
割ると、 となり、 となる。
式（９）において、 Ａ＝｛CL＋（Ｎ−１）Cc｝/CL ＝１＋（Ｎ−１）γ Ｂ＝−Cc/CL ＝−γ 従ってｎ次行列式、 をマトリックスRAM7に記憶させておき、各共通信号線54
からの電位Viについて、マトリックス演算器８により式
（９）に基づいて計算すれば、クロストークを補正した
電気Vi0を得ることができる。
からの電位Viについて、マトリックス演算器８により式
（９）に基づいて計算すれば、クロストークを補正した
電気Vi0を得ることができる。
また、式（９）の一般式を表すと、 式（８）より、γ＝（１−Ｒ）／（NR−１）であるの
で、階調再現率Ｒをパラメータとして式（10）を表す
と、 となる。
で、階調再現率Ｒをパラメータとして式（10）を表す
と、 となる。
上述したように、階調再現率Ｒは受光素子の総数（画素
数）に関係なく、共通信号線の数Ｎと共通信号線の固定
容量CLと結合結合容量Ccとにより決まる値であるので、
一つのゲートグループを設計すれば、読み取り幅にした
がって必要なだけのゲートグループを並べることによ
り、同じ階調再現率Ｒのマトリックス配線をレイアウト
することができる。
数）に関係なく、共通信号線の数Ｎと共通信号線の固定
容量CLと結合結合容量Ccとにより決まる値であるので、
一つのゲートグループを設計すれば、読み取り幅にした
がって必要なだけのゲートグループを並べることによ
り、同じ階調再現率Ｒのマトリックス配線をレイアウト
することができる。
本実施例によれば、固定容量CL,クロストーク結合容量C
cは第２図に示すように、同一のクロム層,SiNx層，ポリ
イミド層，アルミニウム層の構造を持つため、γ（Cc/C
L）は容量を形成する薄膜各層の厚さに依存せず、Cc,CL
の面積比のみで決まる。従って、階調再現率Ｒは、プロ
セスパラメータに依存せずレイアウトによって一意的に
決めることができる。
cは第２図に示すように、同一のクロム層,SiNx層，ポリ
イミド層，アルミニウム層の構造を持つため、γ（Cc/C
L）は容量を形成する薄膜各層の厚さに依存せず、Cc,CL
の面積比のみで決まる。従って、階調再現率Ｒは、プロ
セスパラメータに依存せずレイアウトによって一意的に
決めることができる。
本実施例では、クロストークの原因となる信号線間の結
合容量が、二層配線の交差部の結合容量Ccに起因するも
のとして階調再現率Ｒを計算し、センサ出力を補正する
ようにしたが、第４図に示すように、平行信号線間の結
合容量Cpによってもクロストークが生じる。第４図にお
いて、第７図と同一構成をとる部分に同一符号を付して
いる。この結合容量Cpは、結合容量Ccに比較して小さい
が、より精度の高いクロストークの補正が必要な場合は
階調再現率Ｒを算出する際にこの値を考慮すればよい。
具体的には、補正式の行列式Ｄ中のＢの値を書き替えれ
ばよい。例えば、隣接する平行信号線間のみに結合容量
Cpが生じるとすると、補正式の行列は、 となる。要素Ｂ′は行列式Ｄ中の要素Ｂに、隣接する平
行信号線間の結合容量Cpによって生じる影響を考慮した
値である。
合容量が、二層配線の交差部の結合容量Ccに起因するも
のとして階調再現率Ｒを計算し、センサ出力を補正する
ようにしたが、第４図に示すように、平行信号線間の結
合容量Cpによってもクロストークが生じる。第４図にお
いて、第７図と同一構成をとる部分に同一符号を付して
いる。この結合容量Cpは、結合容量Ccに比較して小さい
が、より精度の高いクロストークの補正が必要な場合は
階調再現率Ｒを算出する際にこの値を考慮すればよい。
具体的には、補正式の行列式Ｄ中のＢの値を書き替えれ
ばよい。例えば、隣接する平行信号線間のみに結合容量
Cpが生じるとすると、補正式の行列は、 となる。要素Ｂ′は行列式Ｄ中の要素Ｂに、隣接する平
行信号線間の結合容量Cpによって生じる影響を考慮した
値である。
また、全ての平行信号線間で生じる結合容量Cpを考慮す
れば、行列式Ｄ中の各要素Ｂについてそれぞれ結合容量
Cpを考慮して算出した値を用いればよい。
れば、行列式Ｄ中の各要素Ｂについてそれぞれ結合容量
Cpを考慮して算出した値を用いればよい。
また、実施例では、マトリックス配線を対称的にレイア
ウトして、固定容量CL及び結合容量Ccを信号線毎に均一
化することにより、行列式Ｄの単純化を図ったが、これ
らの値が信号線毎に異なる場合には、行列式Ｄの各要素
を書き替えることにより対処することができる。
ウトして、固定容量CL及び結合容量Ccを信号線毎に均一
化することにより、行列式Ｄの単純化を図ったが、これ
らの値が信号線毎に異なる場合には、行列式Ｄの各要素
を書き替えることにより対処することができる。
また、平行信号線間に接地線を配置することにより、結
合容量Cpが結合容量Ccに比較して充分に小さくれば、そ
の影響を無視することができる。
合容量Cpが結合容量Ccに比較して充分に小さくれば、そ
の影響を無視することができる。
また、式（８）から明確なように、階調再現率Ｒを大き
くするためにはγ（Cc/CL）を小さくすればよく、従っ
て、結合容量Ccに対して固定容量CLを大きくすればよ
い。そのため、各共通信号線に付加容量を加える等によ
り回路を工夫することが考えられる。
くするためにはγ（Cc/CL）を小さくすればよく、従っ
て、結合容量Ccに対して固定容量CLを大きくすればよ
い。そのため、各共通信号線に付加容量を加える等によ
り回路を工夫することが考えられる。
（発明の効果） 上述したように本発明によれば、クロストークによる出
力信号の変動の幅を表す無次元量を階調再現率と定義
し、この階調再現率に基づいてセンサ出力の補正を行な
う。この階調再現率は、受光素子の総数に関係なく決ま
る値であり、また、配線のレイアウトのみで決まる値で
あるので、クロストークの影響が電気的に等しいマトリ
ックス配線をレイアウトすれば、個々のデザインによら
ず普遍的にマトリックス配線のクロストークを評価し制
御することができ、クロストークの影響を補正した出力
を簡易な演算処理によって得ることができる。
力信号の変動の幅を表す無次元量を階調再現率と定義
し、この階調再現率に基づいてセンサ出力の補正を行な
う。この階調再現率は、受光素子の総数に関係なく決ま
る値であり、また、配線のレイアウトのみで決まる値で
あるので、クロストークの影響が電気的に等しいマトリ
ックス配線をレイアウトすれば、個々のデザインによら
ず普遍的にマトリックス配線のクロストークを評価し制
御することができ、クロストークの影響を補正した出力
を簡易な演算処理によって得ることができる。
第１図は本発明をイメージセンサの全体構造を示すブロ
ック図、第２図はTFT駆動型イメージセンサの断面説明
図、第３図はマトリックス配線の等価回路図、第４図は
マトリックス回路の結合容量の説明図、第５図はTFT駆
動型イメージセンサの等価回路図、第６図は同上のイメ
ージセンサの一画素分の等価回路図、第７図はマトリッ
クス回路の結合容量の説明図である。 Ｘ……TFTセンサ駆動部 Ｙ……シェーディング補正回路部 Ｚ……クロストーク補正回路部 １……TFT駆動型イメージセンサ ７……マトリックスRAM ８……マトリックス演算器
ック図、第２図はTFT駆動型イメージセンサの断面説明
図、第３図はマトリックス配線の等価回路図、第４図は
マトリックス回路の結合容量の説明図、第５図はTFT駆
動型イメージセンサの等価回路図、第６図は同上のイメ
ージセンサの一画素分の等価回路図、第７図はマトリッ
クス回路の結合容量の説明図である。 Ｘ……TFTセンサ駆動部 Ｙ……シェーディング補正回路部 Ｚ……クロストーク補正回路部 １……TFT駆動型イメージセンサ ７……マトリックスRAM ８……マトリックス演算器
Claims (1)
- 【請求項１】Ｎ個の受光素子から成る受光素子群を数ブ
ロック配列して形成するライン状イメージセンサと、前
記各受光素子に接続されるスイッチング素子と、前記受
光素子群に対してマトリックス状に接続されるＮ本の共
通信号線とを具備し、各ブロック毎に前記スイッチング
素子を選択的にオンし、前記受光素子に発生する光電荷
をブロック毎に共通信号線へ転送して画像を読み取るイ
メージセンサにおいて、 明状態で受光素子に発生する電荷を前記共通信号線の一
本である共通信号線ｉのみに蓄積し、他の共通信号線を
暗状態としたとき、他の共通信号線からのクロストーク
の影響を受けた前記共通信号線ｉの電位をVIとし、全て
の共通信号線に明状態で発生する電荷を蓄積したときの
共通信号線ｉの電位をVIIとして、 階調再現率ＲをVI/VIIで定義し、 クロストークの影響を受けた各共通信号線での電位をVi
（ｉ＝１〜ｎ）とすると、クロストークを補正した電位
Vi0は、 で得られることを特徴とするイメージセンサのクロスト
ーク補正方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032698A JPH0693749B2 (ja) | 1989-02-14 | 1989-02-14 | イメージセンサのクロストーク補正方法 |
| US07/479,686 US5041913A (en) | 1989-02-14 | 1990-02-14 | Image sensor crosstalk cancelling method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1032698A JPH0693749B2 (ja) | 1989-02-14 | 1989-02-14 | イメージセンサのクロストーク補正方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02213276A JPH02213276A (ja) | 1990-08-24 |
| JPH0693749B2 true JPH0693749B2 (ja) | 1994-11-16 |
Family
ID=12366073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1032698A Expired - Lifetime JPH0693749B2 (ja) | 1989-02-14 | 1989-02-14 | イメージセンサのクロストーク補正方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5041913A (ja) |
| JP (1) | JPH0693749B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2911519B2 (ja) * | 1990-02-06 | 1999-06-23 | キヤノン株式会社 | 光電変換装置 |
| EP0444696B1 (en) * | 1990-03-02 | 1996-05-22 | Sony Corporation | Solid state image sensor |
| FR2662283B1 (fr) * | 1990-05-15 | 1992-07-24 | Thomson Trt Defense | Procede de correction d'images issues de capteur provoquant un bruit periodique, et dispositif de mise en óoeuvre. |
| US5744807A (en) * | 1996-06-20 | 1998-04-28 | Xerox Corporation | Sensor array data line readout with reduced crosstalk |
| JP2001196591A (ja) * | 2000-01-13 | 2001-07-19 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、および薄膜トランジスタの製造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3800078A (en) * | 1972-12-18 | 1974-03-26 | Ibm | Digitally compensated scanning system |
| US3800079A (en) * | 1972-12-18 | 1974-03-26 | Ibm | Compensation for a scanning system |
| US4607168A (en) * | 1982-07-09 | 1986-08-19 | Hitachi, Ltd. | Photosensor array devices |
| JPS59160374A (ja) * | 1983-03-02 | 1984-09-11 | Canon Inc | 光電変換装置 |
| EP0120980B1 (de) * | 1983-03-30 | 1987-06-24 | Ibm Deutschland Gmbh | Schaltungsanordnung für die Kompensation von Übersprechen bei elektrooptischen Abtastvorrichtungen |
| JPS6169277A (ja) * | 1984-09-12 | 1986-04-09 | Fujitsu Ltd | 固体撮像装置の駆動方法 |
| JPS61218167A (ja) * | 1985-03-25 | 1986-09-27 | Canon Inc | ラインセンサ |
| JPS6220480A (ja) * | 1985-07-19 | 1987-01-29 | Fujitsu Ltd | イメ−ジセンサの駆動装置 |
| JPS6220479A (ja) * | 1985-07-19 | 1987-01-29 | Fujitsu Ltd | イメ−ジセンサの駆動装置 |
| US4858022A (en) * | 1986-09-05 | 1989-08-15 | Kabushiki Kaisha Toshiba | Contact-type linear image sensor |
| JPS6370565A (ja) * | 1986-09-12 | 1988-03-30 | Sharp Corp | イメ−ジ素子 |
| US4764682A (en) * | 1986-09-16 | 1988-08-16 | Ovonic Imaging Systems, Inc. | Photosensitive pixel sized and shaped to optimize packing density and eliminate optical cross-talk |
| JPS63114251A (ja) * | 1986-10-31 | 1988-05-19 | Canon Inc | 固体撮像素子 |
| US4889983A (en) * | 1987-11-24 | 1989-12-26 | Mitsubishi Denki Kabushiki Kaisha | Image sensor and production method thereof |
| JPH01238384A (ja) * | 1988-03-18 | 1989-09-22 | Canon Inc | 固体撮像装置 |
-
1989
- 1989-02-14 JP JP1032698A patent/JPH0693749B2/ja not_active Expired - Lifetime
-
1990
- 1990-02-14 US US07/479,686 patent/US5041913A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02213276A (ja) | 1990-08-24 |
| US5041913A (en) | 1991-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315102A (en) | Driving device and method for driving two-dimensional contact image sensor | |
| US5119183A (en) | Color scan array with addressing circuitry | |
| JPH03120868A (ja) | イメージセンサ | |
| JPH0693749B2 (ja) | イメージセンサのクロストーク補正方法 | |
| JPH03120947A (ja) | イメージセンサ | |
| JPH07264495A (ja) | 電荷蓄積装置 | |
| JP4181703B2 (ja) | 光電変換装置 | |
| JP3144091B2 (ja) | ２次元イメージセンサ | |
| JP2998410B2 (ja) | ２次元密着型イメージセンサ及びその駆動方法 | |
| JP3671068B2 (ja) | 電荷蓄積装置 | |
| US5198905A (en) | Image sensor having an electrical interference reducing wire structure | |
| JPH07326720A (ja) | イメージセンサ | |
| JP3094554B2 (ja) | 画像読み取り装置 | |
| JP2939505B2 (ja) | 画像読取装置 | |
| US5814872A (en) | Integrated circuit and thin film integrated circuit | |
| JPH0879445A (ja) | イメージセンサ | |
| JP2864693B2 (ja) | イメージセンサ | |
| JP4646997B2 (ja) | 光電変換装置の駆動方法 | |
| JP2993074B2 (ja) | イメージセンサ及びその駆動方法 | |
| JPH065834A (ja) | イメージセンサ | |
| JPH0424965A (ja) | イメージセンサ | |
| JPH06152856A (ja) | 固体撮像装置 | |
| JPH0662321A (ja) | ２次元イメージセンサ | |
| JPH084128B2 (ja) | 画像読取装置 | |
| JPH0750778B2 (ja) | イメージセンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |