JPH0691629B2 - Color video signal processing circuit - Google Patents
Color video signal processing circuitInfo
- Publication number
- JPH0691629B2 JPH0691629B2 JP60016212A JP1621285A JPH0691629B2 JP H0691629 B2 JPH0691629 B2 JP H0691629B2 JP 60016212 A JP60016212 A JP 60016212A JP 1621285 A JP1621285 A JP 1621285A JP H0691629 B2 JPH0691629 B2 JP H0691629B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- video signal
- color video
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 [産業上の利用分野] この発明はカラー映像信号処理回路に関し、特にVTRも
しくはテレビジョンなどの映像信号の雑音を低減するカ
ラー映像信号処理回路に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color video signal processing circuit, and more particularly to a color video signal processing circuit for reducing noise of a video signal such as VTR or television.
[従来の技術] 第3図は、特開昭54−130835公報に示されたカラー映像
信号処理回路を示すブロック図である。初めにこの回路
の構成について説明する。図において、入力端子100
は、加算回路12に接続されるとともに1H遅延線4を介し
て加算回路12に接続される。加算回路12は振幅制限回路
14,レベル調整回路16を介して位相反転回路17に接続さ
れる。入力端子100および位相反転回路17は加算回路20
に接続され、この加算回路20は出力端子200に接続され
る。[Prior Art] FIG. 3 is a block diagram showing a color video signal processing circuit disclosed in Japanese Patent Laid-Open No. 54-130835. First, the configuration of this circuit will be described. In the figure, input terminal 100
Is connected to the adder circuit 12 and is also connected to the adder circuit 12 via the 1H delay line 4. The adder circuit 12 is an amplitude limiting circuit
14, connected to the phase inversion circuit 17 via the level adjustment circuit 16. The input terminal 100 and the phase inversion circuit 17 are addition circuits 20.
And the adder circuit 20 is connected to the output terminal 200.
次にこの回路の動作について説明する。入力端子100か
らの入力クロマ信号1は、1H遅延線4により1H遅延され
て遅延線出力5となり、入力クロマ信号1と遅延線出力
5を加算回路12で加算することによってくし形フィルタ
を構成し、垂直空間周波数帯域での垂直方向高域成分13
が得られる。この垂直方向高域成分13は、振幅制限回路
14によりその高レベルの信号成分が振幅制限によりカッ
トされて低レベルの雑音成分だけとなり、垂直方向雑音
信号15が得られる。この垂直方向雑音信号15は次のレベ
ル調整回路6によって入力クロマ信号1の中に含まれる
雑音信号のレベルとほぼ同レベルに調整され、その後位
相配転回路17によって位相を反転される。この位相が反
転された信号は加算回路20によって入力クロマ信号1と
加算され、入力クロマ信号1から雑音成分が除去されて
出力端子200から出力される。Next, the operation of this circuit will be described. The input chroma signal 1 from the input terminal 100 is delayed by 1H by the 1H delay line 4 to become the delay line output 5, and a comb filter is formed by adding the input chroma signal 1 and the delay line output 5 by the adder circuit 12. , Vertical high frequency components in the vertical spatial frequency band 13
Is obtained. This vertical high frequency component 13 is an amplitude limiting circuit.
The high-level signal component is cut by the amplitude limitation by 14 and becomes only the low-level noise component, and the vertical noise signal 15 is obtained. The vertical noise signal 15 is adjusted by the next level adjusting circuit 6 to have substantially the same level as the level of the noise signal contained in the input chroma signal 1, and then the phase inversion circuit 17 inverts the phase. This phase-inverted signal is added to the input chroma signal 1 by the adder circuit 20, the noise component is removed from the input chroma signal 1, and the signal is output from the output terminal 200.
[発明が解決しようとする問題点] ところで、この例のくし形フィルタの部分を巡回型くし
形フィルタで構成したものも、上記と同様の動作、効果
が得られるものとして知られている。しかしながら、こ
のようなものでは、該回路をAPC(自動位相制御)ルー
プの中に入れた場合、APCループの応答性が乱され、APC
が誤動作するという問題点があった。[Problems to be Solved by the Invention] By the way, it is known that the comb-shaped filter portion of this example is composed of a recursive comb-shaped filter and that the same operation and effect as described above can be obtained. However, in such a case, when the circuit is put in an APC (automatic phase control) loop, the responsiveness of the APC loop is disturbed, and
Had a problem of malfunctioning.
この発明は、上記のような問題点を解決するためになさ
れたもので、APCループの中に入れても、少なくともカ
ラーバースト期間APCが誤動作しないカラー映像信号処
理回路を得ることを目的とする。The present invention has been made to solve the above problems, and an object of the present invention is to obtain a color video signal processing circuit in which at least the color burst period APC does not malfunction even if it is placed in the APC loop.
[問題点を解決するための手段] この発明に係るカラー映像信号処理回路は、入力された
カラー映像信号中の垂直空間周波数帯域での高域成分を
取出す巡回型くし形フィルタ手段と、巡回型くし形フィ
ルタ手段から出力された高域成分を振幅制限する振幅制
御手段と、振幅制御手段からの振幅制限信号および入力
されたカラー映像信号を受けるように接続された加算手
段と、カラーバースト期間において、振幅制限手段から
の振幅制限信号の加算手段への供与を禁止する禁止手段
とを含む。[Means for Solving Problems] A color video signal processing circuit according to the present invention includes a recursive comb filter means for extracting a high frequency component in a vertical spatial frequency band of an input color video signal, and a recursive type. Amplitude control means for limiting the amplitude of the high frequency component output from the comb filter means, addition means connected to receive the amplitude limit signal from the amplitude control means and the input color video signal, and in the color burst period , And prohibiting means for prohibiting the supply of the amplitude limiting signal from the amplitude limiting means to the adding means.
[作用] この発明におけるカラー映像信号処理回路では、禁止手
段の作用により、カラーバースト期間において、加算手
段が入力されたカラー映像信号を出力するので、カラー
バースト期間において信号処理されない入力されたカラ
ー映像信号が出力され得る。したがって、APCループ内
にカラー映像信号処理回路が挿入されても、カラーバー
スト期間においてAPCループが誤動作することはない。[Operation] In the color video signal processing circuit according to the present invention, due to the operation of the prohibiting means, the adding means outputs the input color video signal in the color burst period. A signal may be output. Therefore, even if the color video signal processing circuit is inserted in the APC loop, the APC loop does not malfunction during the color burst period.
[実施例] 以下、この発明の実施例を図について説明する。Embodiment An embodiment of the present invention will be described below with reference to the drawings.
第1図は、この発明の一実施例であるカラー映像信号処
理回路を示すブロック図である。初めにこの回路の構成
について説明する。出力端子100は加算回路2を介して1
H遅延線4に接続される。1H遅延線4は、レベル調整回
路(帰還量Kを調整する)6,位相反転回路7を介して加
算回路2に接続されるとともに、レベル調整回路(レベ
ル正規化のための係数1−Kに調整する)9,位相反転回
路10を介して加算回路12に接続される。また入力端子10
0は加算回路12に接続される。加算回路12は振幅制限回
路14,レベル調整回路16を介して位相反転回路17に接続
される。位相反転回路17は加算回路20およびスイッチ18
の第1の端子181に接続され、スイッチ18の第2の端子1
82は接地される。このスイッチはアナログスイッチで
も、あるいはトランジスタスイッチ回路でもよい。19は
カラーバースト信号位置に同期した制御信号である。さ
らに、入力端子100は加算回路20に接続され、加算回路2
0は出力端子200に接続される。FIG. 1 is a block diagram showing a color video signal processing circuit which is an embodiment of the present invention. First, the configuration of this circuit will be described. Output terminal 100 is 1 via adder circuit 2
Connected to H delay line 4. The 1H delay line 4 is connected to the adder circuit 2 via a level adjusting circuit (which adjusts the feedback amount K) 6 and a phase inverting circuit 7, and also has a level adjusting circuit (coefficient 1-K for level normalization). It is connected to an adder circuit 12 via a phase inversion circuit 10. Also input terminal 10
0 is connected to the adder circuit 12. The adder circuit 12 is connected to the phase inverting circuit 17 via the amplitude limiting circuit 14 and the level adjusting circuit 16. The phase inversion circuit 17 includes an adder circuit 20 and a switch 18
The second terminal 1 of the switch 18 connected to the first terminal 181 of
82 is grounded. This switch may be an analog switch or a transistor switch circuit. Reference numeral 19 is a control signal synchronized with the position of the color burst signal. Further, the input terminal 100 is connected to the adder circuit 20,
0 is connected to the output terminal 200.
次にこの回路の動作について説明する。入力端子100か
らの入力クロマ信号1は加算回路2に入力され、加算回
路出力3を得て1H遅延線4に入力される。1H遅延された
遅延線出力5はレベル調整回路6によって帰還量(K)
を調整された後位相反転回路7で位相反転され、帰還信
号8は加算回路2に入力されて巡回型くし形フィルタと
なる。この出力である遅延線出力5はレベル調整回路9
によって入力クロマ信号1のレベルに正規化((1−
K)倍)され、位相反転回路10により位相反転されて巡
回型くし形フィルタ出力11となり、加算回路12において
入力クロマ信号1と加算されて垂直方向高域成分13が得
られる。垂直方向高域成分13は、振幅制限回路14により
その高レベル信号はカットされる。ここで、高レベル信
号は信号成分であり、低レベル信号は雑音成分でいると
考えられるので、振幅制限回路14の出力は垂直方向雑音
信号15となる。この垂直方向雑音信号15はレベル調整回
路16によって入力クロマ信号1中の雑音成分とほぼ同レ
ベルに調整され、位相反転回路17によって位相反転され
る。この位相が反転された信号は、スイッチ18の第1の
端子181に入力されるとともに加算回路20へ入力され
る。一方、スイッチ18の第2の端子182は接地され、カ
ラーバースト信号位置に同期した制御信号19によりスイ
ッチ18がOFFの状態であるときには、処理された雑音信
号は加算回路20へ入力され、一方の入力である入力クロ
マ信号1と演算処理されて、出力端子200には雑音信号
を除去された出力クロマ信号21が得られる。一方、制御
信号19によりスイッチ18がONの状態であるときには、ス
イッチ18の第1の端子181は接地状態となり、加算回路2
0への雑音信号の入力が停止され、その結果、加算回路2
0の一方の入力信号である入力クロマ信号1がそのまま
出力クロマ信号21となり、カラーバースト期間は信号処
理されず、APC動作は正常に行なわれる。Next, the operation of this circuit will be described. The input chroma signal 1 from the input terminal 100 is input to the adder circuit 2, and the adder circuit output 3 is obtained and input to the 1H delay line 4. The delay line output 5 delayed by 1H is fed back (K) by the level adjusting circuit 6.
After being adjusted, the phase is inverted by the phase inversion circuit 7, and the feedback signal 8 is input to the adder circuit 2 and becomes a cyclic comb filter. The delay line output 5 which is this output is the level adjusting circuit 9
Is normalized to the level of the input chroma signal 1 by ((1-
K) times), the phase is inverted by the phase inverting circuit 10 to become the cyclic comb filter output 11, which is added to the input chroma signal 1 in the adding circuit 12 to obtain the vertical high frequency component 13. A high level signal of the vertical high frequency component 13 is cut by the amplitude limiting circuit 14. Here, since the high level signal is considered to be a signal component and the low level signal is considered to be a noise component, the output of the amplitude limiting circuit 14 becomes the vertical noise signal 15. The vertical noise signal 15 is adjusted to a level almost equal to the noise component in the input chroma signal 1 by the level adjusting circuit 16, and the phase is inverted by the phase inverting circuit 17. This phase-inverted signal is input to the first terminal 181 of the switch 18 and the addition circuit 20. On the other hand, the second terminal 182 of the switch 18 is grounded, and when the switch 18 is in the OFF state by the control signal 19 synchronized with the color burst signal position, the processed noise signal is input to the adding circuit 20 and The input chroma signal 1 which is the input is arithmetically processed, and the output chroma signal 21 from which the noise signal is removed is obtained at the output terminal 200. On the other hand, when the switch 18 is in the ON state by the control signal 19, the first terminal 181 of the switch 18 is in the ground state and the adder circuit 2
The input of the noise signal to 0 is stopped, and as a result, the addition circuit 2
The input chroma signal 1 which is one of the input signals of 0 becomes the output chroma signal 21 as it is, the signal processing is not performed during the color burst period, and the APC operation is normally performed.
なお、上記実施例ではスイッチ18の第2の端子182を接
地状態として使用したが、第2図のような構成でも上記
実施例と同じ効果を得ることができる。この場合、スイ
ッチ18がONの場合には雑音低減が行なわれた出力クロマ
信号を得ることができ、スイッチ18がOFFの場合には入
力クロマ信号がそのまま出力クロマ信号となる。Although the second terminal 182 of the switch 18 is used in the grounded state in the above embodiment, the same effect as in the above embodiment can be obtained with the configuration shown in FIG. In this case, when the switch 18 is ON, the noise-reduced output chroma signal can be obtained, and when the switch 18 is OFF, the input chroma signal becomes the output chroma signal as it is.
また、上記実施例では入力信号がクロマ信号の場合につ
いて説明したが、入力信号は輝度信号であってもよい。Further, although the case where the input signal is the chroma signal has been described in the above embodiment, the input signal may be a luminance signal.
また、上記実施例ではスイッチ18の位置を位相反転回路
17の後としたが、この位置は加算回路12と加算回路20の
間であるならばどこの位置であってもよい。In the above embodiment, the position of the switch 18 is set to the phase inversion circuit.
Although it is after 17, the position may be any position between the adder circuit 12 and the adder circuit 20.
[発明の効果] 以上のように、この発明によれば、カラーバースト期間
において、加算手段が入力されたカラー映像信号を出力
するように禁止手段を設けたので、APCループの中に挿
入しても、カラーバースト期間において誤動作しないカ
ラー映像信号処理回路が得られた。[Effects of the Invention] As described above, according to the present invention, since the prohibiting means is provided so that the adding means outputs the input color video signal during the color burst period, it is possible to insert the prohibiting means into the APC loop. A color video signal processing circuit that does not malfunction during the color burst period was obtained.
第1図は、この発明の一実施例であるカラー映像信号処
理回路を示すブロック図である。 第2図は、この発明の他の実施例であるカラー映像信号
処理回路を示すブロック図である。 第3図は、従来のカラー映像信号処理回路を示すブロッ
ク図である。 図において、1は入力クロマ信号、2,12,20は加算回
路、3は加算回路出力、4は1H遅延線、5は遅延線出
力、6,9,16はレベル調整回路、7,10,17は位相反転回
路、8は帰還信号、11は巡回型くし形フィルタ出力、13
は垂直方向高域成分、14は振幅制限回路、15は垂直方向
雑音信号、18はスイッチ、19は制御信号、21は出力クロ
マ信号である。 なお、各図中同一符号は同一または相当部分を示す。FIG. 1 is a block diagram showing a color video signal processing circuit which is an embodiment of the present invention. FIG. 2 is a block diagram showing a color video signal processing circuit which is another embodiment of the present invention. FIG. 3 is a block diagram showing a conventional color video signal processing circuit. In the figure, 1 is an input chroma signal, 2, 12 and 20 are adder circuits, 3 is an adder circuit output, 4 is a 1H delay line, 5 is a delay line output, 6, 9 and 16 are level adjusting circuits, 7, 10 and 17 is a phase inversion circuit, 8 is a feedback signal, 11 is a cyclic comb filter output, 13
Is a vertical high frequency component, 14 is an amplitude limiting circuit, 15 is a vertical noise signal, 18 is a switch, 19 is a control signal, and 21 is an output chroma signal. In the drawings, the same reference numerals indicate the same or corresponding parts.
Claims (1)
波数帯域での高域成分を取出す巡回型くし形フィルタ手
段と、 前記巡回型くし形フィルタ手段から出力された高域成分
を振幅制限する振幅制限手段と、 前記振幅制限手段からの振幅制限信号および前記入力さ
れたカラー映像信号を受けるように接続された加算手段
とを備えたカラー映像信号処理回路において、 カラーバースト期間において、前記振幅制限手段からの
振幅制限信号の前記加算手段への供与を禁止する禁止手
段を含む、カラー映像信号処理回路。1. A recursive comb filter means for extracting a high frequency component in a vertical spatial frequency band of an input color video signal, and an amplitude limitation of the high frequency component output from the recursive comb filter means. A color video signal processing circuit comprising: an amplitude limiting means; and an adding means connected to receive the amplitude limiting signal from the amplitude limiting means and the input color video signal, wherein the amplitude limiting is performed during a color burst period. A color video signal processing circuit including a prohibiting means for prohibiting the supply of the amplitude limiting signal from the means to the adding means.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60016212A JPH0691629B2 (en) | 1985-01-28 | 1985-01-28 | Color video signal processing circuit |
KR1019850007725A KR890004853B1 (en) | 1985-01-28 | 1985-10-19 | Circuits for processing video signals |
US06/807,909 US4701787A (en) | 1985-01-28 | 1985-12-11 | Selectively enabled image signal processing circuit using recursive filtering |
GB8601455A GB2170976B (en) | 1985-01-28 | 1986-01-22 | Image signal processing circuit |
DE19863602503 DE3602503A1 (en) | 1985-01-28 | 1986-01-28 | IMAGE SIGNAL PROCESSING CIRCUIT |
US07/051,425 US4772939A (en) | 1985-01-28 | 1987-05-19 | Selectively enabled image signal processing circuit using recursive filtering |
GB8807155A GB2202408B (en) | 1985-01-28 | 1988-03-25 | Image signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60016212A JPH0691629B2 (en) | 1985-01-28 | 1985-01-28 | Color video signal processing circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61173585A JPS61173585A (en) | 1986-08-05 |
JPH0691629B2 true JPH0691629B2 (en) | 1994-11-14 |
Family
ID=11910217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60016212A Expired - Lifetime JPH0691629B2 (en) | 1985-01-28 | 1985-01-28 | Color video signal processing circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0691629B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3044501B2 (en) * | 1991-11-29 | 2000-05-22 | 松下電器産業株式会社 | Video signal processing method and apparatus |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139408A (en) * | 1976-05-17 | 1977-11-21 | Sony Corp | Noise removing circuit |
JPS5941992A (en) * | 1982-09-01 | 1984-03-08 | Hitachi Ltd | Chroma signal recording and reproducing circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161779U (en) * | 1983-04-13 | 1984-10-30 | 株式会社東芝 | comb filter device |
-
1985
- 1985-01-28 JP JP60016212A patent/JPH0691629B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52139408A (en) * | 1976-05-17 | 1977-11-21 | Sony Corp | Noise removing circuit |
JPS5941992A (en) * | 1982-09-01 | 1984-03-08 | Hitachi Ltd | Chroma signal recording and reproducing circuit |
Also Published As
Publication number | Publication date |
---|---|
JPS61173585A (en) | 1986-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4241363A (en) | Comb filter circuit | |
KR870003488Y1 (en) | Noise reduced circuit | |
JPS63121371A (en) | Video signal processor | |
US4916542A (en) | Picture quality adjusting circuit with fir filter for digital processing | |
US5262863A (en) | Video signal processor having an adjustable noise cancelling circuit | |
US4597008A (en) | Color burst signal improving circuit | |
JPH0691629B2 (en) | Color video signal processing circuit | |
JP2687710B2 (en) | Power control circuit | |
KR890004853B1 (en) | Circuits for processing video signals | |
JPH05207504A (en) | Video signal processor | |
JPS61172485A (en) | Video signal processing circuit | |
JP3454990B2 (en) | Signal processing circuit | |
JPS60212090A (en) | Comb-line filter | |
JP2606820B2 (en) | Edge enhancement circuit | |
JP2647652B2 (en) | Chroma signal processing circuit | |
KR0126399B1 (en) | Noise reducing circuit for high definition mode reproduction | |
JPS6214781Y2 (en) | ||
KR910005011Y1 (en) | Noise removing circuit | |
KR930008692Y1 (en) | Video signal noise reducing circuit by using delaying and averaging filter | |
JPH0340669A (en) | Video signal processor | |
EP0645935B1 (en) | Video signal processing device | |
JPH02301292A (en) | Comb line filter circuit | |
JPH0320196B2 (en) | ||
JPS631280A (en) | Feedback type comb-line filter | |
JPS6376596A (en) | Television signal processing circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |