JPH0661259A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】本発明は、ＴＦＴアクティブマトリクスＬＣＤ
に用いられるＴＦＴの製造方法に関し、ソース電極とド
レイン電極の端部での動作半導体層の段切れや動作半導
体層の異常成長を防止するとともに、ソース電極及びド
レイン電極を構成する多層の導電体膜間のコンタクト不
良を防止することができるＴＦＴの製造方法を提供する
ことを目的とする。 【構成】スタガ型の薄膜トランジスタの製造方法であっ
て、第１の基体３４上に第１の導電体膜３５を形成した
後、パターニングし、所定の間隔を保持して対向するよ
うに第１の導電体膜３５を残存する工程と、導電性物質
を含むガスに第１の導電体膜35ａ，35ｂを曝して第１の
導電体膜35ａ，35ｂ上に第１の導電性物質を含む膜37
ａ，37ｂを選択的に形成する工程と、第１の導電性物質
を含む膜37ａ，37ｂ上に第１の半導体膜38ａ，38ｂを選
択的に形成する工程とを有することを含み構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、薄膜トランジスタ（以
下、ＴＦＴと称する。）の製造方法に関する。

【０００２】ＴＦＴはアクティブマトリクスＬＣＤの駆
動素子として用いられており、アクティブマトリクスＬ
ＣＤは、単純マトリクス型表示装置とともに、情報処理
装置等の端末用表示装置として用いられている。

【０００３】ここで、両者を比較すると、アクティブマ
トリクス型は多数ある画素をそれぞれ単独に駆動するの
と同様な動作をさせることができ、そのため表示容量の
増大に伴ってライン数が増加しても単純マトリクス型の
ように駆動のデューティ比が低下し、コントラストの低
下や視野角の減少をきたすなどの問題が生じない。この
ため、アクティブマトリクス型ＬＣＤは陰極線管（ＣＲ
Ｔ）並みのカラー表示が得られ、薄型のフラットディス
プレイとして用途を拡げつつある。

【０００４】

【従来の技術】上記のような長所を有するアクティブマ
トリクス型には、画素電極を駆動するためのＴＦＴを形
成する必要があり、スタガ型或いは逆スタガ型のＴＦＴ
が用いられる。

【０００５】図９（ａ）〜（ｃ），図１０（ｄ），
（ｅ）は、ＴＦＴアクティブマトリクスＬＣＤに用いら
れる従来例のスタガ型のＴＦＴの製造方法について説明
する断面図、図１０（ｆ）は平面図で、図１０（ｅ）は
図１０（ｆ）のＡ−Ａ線断面図である。

【０００６】まず、図９（ａ）に示すように、透明基板
１上に遮光膜２，絶縁膜３を形成した後、絶縁膜３上に
酸化インジウム錫膜（以下、ＩＴＯ膜と称する。）膜４
及びコンタクト層となるリンがドープされたｎ⁺型のア
モルファスシリコン膜（以下、ａ−Ｓｉ膜と称する。）
５を順次形成する。

【０００７】次いで、ａ−Ｓｉ膜５上にレジストパター
ン６ａ，６ｂを形成した後、ａ−Ｓｉ膜５及びＩＴＯ膜
４を順次エッチング・除去し、ＩＴＯ膜４ａ／ａ−Ｓｉ
膜５ａとＩＴＯ膜４ｂ／ａ−Ｓｉ膜５ｂとを残存する。
このとき、ＩＴＯ膜４ａ／ａ−Ｓｉ膜５ａとＩＴＯ膜４
ｂ／ａ−Ｓｉ膜５ｂとが、互いに絶縁されるように、遮
光膜２の上方の領域に所定の間隔をあけて形成される。
このため、下地のＩＴＯ膜４をエッチングする際、絶縁
膜３の表面にＩＴＯ膜４が残存しないように、通常、過
剰にエッチングする（図９（ｂ））。

【０００８】次いで、全面に動作半導体層となるａ−Ｓ
ｉ膜７，ゲート絶縁膜となるシリコン窒化膜８及びゲー
ト電極となるアルミニウム膜（以下、Ａｌ膜と称す
る。）９を順次形成する（図９（ｃ））。

【０００９】次に、遮光膜２の上方の領域を含み、かつ
この領域を挟んで対向するＩＴＯ膜４ａ／ａ−Ｓｉ膜５
ａ及びＩＴＯ膜４ｂ／ａ−Ｓｉ膜５ｂのそれぞれの端部
の上方の領域に延在するようにレジストパターン１０を
形成した後、このレジストパターン１０をマスクとして
ドライエッチングによりＡｌ膜９／シリコン窒化膜８／
ａ−Ｓｉ膜７／ａ−Ｓｉ膜５ａ，５ｂを連続的にエッチ
ング・除去する。これにより、ＩＴＯ膜４ａ，４ｂそれ
ぞれの端部でコンタクト層５ｃ，５ｄを介して接続する
動作半導体層７ａと、動作半導体層７ａ上のゲート絶縁
膜８ａと、ゲート絶縁膜８ａ上のゲート電極９ａとが形
成され、スタガ型のＴＦＴが完成する。なお、ＩＴＯ膜
４ａ／コンタクト層５ｃがソース電極11ａを構成し、Ｉ
ＴＯ膜４ｂ／コンタクト層５ｄがドレイン電極11ｂを構
成する。また、ソース電極11ａ及びドレイン電極11ｂに
挟まれた領域の動作半導体層７ａがチャネル領域層とな
る。更に、絶縁膜３上にはＩＴＯ膜４ａと一体的に形成
された画素電極４ｃが表出される（図１０（ｄ））。

【００１０】その後、ＴＦＴを保護するためＴＦＴを被
覆する絶縁膜１２を形成した後、ＩＴＯ膜４ｂ上の絶縁
膜１２に開口部12ａを形成する。続いて、開口部12ａを
介してＩＴＯ膜４ｂと接続するドレインバスライン１３
を形成した後、全面に液晶層１４を形成すると、スタガ
型のＴＦＴを有するアクティブマトリクスＬＣＤが完成
する（図１０（ｅ），（ｆ））。

【００１１】また、図１３（ａ）〜（ｃ），図１４
（ｄ），（ｅ）は、ＴＦＴアクティブマトリクスＬＣＤ
に用いられる従来例の逆スタガ型のＴＦＴの製造方法に
ついて説明する断面図、図１４（ｆ）は平面図で、図１
４（ｅ）は図１４（ｆ）のＢ−Ｂ線断面図である。

【００１２】まず、図１３（ａ）に示すように、透明基
板１５上にゲート電極１６を選択的に形成する。このと
き、同時にゲート電極１６と接続するゲートバスライン
16ａも形成する。続いて、ゲート電極１６を被覆してゲ
ート絶縁膜となる絶縁膜１７／動作半導体層となるａ−
Ｓｉ膜１８／チャネル保護膜となる絶縁膜１９を連続形
成する。

【００１３】次いで、絶縁膜１９上にゲート電極１６を
マスクとして透明基板１５の裏面から露光することより
レジストパターン２０を選択的に形成した後、絶縁膜１
９を選択的にエッチング・除去し、ゲート電極１６上方
であって、チャネル領域層となるａ−Ｓｉ膜１８上にチ
ャネル保護膜19ａを形成する（図１３（ｂ））。

【００１４】次に、レジストパターン２０を除去した
後、ソース電極及びドレイン電極を形成するため、全面
にｎ⁺型のａ−Ｓｉ膜２１／Ｔｉ膜２２を形成する。続
いて、レジスト膜２３を形成した後、パターニング精度
を考慮し、形成されるレジストパターンがチャネル保護
膜19ａ上に重なるように、露光マスク２４を用いて選択
露光する（図１３（ｃ））。

【００１５】次いで、レジスト膜２３現像して、チャネ
ル領域層の幅Ｌ_SDに相当する間隔をあけてチャネル保護
膜19ａの両側のＴｉ膜２２上にレジストパターン23ａ，
23ｂを形成する。次いで、レジストパターン23ａ，23ｂ
をマスクとしてａ−Ｓｉ膜２１／Ｔｉ膜２２をエッチン
グ・除去し、チャネル保護膜19ａ上に延在するｎ⁺型の
ａ−Ｓｉ膜21ａ／Ｔｉ膜22ａからなるソース電極25ａ及
びｎ⁺型のａ−Ｓｉ膜21ｂ／Ｔｉ膜22ｂからなるドレイ
ン電極25ｂを形成する。これにより、ＴＦＴが完成する
（図１４（ｄ））。

【００１６】次いで、ソース電極25ａと接続して酸化イ
ンジウム錫膜（以下、ＩＴＯ膜と称する。）からなる画
素電極２６を形成し、更に、ドレイン電極25ｂと接続し
てドレインバスライン２７を形成する。

【００１７】次に、全面に液晶層２８を形成すると、逆
スタガ型のＴＦＴを有するアクティブマトリクスＬＣＤ
が完成する（図１４（ｅ），（ｆ））。

【００１８】

【発明が解決しようとする課題】ところで、上記従来例
のスタガ型のＴＦＴを有するアクティブマトリクスＬＣ
Ｄの製造方法では、図９（ｂ）に示すように、ソース電
極11ａ，ドレイン電極11ｂを形成するため、ＩＴＯ膜４
／ａ−Ｓｉ膜５を分離・絶縁する際、絶縁膜３の表面に
ＩＴＯ膜４が残存しないように、通常、ＩＴＯ膜４は過
剰にエッチングされる。

【００１９】このため、図１１（ａ）に示すように、対
向するＩＴＯ膜４ａ／ａ−Ｓｉ膜５ａ及びＩＴＯ膜４ｂ
／ａ−Ｓｉ膜５ｂそれぞれの端部（Ａ部）において、下
部のＩＴＯ膜４ａ，４ｂがサイドエッチングを受け、Ｉ
ＴＯ膜４ａ，４ｂの上部のａ−Ｓｉ膜５ａ，５ｂがオー
バハングの状態になる。従って、図１１（ｂ）に示すよ
うに、動作半導体層となるａ−Ｓｉ膜７を全面に形成し
たとき、オーバハングのため、Ａ部で段切れが生じる場
合がある。このため、作成されたＴＦＴが動作しなくな
るという問題がある。

【００２０】また、この問題を解決するため、図１２
（ａ）〜（ｃ）に示すように、下部のＩＴＯ膜のみを形
成し、パターニングした後に、対向するＩＴＯ膜４ｃ，
４ｄの端部が表出するように、上部のａ−Ｓｉ膜５ｅ，
５ｆを形成した場合、動作半導体層となるａ−Ｓｉ膜７
ｂを全面に形成すると、端部（Ｂ部）のＩＴＯ膜４ｃ，
４ｄ上で異常成長が生じ、抵抗が大きくなる等、問題と
なる場合がある。更に、このような異常成長が生じない
場合でも、ＩＴＯ膜を形成後、上部のａ−Ｓｉ膜５ｅ，
５ｆを形成する前にＩＴＯ膜のパターニングのためにレ
ジストパターンを形成・除去しているので、ＩＴＯ膜４
ｃ／ａ−Ｓｉ膜５ｅ，ＩＴＯ膜４ｄ／ａ−Ｓｉ膜５ｆの
界面が汚染され易く、このためＩＴＯ膜４ｃ／ａ−Ｓｉ
膜５ｅ間及びＩＴＯ膜４ｄ／ａ−Ｓｉ膜５ｆ間のコンタ
クト特性が悪化するという問題がある。

【００２１】一方、上記従来例の逆スタガ型のＴＦＴを
有するアクティブマトリクスＬＣＤの製造方法では、図
１４（ｄ）に示すように、動作半導体層と接続するソー
ス電極25ａ，ドレイン電極25ｂを形成する場合、パター
ニング精度を確保するため、チャネル保護膜19ａ上に延
在するように形成している。このため、ゲート電極１６
の幅として、少なくともチャネル領域層の確保のための
幅Ｌ_SDと、ソース電極25ａ，ドレイン電極25ｂとチャネ
ル保護膜19ａとの重なりのための幅２×ΔＬとが必要と
なる。このため、チャネル領域層の確保のための幅Ｌ_SD
以上にゲート電極１６の幅を拡げる必要があり、寄生容
量が増加するので、静止画面の焼き付けなどを防ぐため
に付加する蓄積容量も大きくする必要がある。これによ
り、例えば開口率の低下等を生じるという問題がある。

【００２２】また、この問題を解決するため、図１５
（ａ）〜（ｃ）に示すように、チャネル保護膜19ａの両
側の動作半導体層となるａ−Ｓｉ膜１８上にソース電極
及びドレイン電極をリフトオフを用いてゲート電極１６
に対して自己整合的に形成することが考えられる。

【００２３】即ち、まず、図１３（ａ），（ｂ）と同様
な工程を経て、チャネル保護膜を形成すべき領域の絶縁
膜上にレジストパターン２０を形成し、絶縁膜をエッチ
ング・除去してチャネル保護膜19ａを形成する（図１５
（ａ））。続いて、図１５（ｂ）に示すように、ソース
電極及びドレイン電極を形成するため、レジストパター
ン２０を残したまま、全面にｎ⁺型のａ−Ｓｉ膜21ｃ〜2
1ｅ／Ｔｉ膜22ｃ〜22ｅを形成した（図１５（ｂ））
後、レジストパターン２０を除去する。その結果、リフ
トオフによりレジストパターン２０上のａ−Ｓｉ膜21ｅ
／Ｔｉ膜22ｅが除去されるとともに、チャネル保護膜19
ａの両側のａ−Ｓｉ膜１８上に分離・絶縁されたａ−Ｓ
ｉ膜21ｃ／Ｔｉ膜22ｃからなるソース電極25ｃ及びａ−
Ｓｉ膜21ｄ／Ｔｉ膜22ｄからなるドレイン電極25ｄがゲ
ート電極１６に対して自己整合的に形成される（図１５
（ｃ））。

【００２４】しかし、この方法では、リフトオフにより
剥離されたａ−Ｓｉ膜21ｅ片やＴｉ膜22ｅ片が透明基板
上に付着して残存する場合があるため、隣接電極間の短
絡等を起こし、歩留り低下の原因となるという問題があ
る。

【００２５】本発明はかかる従来例の問題点に鑑みて創
作されたものであり、スタガ型のＴＦＴを形成する場合
にソース電極とドレイン電極の端部での動作半導体層の
段切れや動作半導体層の異常成長を防止するとともに、
ソース電極及びドレイン電極を構成する多層の導電体膜
間のコンタクト不良を防止し、逆スタガ型のＴＦＴを形
成する場合にゲート電極幅を必要最小限に小さくして寄
生容量を低減することができるＴＦＴアクティブマトリ
クスＬＣＤの製造方法を提供することを目的とする。

【００２６】

【課題を解決するための手段】上記課題は、第１に、第
１の基体上に、少なくとも第１の導電体膜／第１の半導
体膜の２層の膜からなり、所定の間隔を保持して対向す
るソース電極及びドレイン電極と、前記ソース電極及び
ドレイン電極の対向する両端部と接続し、該ソース電極
及びドレイン電極間に形成された動作半導体層と、該動
作半導体層上のゲート絶縁膜と、該ゲート絶縁膜上のゲ
ート電極とを有する薄膜トランジスタの製造方法であっ
て、前記第１の基体上に前記第１の導電体膜を形成した
後、パターニングし、所定の間隔を保持して対向するよ
うに前記第１の導電体膜を残存する工程と、導電性物質
を含むガスに前記第１の導電体膜を曝して前記第１の導
電体膜上に第１の導電性物質を含む膜を選択的に形成す
る工程と、前記第１の導電性物質を含む膜上に前記第１
の半導体膜を選択的に形成する工程とを有することを特
徴とする薄膜トランジスタの製造方法によって達成さ
れ、第２に、前記第１の導電体膜の形成された第１の基
体の温度を２３０℃以下に保持した状態でプラズマ化さ
れた水素ガスに曝した後、大気に曝さずに連続して前記
第１の導電体膜上に前記第１の導電性物質を含む膜を形
成することを特徴とする第１の発明に記載の薄膜トラン
ジスタの製造方法によって達成され、第３に、前記第１
の導電性物質を含む膜は、タングステン膜，モリブデン
膜，アルミニウム膜，チタン膜及びタンタル膜のうち少
なくともいずれか一つを含むガスであり、前記導電性物
質を含むガスを熱的に活性化して膜形成を行う熱化学気
相成長法、又は前記導電性物質を含むガスを電気的に活
性化して膜形成を行うプラズマ化学気相成長法を用いる
ことを特徴とする第１又は第２の発明に記載の薄膜トラ
ンジスタの製造方法によって達成され、第４に、前記第
１の半導体膜は、前記基体が保持された一の電極と他の
電極との間に電源からの電圧を印加してプラズマ化され
た反応ガスを用いて形成されたシリコン膜であり、前記
一の電極をアース側に接続し、プラズマ化されたシリコ
ンを含むガスに曝す第１の期間と、前記一の電極を前記
電源側に接続し、プラズマ化された水素（Ｈ₂ ），ヘリ
ウム（Ｈｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），ク
リプトン（Ｋｒ）及びキセノン（Ｘｅ）のうち少なくと
もいずれか一つを含むガスに曝す第２の期間とを交互に
行うことにより前記シリコン膜を形成することを特徴と
する第１〜第３の発明のいずれかに記載の薄膜トランジ
スタの製造方法によって達成され、第５に、前記第１の
期間は、前記一の電極をアース側に接続するとともに、
前記他の電極を電源側に接続し、前記第２の期間は、前
記一の電極を前記電源側に接続するとともに、前記他の
電極をアース側に接続することを特徴とする第４の発明
に記載の薄膜トランジスタの製造方法によって達成さ
れ、第６に、第２の基体上にゲート電極と、該ゲート電
極を被覆するゲート絶縁膜と、前記ゲート電極上方のゲ
ート絶縁膜の上に形成された第２の半導体膜からなる動
作半導体層と、該動作半導体層のチャネル領域層を被覆
する絶縁膜からなるチャネル保護膜と、該チャネル保護
膜の両側の動作半導体層に接続する第２の導電体膜から
なるソース電極及びドレイン電極とを有する薄膜トラン
ジスタの製造方法であって、前記第２の半導体膜の上に
チャネル保護膜を形成した後、前記チャネル保護膜の両
側に露出する第２の半導体膜上に前記第２の導電体膜を
選択的に形成することを特徴とする薄膜トランジスタの
製造方法によって達成され、第７に、前記第２の半導体
膜の上にチャネル保護膜を形成した後、前記チャネル保
護膜の両側に露出する第２の半導体膜上に前記第２の導
電体膜を選択的に形成する前に、前記第２の半導体膜に
導電型不純物を導入することを特徴とする第６の発明に
記載の薄膜トランジスタの製造方法によって達成され、
第８に、前記第２の半導体膜に光を照射しながら前記第
２の導電体膜を選択的に形成することを特徴とする第６
の発明に記載の薄膜トランジスタの製造方法によって達
成され、第９に、前記第２の導電体膜は、第３の半導体
膜であることを特徴とする第６〜第８の発明のうちいず
れかに記載の薄膜トランジスタの製造方法によって達成
され、第１０に、前記第２の導電体膜は、第４の半導体
膜／第２の導電性物質を含む膜の２層の膜であり、前記
第２の半導体膜上にチャネル保護膜を形成した後、前記
チャネル保護膜の両側の第２の半導体膜上に第４の半導
体膜を選択的に形成し、その後、導電性物質を含むガス
に前記第４の半導体膜を曝して前記チャネル保護膜の両
側の第４の半導体膜上に前記第２の導電性物質を含む膜
を選択的に形成し、前記第２の半導体膜と接続する前記
第４の半導体膜／前記第２の導電性物質を含む膜の２層
の膜からなるソース電極及びドレイン電極を形成するこ
とを特徴とする第６の発明に記載の薄膜トランジスタの
製造方法によって達成され、第１１に、前記第２の導電
体膜は、第３の導電性物質を含む膜／第５の半導体膜の
２層の膜であり、前記第２の半導体膜上にチャネル保護
膜を形成した後、導電性物質を含むガスに前記第２の半
導体膜を曝して前記チャネル保護膜の両側の第２の半導
体膜上に前記第３の導電性物質を含む膜を形成し、その
後、前記第３の導電性物質を含む膜上に第５の半導体膜
を選択的に形成して、前記第２の半導体膜と接続する前
記第３の導電性物質を含む膜／第５の半導体膜からなる
ソース電極及びドレイン電極を形成することを特徴とす
る第６の発明に記載の薄膜トランジスタの製造方法によ
って達成され、第１２に、前記第３の導電性物質を含む
膜の形成された第２の基体をプラズマ化された水素ガス
に曝した後、大気に曝さずに連続して前記第３の導電性
物質を含む膜上に前記第５の半導体膜を形成することを
特徴とする第１１の発明に記載の薄膜トランジスタの製
造方法によって達成され、第１３に、前記第２の導電体
膜，第２の導電性物質を含む膜又は第３の導電性物質を
含む膜は、タングステン膜，モリブデン膜，チタン膜及
びアルミニウム膜のいずれかであり、前記導電性物質を
含むガスを熱的に活性化して膜形成を行う熱化学気相成
長法、又は前記導電性物質を含むガスを電気的に活性化
して膜形成を行うプラズマ化学気相成長法を用いること
を特徴とする第６〜第８，第１０〜第１２の発明のいず
れかに記載の薄膜トランジスタの製造方法によって達成
され、第１４に、前記第３の半導体膜〜第５の半導体膜
は、前記基体が保持された一の電極と他の電極との間に
電源からの電圧を印加してプラズマ化された反応ガスを
用いて形成されたシリコン膜であり、前記一の電極をア
ース側に接続し、プラズマ化されたシリコンを含むガス
に曝す第１の期間と、前記一の電極を前記電源側に接続
し、プラズマ化された水素（Ｈ₂ ），ヘリウム（Ｈ
ｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプトン
（Ｋｒ）及びキセノン（Ｘｅ）のうち少なくともいずれ
か一つを含むガスに曝す第２の期間とを交互に行うこと
により前記シリコン膜を形成することを特徴とする第９
〜第１３の発明のいずれかに記載の薄膜トランジスタの
製造方法によって達成され、第１５に、前記第１の期間
は、前記一の電極をアース側に接続するとともに、前記
他の電極を電源側に接続し、前記第２の期間は、前記一
の電極を前記電源側に接続するとともに、前記他の電極
をアース側に接続することを特徴とする第１４の発明に
記載の薄膜トランジスタの製造方法によって達成され
る。

【００２７】

【作 用】本発明の薄膜トランジスタの製造方法におい
ては、所謂、スタガ型の薄膜トランジスタの場合、第１
に、ソース電極及びドレイン電極を構成する第１の導電
体膜を形成した上で、第１の導電体膜上に第１の導電性
物質を含む膜を選択的に形成し、更に上部の第１の半導
体膜を第１の導電性物質を含む膜上に選択的に形成して
いる。従って、従来と異なり、ソース電極とドレイン電
極の対向する端部でオーバハングが生じないので、動作
半導体層の段切れを防止することができる。また、下地
の第１の導電体膜は第１の半導体膜により端部まで被覆
され、露出していないので、動作半導体層の異常成長を
防止することができる。

【００２８】第２に、第１の導電体膜上に第１の導電性
物質を含む膜を形成してコンタクト性を改善し、更に第
１の導電性物質を含む膜上に選択的に、かつ連続して第
１の半導体膜を形成しているので、従来と異なり、第１
の導電性物質を含む膜と第１の半導体膜との間にレジス
ト残渣等の汚染物が介在するのを防止し、これにより、
ソース電極及びドレイン電極を構成する第１の導電体膜
／第１の半導体膜間のコンタクト不良を防止することが
できる。

【００２９】第３に、第１の導電体膜をプラズマ化され
た水素ガスに曝すことにより、第１の導電性物質を含む
膜形成の選択性を増すことができる。特に、第１の導電
体膜がＩＴＯ膜の場合、ＩＴＯ膜の透明度の低下を防止
するため、第１の基体の温度を２３０℃以下に保持する
ことが望ましい。

【００３０】第４に、第１の半導体膜がシリコン膜であ
り、これを形成する際、プラズマ化されたシリコンを含
むガスに曝す第１の期間とプラズマ化された水素等を含
むガスに曝す第２の期間とを交互に行うことにより、堆
積とエッチングとが交互に行われ、第１の半導体膜形成
の選択性を増すことができる。特に、第１の期間と第２
の期間とで第１の基体を保持する一の電極に印加する電
圧の極性を切り換えることにより、第１の基体上に形成
される不要なシリコン膜のエッチング性を増して、第１
の導電体膜形成の選択性を増すことができる。

【００３１】また、所謂、逆スタガ型の薄膜トランジス
タの場合、第１に、チャネル保護膜の両側に露出する第
２の半導体膜上に選択的に、かつ自己整合的に第２の導
電体膜を形成しているので、チャネル保護膜上に重なり
の領域を設けなくても、確実にチャネル保護膜に隣接し
て第２の導電体膜を形成することができる。これによ
り、ゲート電極の幅を必要最小限に小さくして寄生容量
を低減することができる。特に、第２の半導体膜に導電
型不純物を導入し、又は第２の半導体膜に光を照射する
ことにより第２の半導体膜の表面の導電率を高めている
ので、第２の導電体膜の形成の選択性を増すことができ
る。

【００３２】第２に、第２の導電体膜が第３の半導体
膜，第４の半導体膜／第２の導電性物質を含む膜又は第
３の導電性物質を含む膜／第５の半導体膜であり、いず
れもチャネル保護膜の両側に露出する第２の半導体膜上
に選択的に形成している。特に、第３〜第５の半導体膜
がシリコン膜であり、これを形成する際、プラズマ化さ
れたシリコンを含むガスに曝す第１の期間とプラズマ化
された水素等を含むガスに曝す第２の期間とを交互に行
うことにより、堆積とエッチングとが交互に行われ、第
３〜第５の半導体膜形成の選択性を増すことができる。
特に、第１の期間と第２の期間とで第２の基体を保持す
る一の電極に印加する電圧の極性を切り換えることによ
り、ゲート絶縁膜上に形成される不要なシリコン膜のエ
ッチング性を増して、第３〜第５の半導体膜形成の選択
性を増すことができる。

【００３３】第３に、特に、第２の導電体膜が第３の導
電性物質を含む膜／第５の半導体膜の場合、第３の導電
性物質を含む膜の形成された第２の基体をプラズマ化さ
れた水素ガスに曝すことにより、第３の導電性物質を含
む膜上に形成する第５の半導体膜形成の選択性を更に増
すことができる。

【００３４】

【実施例】以下に、本発明の実施例に係る薄膜トランジ
スタ（以下、ＴＦＴと称する。）の作成方法を含むＴＦ
ＴアクティブマトリクスＬＣＤの製造方法について図面
を参照しながら説明する。

【００３５】まず、ソース電極及びドレイン電極を構成
するａ−Ｓｉ膜（第１の半導体膜，第３の半導体膜〜第
５の半導体膜）やＭｏ膜（第２の導電体膜，第１の導電
物質を含む膜〜第３の導電物質を含む膜）を形成するた
めの装置について図８（ａ）を参照しながら説明する。

【００３６】図８（ａ）において、７１はチャンバ、７
２はチャンバ７１内にガスを導入するガス導入口で、電
極７６と一体的に形成されている。７４は排気口、７５
は基体３１又は５１を保持するホルダで、ヒータを内蔵
するとともに、チャンバ７１内のガスをプラズマ化する
ための電極（一の電極）ともなっており、通常、アース
側に接続される。７６は電極（一の電極）７５と対にな
ってチャンバ７１内のガスをプラズマ化するための電極
（他の電極）で、通常、電源７７側に接続される。この
場合、電源７７として周波数13.56 ＭＨｚの高周波電力
を供給することができる高周波電源が用いられている。

【００３７】なお、スイッチを設けることにより電極７
５，７６間でアースと電源７７との接続を入れ換えるこ
とも可能である。 （１）第１の実施例 図１（ａ）〜（ｄ），図２（ｅ），（ｆ）は、本発明の
第１の実施例のスタガ型のＴＦＴの作成方法を含むＴＦ
ＴアクティブマトリクスＬＣＤの製造方法について説明
する断面図、図３（ｈ）は平面図で、図３（ｆ）は図３
（ｈ）のＣ−Ｃ線断面図である。

【００３８】まず、ガラス基板からなる透明基板３１上
に膜厚約６００Åのクロム膜（以下、Ｃｒ膜と称す
る。）を形成した後、パターニングし、ＴＦＴの動作半
導体層のチャネル領域層に液晶装置の駆動のためのバッ
クライト光が当たらないように、ＴＦＴのチャネル領域
層を形成すべき領域の下方領域にＣｒ膜からなる遮光膜
３２を形成する。続いて、遮光膜３２を被覆して膜厚約
5000Åのシリコン酸化膜からなる絶縁膜３３を形成す
る。以上が基体（第１の基体）３４を構成する。

【００３９】次に、絶縁膜３３上に膜厚約５００Åの酸
化インジウム錫膜（以下、ＩＴＯ膜（第１の導電体膜）
と称する。）３５を形成する（図１（ａ））。次いで、
互いに絶縁されるように、遮光膜３２の上方の領域に所
定の間隔をあけてレジストパターン３６を形成した後、
レジストパターン３６をマスクとしてＩＴＯ膜３５を選
択的にエッチング・除去し、ソース電極及びドレイン電
極を構成するＩＴＯ膜35ａ，35ｂと、ＩＴＯ膜35ａと一
体となっている画素電極となるＩＴＯ膜35ｃとを残存す
る（図１（ｂ））。

【００４０】次に、図８（ａ）に示すチャンバ７１内に
基体３４を導入し、一の電極となっているホルダ７５に
載置した後、ホルダ７５に内蔵するヒータにより基体３
４を加熱し、温度３５０℃に保持する。続いて、ガス導
入口７２からチャンバ７１内にＭｏＦ₆ ＋Ａｒガスを導
入し、圧力０．１Torrに保持する。このとき、熱的に分
解されたＭｏを含む活性種は、ＩＴＯ膜35ａ，35ｂ，35
ｃの上では導電率が大きいため電子の移動により吸着さ
れるのに対し、ＩＴＯ膜の除去領域に表出する絶縁膜３
３上では絶縁性のため電子の移動が起こらず吸着されな
い。これにより、ＩＴＯ膜35ａ，35ｂ，35ｃ上にのみ薄
いＭｏ膜（第１の導電性物質を含む膜）37ａ，37ｂが選
択的に形成される（図１（ｃ））。なお、ＩＴＯ膜35
ａ，35ｂ，35ｃを形成した後、ＭｏＦ₆ ガスによる核形
成処理の選択性を高めるための次の処理を行う前に、基
体の温度を１５０℃に保持し、圧力０．１Torrの水素ガ
スを電力約１００Ｗでプラズマ化して表面処理を行う場
合もある。この場合、ＩＴＯ膜35ａ，35ｂ，35ｃの透明
度の劣化を防止するため基体の温度は２３０℃以下に保
持することが望ましい。

【００４１】次いで、ＭｏＦ₆ ＋Ａｒガスを停止し、減
圧状態を保持したまま、基体３４の温度を２５０℃に保
持するとともに、図８（ｂ）に示すように、第１のガス
導入口７２からＨ₂ ガスを定常的に、かつＳｉＨ₄ ＋Ｐ
Ｈ₃ ガス（シリコンを含むガス）を導入期間（第１の期
間；ｔ１）５秒／停止期間（第２の期間；ｔ２）４０秒
の周期（ｔｃ）で間欠的にチャンバ７１内に導入しなが
ら、圧力を０．３Torrに調整する。続いて、電極（一の
電極，他の電極）７５，７６間に電力６０Ｗを印加して
混合ガスをプラズマ化すると、リンがドープされたｎ⁺
型のアモルファスシリコン膜（以下、ａ−Ｓｉ膜と称す
る。）38ａ，38ｂが形成され始める。このとき、ＩＴＯ
膜35ａ，35ｂ上ではＭｏ膜37ａ，37ｂを成長核としてａ
−Ｓｉ膜38ａ，38ｂがスムーズに形成されるが、絶縁膜
３３の上では成長核が存在しないので、５秒の導入期間
（ｔ１）でもａ−Ｓｉ膜が殆ど形成されない。たとえ薄
くａ−Ｓｉ膜が形成されたとしても、４０秒の停止期間
（ｔ２）にはＨ₂ ガスのプラズマによりエッチングされ
る。従って、ａ−Ｓｉ膜38ａ，38ｂはＩＴＯ膜35ａ，35
ｂ上にのみＭｏ膜37ａ，37ｂを介して選択的に形成され
る。この状態を所定の時間保持して、ＩＴＯ膜35ａ，35
ｂ上にのみ膜厚約３５０Åのａ−Ｓｉ膜38ａ，38ｂを形
成する（図１（ｄ））。

【００４２】次に、一度真空に引いた後、基体３４の温
度を２５０℃に保持したまま、Ｈ₂ガス及びＰＨ₃ ガス
を停止し、ガス導入口７２からＳｉＨ₄ ガスを定常的に
チャンバ７１内に導入して圧力を０．７Torrに調整す
る。続いて、電力３０ＷでＳｉＨ₄ ガスをプラズマ化
し、動作半導体層となる膜厚約３５０Åのａ−Ｓｉ膜３
９を全面に形成する。更に、再び真空に引いた後、基体
３４の温度を２００℃に保持したまま、ＳｉＨ₄ ガスに
加えてガス導入口７２からＮＨ₃ ガスを導入して圧力を
１Torrに調整する。続いて、電力１００Ｗで混合ガスを
プラズマ化し、ゲート絶縁膜となる膜厚約3000Åのシリ
コン窒化膜（絶縁膜）４０をａ−Ｓｉ膜３９上に形成す
る。続いて、ゲート電極となる膜厚約3000Åのアルミニ
ウム膜（以下、Ａｌ膜と称する。）４１をスパッタによ
りシリコン窒化膜４０上に形成する（図２（ｅ））。

【００４３】次いで、レジスト膜を形成した後、パター
ニングし、遮光膜３２の上方の領域を被覆し、かつこの
領域を挟んで対向するＩＴＯ膜35ａ，35ｂの上方の領域
に延在するようにレジストパターン４２を形成する。

【００４４】次いで、レジストパターン４２をマスクと
してＡｌ膜４１／シリコン窒化膜４０／ａ−Ｓｉ膜３９
／ａ−Ｓｉ膜38ａ，38ｂ／Ｍｏ膜37ａ，37ｂを順次エッ
チング・除去し、Ａｌ膜からなるゲート電極41ａと、シ
リコン窒化膜からなるゲート絶縁膜40ａと、ａ−Ｓｉ膜
からなる動作半導体層39ａと、ＩＴＯ膜35ａ／Ｍｏ膜37
ｃ／ａ−Ｓｉ膜38ｃからなるソース電極43ａ及びＩＴＯ
膜35ｂ／Ｍｏ膜37ｄ／ａ−Ｓｉ膜38ｄからなるドレイン
電極43ｂとを形成する。これにより、スタガ型のＴＦＴ
が完成する。なお、ソース電極43ａ及びドレイン電極43
ｂに挟まれた領域の動作半導体層39ａがチャネル領域層
となる（図２（ｆ））。

【００４５】その後、ＴＦＴを保護するためＴＦＴを被
覆するシリコン窒化膜４４を形成した後、ＩＴＯ膜35ｂ
上のシリコン窒化膜４４に開口部44ａを形成する。続い
て、開口部44ａを介してＩＴＯ膜35ｂと接続するドレイ
ンバスライン４５を形成した後、液晶層４６を形成する
と、スタガ型のＴＦＴを有するアクティブマトリクスＬ
ＣＤが完成する（図３（ｇ），（ｈ））。

【００４６】以上のように、本発明の第１の実施例のス
タガ型のＴＦＴを有するアクティブマトリクスＬＣＤの
製造方法によれば、ソース電極43ａ及びドレイン電極43
ｂを構成するＩＴＯ膜35ａ，35ｂのみを形成した（図１
（ｂ））上で、ＩＴＯ膜35ａ，35ｂ上にＭｏ膜37ａ，37
ｂを選択的に形成し（図１（ｃ））、更に上部のコンタ
クト層となるａ−Ｓｉ膜38ａ，38ｂをＭｏ膜37ａ，37ｂ
上にのみ形成している（図１（ｄ））。従って、従来と
異なり、ソース電極43ａとドレイン電極43ｂの対向する
端部でオーバハングが生じないので、動作半導体層39ａ
となるａ−Ｓｉ膜３９の段切れを防止することができ
る。また、下地のＩＴＯ膜35ａ，35ｂはａ−Ｓｉ膜38
ａ，38ｂにより端部まで被覆され、露出していないの
で、ａ−Ｓｉ膜３９の異常成長を防止することができ
る。

【００４７】また、ＩＴＯ膜35ａ，35ｂ上に選択的に形
成されたＭｏ膜37ａ，37ｂの上に選択的にコンタクト層
としてのａ−Ｓｉ膜38ａ，38ｄを真空を破らずに連続的
に形成しているので、従来と異なり、レジスト残渣等の
汚染物が介在するのを防止し、これにより、ソース電極
43ａを構成するＩＴＯ膜35ａ／ａ−Ｓｉ膜38ｃ間、及び
ドレイン電極43ｂを構成するＩＴＯ膜35ｂ／ａ−Ｓｉ膜
38ｄ間のコンタクト不良を防止することができる。

【００４８】なお、第１の実施例では、第１の導電性物
質を含む膜としてＭｏＦ₆ ガスにより形成されたＭｏ膜
37ａ，37ｂを用いているが、ＷＦ₆ ガスにより形成され
るＷ膜，Al(CH)₃ ガスにより形成されるＡｌ膜，TiCl₄
ガスにより形成されるＴｉ膜やTaCl₅ ガスにより形成さ
れるＴａ膜を用いることもできる。

【００４９】また、第１の導電性物質を含む膜として、
Ｍｏ，Ｗ，Ａｌ，Ｔｉ，Ｔａの例を挙げたが、これらの
膜は上記説明のように、ａ−Ｓｉ膜38ａ，38ｂを選択的
に成長させるための核となるもので、必ずしも連続膜で
ある必要はない。即ち、非常に薄く（＜５０Å以下）て
もよく、又は島状に形成された不連続膜でも同様の効果
を上げることができる。更に、Ｍｏシリサイド膜のよう
なシリサイド膜であってもよい。

【００５０】更に、上記の導電性物質を含むガスを熱的
に活性化して膜形成を行う熱化学気相成長法を用いてい
るが、上記の導電性物質を含むガスを電気的に活性化し
て膜形成を行うプラズマ化学気相成長法を用いることも
できる。

【００５１】また、ＩＴＯ膜35ａ，35ｂ上にＭｏ膜37
ａ，37ｂを介してａ−Ｓｉ膜38ａ，38ｂを選択的に形成
する際、ＳｉＨ₄ ＋ＰＨ₃ ガス（シリコンを含むガス）
の導入期間（ｔ１）中及び停止期間（ｔ２）中を通じて
水素ガス（Ｈ₂ ガス）は定常的に導入されているが、導
入期間（ｔ１）中は導入を停止し、停止期間（ｔ２）中
のみ導入するようにしてもよい。

【００５２】更に、導入期間（ｔ１）中も停止期間（ｔ
２）中も基体３４を保持する一の電極７５はアース側に
接続されているが、停止期間（ｔ２）中は電源７７側に
切り換えることにより、絶縁膜３３の上に薄く形成され
た不要なａ−Ｓｉ膜のエッチング性を増すことができ、
これにより、ＩＴＯ膜35ａ／Ｍｏ膜37ａ及びＩＴＯ膜35
ｂ／Ｍｏ膜37ｂ上へのａ−Ｓｉ膜38ａ，38ｂの成長の選
択性を増すことができる。

【００５３】（２）第２の実施例 図４（ａ）〜（ｃ），図５（ｄ），（ｅ），図６（ｆ）
は、本発明の第２の実施例の逆スタガ型のＴＦＴの作成
方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方
法について説明する断面図、図６（ｇ）は平面図で、図
６（ｅ）は図６（ｆ）のＤ−Ｄ線断面図である。

【００５４】まず、ガラスからなる透明基板（第２の基
体）５１上に膜厚約８００Åのチタン膜（以下、Ｔｉ膜
と称する。）からなるゲート電極５２を選択的に形成し
た後、ゲート電極５２を被覆して膜厚約3000Åのシリコ
ン窒化膜からなるゲート絶縁膜５３／動作半導体層とな
る膜厚約３００Åのａ−Ｓｉ膜（第２の半導体膜）５４
／チャネル保護膜となる膜厚約1500Åのシリコン酸化膜
（絶縁膜）５５を連続形成する（図４（ａ））。

【００５５】次いで、ゲート電極５２上方のシリコン酸
化膜５５上にレジスト膜５６を形成した後、ゲート電極
５２をマスクとして透明基板５１の裏面から光を照射
し、レジスト膜５６を選択露光する（図４（ｂ））。

【００５６】続いて、レジスト膜５６を現像してレジス
トパターン56ａを選択的に形成した後、レジストパター
ン56ａをマスクとしてシリコン酸化膜５５を選択的にエ
ッチング・除去し、チャネル領域層となるａ−Ｓｉ膜５
４上にチャネル保護膜55ａを形成する（図４（ｃ））。

【００５７】次に、レジストパターン56ａを除去した
後、チャネル保護膜55ａをマスクとして、イオン注入に
よりドーズ量５×１０¹⁵ｃｍ^-2，加速電圧３０ｋｅＶの
条件でリンをａ−Ｓｉ膜５４に導入した（図５（ｄ））
後、温度約２５０℃でアニールし、ｎ⁺型の導電型領域
層54ｃ，54ｄを形成する。続いて、圧力０．１Torrの水
素ガスに電力３００Ｗを印加してプラズマ化し、５分間
基体５４を曝してｎ⁺型導電領域層54ｃ，54ｄ及びチャ
ネル保護膜56ａの表面をクリーニングする。

【００５８】次いで、ソース電極及びドレイン電極を形
成するため、図８（ａ）に示すチャンバ７１内に透明基
板５１を導入し、一の電極となっているホルダ７５に保
持した後、ホルダ７５に内蔵するヒータにより透明基板
５１を加熱し、温度２５０℃に保持する。続いて、チャ
ンバ７１内にＭｏＦ₆ ＋Ａｒガスを導入し、圧力０．１
Torrに保持する。このとき、熱的に分解されたＭｏを含
む活性種は、導電型領域層54ｃ，54ｄ上では導電率が大
きいため電子の移動により吸着されるのに対し、チャネ
ル保護膜56ａ上では絶縁性のため電子の移動が起こらず
吸着されない。これにより、チャネル保護膜56ａを挟ん
で導電型領域層54ｃ，54ｄ上にのみ膜厚約1000ÅのＭｏ
膜（第２の導電体膜）57ａ，57ｂが自己整合的に、かつ
選択的に形成される（図５（ｅ））。続いて、不図示の
レジストパターンをマスクとしてＣＣｌ₄ ガスを用いた
ドライエッチングによりＭｏ膜57ａ，57ｂ及びａ−Ｓｉ
膜５４をエッチング・除去し、Ｍｏ膜57ｃからなるソー
ス電極57ｃ及びＭｏ膜57ｄからなるドレイン電極57ｄを
形成するとともに、ａ−Ｓｉ膜からなる動作半導体層54
ｅを形成すると、ＴＦＴが完成する。

【００５９】次いで、ソース電極57ｃと接続して画素電
極５８を形成し、更に、ドレイン電極57ｄと接続してド
レインバスライン５９を形成する。次に、全面に液晶層
６０を形成すると、逆スタガ型のＴＦＴを有するアクテ
ィブマトリクスＬＣＤが完成する（図６（ｆ），
（ｇ））。

【００６０】以上のように、本発明の第２の実施例によ
れば、チャネル保護膜55ａの両側に露出するａ−Ｓｉ膜
５４上に選択的に、かつ自己整合的にＭｏ膜57ａ，57ｂ
を形成しているので、チャネル保護膜55ａ上に重なりの
領域を設けなくても、確実にチャネル保護膜55ａに隣接
してＭｏ膜57ａ，57ｂを形成することができる。これに
より、ゲート電極５２の幅を必要最小限に小さくして寄
生容量を低減することができる。

【００６１】なお、第２の実施例では、ａ−Ｓｉ膜５４
上にＭｏＦ₆ ＋Ａｒガスを用いた熱ＣＶＤ法によりＭｏ
膜57ａ，57ｂを選択的に形成しているが、ＷＦ₆ ＋Ｈ₂
ガスを用いた熱ＣＶＤ法によりタングステン膜（Ｗ膜）
を、又はTiCl₄ ＋Ｈ₂ ガスを用いた熱ＣＶＤ法によりＴ
ｉ膜を、又はAl(CH₃)₃＋Ｈ₂ ガスを用いた熱ＣＶＤ法に
よりＡｌ膜を、又はMoCl₅ ＋SiH₄ガスを用いた熱ＣＶＤ
法によりＭｏシリサイド膜を、又はＷＦ₆ ＋SiH₄ガスを
用いた熱ＣＶＤ法によりＷシリサイド膜を、又はTiCl₄
＋SiH₄ガスを用いた熱ＣＶＤ法によりＴｉシリサイド膜
を選択的に形成することもできる。

【００６２】また、成膜速度を上げるため、熱ＣＶＤ法
の代わりにプラズマＣＶＤ法を用いることもできる。 （３）第３の実施例 図７（ａ）〜（ｃ）は、本発明の第３の実施例の逆スタ
ガ型のＴＦＴの作成方法を含むＴＦＴアクティブマトリ
クスＬＣＤの製造方法について説明する断面図である。

【００６３】まず、図４（ａ）〜（ｃ）と同様な工程を
経て、レジストパターン56ａに基づくパターニングによ
り、ａ−Ｓｉ膜５４のチャネル領域層上にシリコン酸化
膜（絶縁膜）からなるチャネル保護膜55ａを形成する。
なお、図中、５１は透明基板、５２は透明基板５１上に
選択的に形成されたゲート電極５２、５３はゲート電極
５２を被覆するゲート絶縁膜、５４はゲート絶縁膜５３
上に形成された動作半導体層となるａ−Ｓｉ膜である
（図７（ａ））。

【００６４】次に、レジストパターン55ａを除去した
後、図８（ａ）に示すチャンバ７１内に透明基板（基
体）５１を導入し、一の電極であるホルダ７５に保持す
る。続いて、チャンバ７１内を減圧し、ヒータにより透
明基板５１を加熱し、温度を２５０℃に保持する。続い
て、ａ−Ｓｉ膜５４に波長８００ｎｍ以下の光を照射し
ながら、図８（ｂ）に示すように、Ｈ₂ ガスを定常的
に、かつＳｉＨ₄ 及びＰＨ₃ガスを導入期間（第１の期
間；ｔ１）５秒／停止期間（第２の期間；ｔ２）４０秒
の周期（ｔｃ）で間欠的にチャンバ７１内に導入し、圧
力を０．３Torrに保持する。続いて、電極（一の電極，
他の電極）７５，７６間に電力６０Ｗを印加して混合ガ
スをプラズマ化すると、リンがドープされたｎ⁺型のア
モルファスシリコン膜（以下、ａ−Ｓｉ膜（第４の半導
体膜）と称する。）61ａ，61ｂが形成され始める。この
とき、光照射によりａ−Ｓｉ膜５４中に多数の導電キャ
リアが発生し、導電率が高くなるので、２０秒の導入期
間（ｔ１）中にａ−Ｓｉ膜５４上ではａ−Ｓｉ膜61ａ，
61ｂがスムーズに形成されるが、絶縁性のチャネル保護
膜55ａ中には導電キャリアが発生しないので、チャネル
保護膜55ａ上ではａ−Ｓｉ膜が殆ど形成されない。たと
え薄くａ−Ｓｉ膜が形成されたとしても、４０秒の停止
期間（ｔ２）中にはＨ₂ ガスのプラズマによりエッチン
グされる。従って、ａ−Ｓｉ膜61ａ，61ｂはａ−Ｓｉ膜
５４上にのみ選択的に形成される。この状態を所定の時
間保持して、コンタクト層となる膜厚約３５０Åのｎ⁺
型のａ−Ｓｉ膜61ａ，61ｂをａ−Ｓｉ膜５４上にのみ形
成する（図７（ｂ））。

【００６５】次いで、ソース電極及びドレイン電極を形
成するため、図８（ａ）に示すチャンバ７１内の減圧状
態を保持し、透明基板５１の温度を２５０℃に保持した
まま、チャンバ７１内にＭｏＦ₆ ＋Ａｒガスを導入し、
圧力０．１Torrに保持する。このとき、熱的に分解され
たＭｏを含む活性種は、ｎ⁺型のａ−Ｓｉ膜61ａ，61ｂ
の上では導電率が大きいため電子の移動により吸着され
るのに対し、チャネル保護膜55ａ上では絶縁性のため電
子の移動が起こらず吸着されない。これにより、チャネ
ル保護膜55ａを挟んでａ−Ｓｉ膜61ａ，61ｂ上にのみ膜
厚約1000ÅのＭｏ膜62ａ，62ｂがゲート電極５２に対し
て自己整合的に、かつ選択的に形成される（図７
（ｃ））。

【００６６】続いて、不図示のレジストパターンをマス
クとしてＣＣｌ₄ ガスを用いたドライエッチングにより
Ｍｏ膜62ａ，62ｂ／ａ−Ｓｉ膜61ａ，61ｂ／ａ−Ｓｉ膜
５４をエッチング・除去し、ａ−Ｓｉ膜／Ｍｏ膜からな
るソース電極及びドレイン電極を形成するとともに、ａ
−Ｓｉ膜からなる動作半導体層を形成すると、ＴＦＴが
完成する。

【００６７】次いで、図６（ｆ），（ｇ）と同様な工程
を経て、逆スタガ型のＴＦＴを有するアクティブマトリ
クスＬＣＤが完成する。以上のように、本発明の第３の
実施例によれば、チャネル保護膜55ａの両側に露出する
ａ−Ｓｉ膜５４上に選択的に、かつ自己整合的にａ−Ｓ
ｉ膜61ａ／Ｍｏ膜62ａ，ａ−Ｓｉ膜61ｂ／Ｍｏ膜62ｂを
形成しているので、チャネル保護膜55ａ上に重なりの領
域を設けなくても、確実にチャネル保護膜55ａに隣接し
てソース電極及びドレイン電極を形成することができ
る。これにより、ゲート電極５２の幅を必要最小限に小
さくして寄生容量を低減することができる。

【００６８】また、ａ−Ｓｉ膜61ａ，ａ−Ｓｉ膜61ｂを
形成する際、ａ−Ｓｉ膜５４の導電率を高めるためにイ
オン注入を行っている第２の実施例に比較して、第３の
実施例ではａ−Ｓｉ膜５４の導電率を高めるために光を
照射しているだけなので、工程が簡単になる。

【００６９】

【発明の効果】以上説明したように、本発明に係る薄膜
トランジスタの製造方法によれば、所謂、スタガ型のＴ
ＦＴを形成する場合に、第１に、ソース電極及びドレイ
ン電極を構成する第１の導電体膜を形成した上で、第１
の導電体膜上に第１の導電性物質を含む膜を選択的に形
成し、更に上部の第１の半導体膜を第１の導電性物質を
含む膜上に選択的に形成している。従って、従来と異な
り、ソース電極とドレイン電極の対向する端部でオーバ
ハングが生じないので、動作半導体層の段切れを防止す
ることができる。また、下地の第１の導電体膜は第１の
半導体膜により端部まで被覆され、露出していないの
で、動作半導体層の異常成長を防止することができる。

【００７０】第２に、第１の導電体膜上に第１の導電性
物質を含む膜を形成してコンタクト性を改善し、更に第
１の導電性物質を含む膜上に選択的に、かつ連続して第
１の半導体膜を形成しているので、従来と異なり、第１
の導電性物質を含む膜と第１の半導体膜との間にレジス
ト残渣等の汚染物が介在するのを防止し、これにより、
ソース電極及びドレイン電極を構成する第１の導電体膜
／第１の半導体膜間のコンタクト不良を防止することが
できる。

【００７１】また、所謂、逆スタガ型の薄膜トランジス
タの場合、チャネル保護膜の両側に露出する第２の半導
体膜上に選択的に、かつ自己整合的に第２の導電体膜を
形成しているので、チャネル保護膜上に重なりの領域を
設けなくても、確実にチャネル保護膜に隣接して第２の
導電体膜を形成することができる。これにより、ゲート
電極の幅を必要最小限に小さくして寄生容量を低減する
ことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例のスタガ型ＴＦＴの作成
方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方
法について説明する図（その１）である。

【図２】本発明の第１の実施例のスタガ型ＴＦＴの作成
方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方
法について説明する図（その２）である。

【図３】本発明の第１の実施例のスタガ型ＴＦＴの作成
方法を含むＴＦＴアクティブマトリクスＬＣＤの製造方
法について説明する図（その３）である。

【図４】本発明の第２の実施例の逆スタガ型ＴＦＴの作
成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造
方法について説明する図（その１）である。

【図５】本発明の第２の実施例の逆スタガ型ＴＦＴの作
成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造
方法について説明する図（その２）である。

【図６】本発明の第２の実施例の逆スタガ型ＴＦＴの作
成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造
方法について説明する図（その３）である。

【図７】本発明の第３の実施例の逆スタガ型ＴＦＴの作
成方法を含むＴＦＴアクティブマトリクスＬＣＤの製造
方法について説明する断面図である。

【図８】本発明の実施例に用いられる膜形成装置の構成
及び膜形成方法について説明する図である。

【図９】第１の従来例のスタガ型ＴＦＴの作成方法を含
むＴＦＴアクティブマトリクスＬＣＤの製造方法につい
て説明する図（その１）である。

【図１０】第１の従来例のスタガ型ＴＦＴの作成方法を
含むＴＦＴアクティブマトリクスＬＣＤの製造方法につ
いて説明する図（その２）である。

【図１１】第１の従来例の問題点について説明する断面
図である。

【図１２】第１の従来例の他の問題点について説明する
断面図である。

【図１３】第２の従来例の逆スタガ型ＴＦＴの作成方法
を含むＴＦＴアクティブマトリクスＬＣＤの製造方法に
ついて説明する図（その１）である。

【図１４】第２の従来例の逆スタガ型ＴＦＴの作成方法
を含むＴＦＴアクティブマトリクスＬＣＤの製造方法に
ついて説明する図（その２）である。

【図１５】第２の従来例の問題点について説明する断面
図である。

【符号の説明】

３１ 透明基板、 ３２ 遮光膜、 ３３，１８ 絶縁膜、 ３４ 基体（第１の基体）、 ３５，35ａ，35ｂ ＩＴＯ膜（第１の導電体膜）、 35ｃ，５８ 画素電極、 ３６，４２，56ａ レジストパターン、 37ａ，37ｂ，37ｃ，37ｄ Ｍｏ膜（第１の導電性物質を
含む膜）、 38ａ，38ｂ，38ｃ，38ｄ ａ−Ｓｉ膜（第１の半導体
膜）、 ３９ ａ−Ｓｉ膜、 39ａ，54ｅ 動作半導体層、 ４０ シリコン窒化膜（絶縁膜）、 40ａ，５３ ゲート絶縁膜、 ４１ Ａｌ膜、 41ａ，５２ ゲート電極、 41ｂ，52ａ ゲートバスライン、 43ａ，57ｃ ソース電極、 43ｂ，57ｄ ドレイン電極、 ４４ シリコン酸化膜、 44ａ 開口部、 ４５，５９ ドレインバスライン、 ４６，６０ 液晶層、 ５１ 透明基板（第２の基体）、 ５４ ａ−Ｓｉ膜（第２の半導体膜）、 54ａ，54ｂ 導電型不純物導入層、 54ｃ，54ｄ 導電型領域層、 ５５ シリコン酸化膜（絶縁膜）、 55ａ チャネル保護膜、 ５６ レジスト膜、 57ａ，57ｂ Ｍｏ膜（第２の導電体膜）、 61ａ，61ｂ ａ−Ｓｉ膜（第４の半導体膜）、 62ａ，62ｂ Ｍｏ膜（第２の導電性物質を含む膜）、 63ａ，63ｂ 第２の導電体膜、 ７１ チャンバ、 ７２ ガス導入口、 ７４ 排気口、 ７５ 電極（一の電極；ホルダ）、 ７６ 電極（他の電極）、 ７７ 電源。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 滝沢 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (15)

【特許請求の範囲】
1. 【請求項１】 第１の基体上に、少なくとも第１の導電
   体膜／第１の半導体膜の２層の膜からなり、所定の間隔
   を保持して対向するソース電極及びドレイン電極と、前
   記ソース電極及びドレイン電極の対向する両端部と接続
   し、該ソース電極及びドレイン電極間に形成された動作
   半導体層と、該動作半導体層上のゲート絶縁膜と、該ゲ
   ート絶縁膜上のゲート電極とを有する薄膜トランジスタ
   の製造方法であって、 前記第１の基体上に前記第１の導電体膜を形成した後、
   パターニングし、所定の間隔を保持して対向するように
   前記第１の導電体膜を残存する工程と、 導電性物質を含むガスに前記第１の導電体膜を曝して前
   記第１の導電体膜上に第１の導電性物質を含む膜を選択
   的に形成する工程と、 前記第１の導電性物質を含む膜上に前記第１の半導体膜
   を選択的に形成する工程とを有することを特徴とする薄
   膜トランジスタの製造方法。
2. 【請求項２】 前記第１の導電体膜の形成された第１の
   基体の温度を２３０℃以下に保持した状態でプラズマ化
   された水素ガスに曝した後、大気に曝さずに連続して前
   記第１の導電体膜上に前記第１の導電性物質を含む膜を
   選択的に形成することを特徴とする請求項１記載の薄膜
   トランジスタの製造方法。
3. 【請求項３】 前記第１の導電性物質を含む膜は、タン
   グステン膜，モリブデン膜，アルミニウム膜，チタン膜
   及びタンタル膜のうち少なくともいずれか一つを含むガ
   スであり、導電性物質を含むガスを熱的に活性化して膜
   形成を行う熱化学気相成長法、又は前記導電性物質を含
   むガスを電気的に活性化して膜形成を行うプラズマ化学
   気相成長法を用いることを特徴とする請求項１又は請求
   項２記載の薄膜トランジスタの製造方法。
4. 【請求項４】 前記第１の半導体膜は、前記第１の基体
   が保持された一の電極と他の電極との間に電源からの電
   圧を印加してプラズマ化された反応ガスを用いて形成さ
   れたシリコン膜であり、プラズマ化されたシリコンを含
   むガスに曝す第１の期間と、プラズマ化された水素（Ｈ
   ₂ ），ヘリウム（Ｈｅ），ネオン（Ｎｅ），アルゴン
   （Ａｒ），クリプトン（Ｋｒ）及びキセノン（Ｘｅ）の
   うち少なくともいずれか一つを含むガスに曝す第２の期
   間とを交互に行うことにより前記シリコン膜を形成する
   ことを特徴とする請求項１〜請求項３のいずれかに記載
   の薄膜トランジスタの製造方法。
5. 【請求項５】 前記第１の期間は、前記一の電極をアー
   ス側に接続するとともに、前記他の電極を電源側に接続
   し、前記第２の期間は、前記一の電極を前記電源側に接
   続するとともに、前記他の電極をアース側に接続するこ
   とを特徴とする請求項４記載の薄膜トランジスタの製造
   方法。
6. 【請求項６】 第２の基体上にゲート電極と、該ゲート
   電極を被覆するゲート絶縁膜と、前記ゲート電極上方の
   ゲート絶縁膜の上に形成された第２の半導体膜からなる
   動作半導体層と、該動作半導体層のチャネル領域層を被
   覆する絶縁膜からなるチャネル保護膜と、該チャネル保
   護膜の両側の動作半導体層に接続する第２の導電体膜か
   らなるソース電極及びドレイン電極とを有する薄膜トラ
   ンジスタの製造方法であって、 前記第２の半導体膜の上にチャネル保護膜を形成した
   後、前記チャネル保護膜の両側に露出する第２の半導体
   膜上に前記第２の導電体膜を選択的に形成することを特
   徴とする薄膜トランジスタの製造方法。
7. 【請求項７】 前記第２の半導体膜の上にチャネル保護
   膜を形成した後、前記チャネル保護膜の両側に露出する
   第２の半導体膜上に前記第２の導電体膜を選択的に形成
   する前に、前記第２の半導体膜に導電型不純物を導入す
   ることを特徴とする請求項６記載の薄膜トランジスタの
   製造方法。
8. 【請求項８】 前記第２の半導体膜に光を照射しながら
   前記第２の導電体膜を選択的に形成することを特徴とす
   る請求項６記載の薄膜トランジスタの製造方法。
9. 【請求項９】 前記第２の導電体膜は、第３の半導体膜
   であることを特徴とする請求項６〜請求項８のうちいず
   れかに記載の薄膜トランジスタの製造方法。
10. 【請求項１０】 前記第２の導電体膜は、第４の半導体
    膜／第２の導電性物質を含む膜の２層の膜であり、 前記第２の半導体膜上にチャネル保護膜を形成した後、
    前記チャネル保護膜の両側の第２の半導体膜上に第４の
    半導体膜を選択的に形成し、その後、導電性物質を含む
    ガスに前記第４の半導体膜を曝して前記チャネル保護膜
    の両側の第４の半導体膜上に前記第２の導電性物質を含
    む膜を選択的に形成し、前記第２の半導体膜と接続する
    前記第４の半導体膜／前記第２の導電性物質を含む膜の
    ２層の膜からなるソース電極及びドレイン電極を形成す
    ることを特徴とする請求項６記載の薄膜トランジスタの
    製造方法。
11. 【請求項１１】 前記第２の導電体膜は、第３の導電性
    物質を含む膜／第５の半導体膜の２層の膜であり、 前記第２の半導体膜上にチャネル保護膜を形成した後、
    導電性物質を含むガスに前記第２の半導体膜を曝して前
    記チャネル保護膜の両側の第２の半導体膜上に前記第３
    の導電性物質を含む膜を形成し、その後、前記第３の導
    電性物質を含む膜上に第５の半導体膜を選択的に形成し
    て、前記第２の半導体膜と接続する前記第３の導電性物
    質を含む膜／第５の半導体膜からなるソース電極及びド
    レイン電極を形成することを特徴とする請求項６記載の
    薄膜トランジスタの製造方法。
12. 【請求項１２】 前記第３の導電性物質を含む膜の形成
    された第２の基体のをプラズマ化された水素ガスに曝し
    た後、大気に曝さずに連続して前記第３の導電性物質を
    含む膜上に前記第５の半導体膜を形成することを特徴と
    する請求項１１記載の薄膜トランジスタの製造方法。
13. 【請求項１３】 前記第２の導電体膜，第２の導電性物
    質を含む膜又は第３の導電性物質を含む膜は、タングス
    テン膜，モリブデン膜，チタン膜及びアルミニウム膜の
    いずれかであり、前記導電性物質を含むガスを熱的に活
    性化して膜形成を行う熱化学気相成長法、又は前記導電
    性物質を含むガスを電気的に活性化して膜形成を行うプ
    ラズマ化学気相成長法を用いることを特徴とする請求項
    ６〜請求項８，請求項１０〜請求項１２のうちいずれか
    に記載の薄膜トランジスタの製造方法。
14. 【請求項１４】 前記第３の半導体膜〜第５の半導体膜
    は、前記第２の基体が保持された一の電極と他の電極と
    の間に電源からの電圧を印加してプラズマ化された反応
    ガスを用いて形成されたシリコン膜であり、前記一の電
    極をアース側に接続し、プラズマ化されたシリコンを含
    むガスに曝す第１の期間と、前記一の電極を前記電源側
    に接続し、プラズマ化された水素（Ｈ₂ ），ヘリウム
    （Ｈｅ），ネオン（Ｎｅ），アルゴン（Ａｒ），クリプ
    トン（Ｋｒ）及びキセノン（Ｘｅ）のうち少なくともい
    ずれか一つを含むガスに曝す第２の期間とを交互に行う
    ことにより前記シリコン膜を形成することを特徴とする
    請求項９〜請求項１３のいずれかに記載の薄膜トランジ
    スタの製造方法。
15. 【請求項１５】 前記第１の期間は、前記一の電極をア
    ース側に接続するとともに、前記他の電極を電源側に接
    続し、前記第２の期間は、前記一の電極を前記電源側に
    接続するとともに、前記他の電極をアース側に接続する
    ことを特徴とする請求項１４記載の薄膜トランジスタの
    製造方法。