JPH0652946B2

JPH0652946B2 - デスクランブル装置

Info

Publication number: JPH0652946B2
Application number: JP60090931A
Authority: JP
Inventors: 幸則工藤; 正樹中河; 進小松; 豊森井; 政博副島; 昇山崎
Original assignee: Toshiba Corp; Japan Broadcasting Corp
Current assignee: Toshiba Corp; Japan Broadcasting Corp
Priority date: 1985-04-30
Filing date: 1985-04-30
Publication date: 1994-07-06
Anticipated expiration: 2009-07-06
Also published as: JPS61251285A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、スクランブル（暗号化）されたテレビジョン
信号の供給を受け、これをデスクランブル（復号化）す
る機能を備えたデスクランブル装置に関する。

〔発明の技術的背景〕

近年、テレビジョン信号の伝送形態のひとつとして、ス
クランブル伝送が注目を集めている。これは特定者以外
の盗視聴防止を図って、テレビジョン信号を変形して伝
送するもので、受信側は復号のための特別のデスクラン
ブル装置を用意することにより初めて正常な画像を得る
ことができる。

テレビジョン信号のスクランブル方式は種々提案されて
いるが、以下にそのうちの一方式であるライン内ローテ
ーション方式について説明する。ライン内ローテーショ
ン方式は送信側において第４図(a)に示すNTSCビデオ信
号91の映像期間Ｐを任意点で２分割して入れ換えると共
に、水平同期部分92に絶対番地を与えるデジタル同期信
号93を付加し、第４図(b)の形式に変形しスクランブル
信号96として送出する。このとき分割点の情報は別系
統、例えば音声データと共に送出される。ここで分割点
の番地ｘは映像期間を108等分した108個のブロック単位
で与えられる。映像期間Ｐの入れ換えは上記分割点ｘで
行われるのであるが、受信側で複合化する際の重ね合せ
のため、番地ｘ−１，およびｘのブロックをのりしろ9
4，95として新たに用意し、のりしろ94を番地ｘの前
に、またのりしろ95を番地ｘ−１の後にそれぞれ付加す
る。上記スクランブルビデオ信号を受信側でデジタル化
して処理する際には通常４f_SC（f_SC：カラーサブキャリ
ア周波数）でサンプリングを行う。したがって、第５図
(a)に示すように１水平期間はサンプル点により910等分
されることになる。絶対番地はこのサンプル点に対応し
ており、よってブロック単位の番地ｘは、140番地，147
番地，…，903番地，910番地等の７番地毎の値をとるこ
とになる。

第５図(b)は水平同期部分92に付加されたデジタル同期
信号93の拡大図である。デジタル同期信号93は19番地か
ら64番地内に挿入されており、その周波数はであり、７サイクルを有している。上記番地ｘはこのデ
ジタル同期信号93を基準として把握されるため、受信側
でデジタル同期信号93の番地を正確に検出すれば、音声
情報と共に送られてくる分割点番地ｘから読み取られる
復号点番地ｙ（第４図(b)参照）も正確に知ることがで
き、スクランブル信号96の複合化を色相ずれ等を発生さ
せずに適正に行うことができる。なお、スクランブル信
号96の水平同期部分90には上記デジタル同期信号93の
他、１フレームに１個の割で伝送され、フレーム同期の
基準信号となるフレーム同期信号98、さらに１水平期間
毎に１個の割で伝送され、スクランブルの各種データの
切換基準信号となるスクランブルタイミング信号99が付
加される。

以上、詳述したスクランブル信号は、受信側で分割点情
報ｘから読み取られる復号点情報ｙをもとに映像期間Ｐ
の再入れ換えが行われると共に、のりしろ94，95および
デジタル同期信号93の除去，ならびに同期信号92の付け
替え等が行われ、第４図(c)に示すように復号化され
る。

次に上述のスクランブル信号96をデスクランブルするデ
スクランブル装置の一例を図面を参照して説明する。第
６図はデスクランブル装置の復号化回路100部分を表わ
すブロック図である。

スクランブル信号96は低域波器(LPE)１により帯域制
限された後、A/D変換回路２へ供給される。ここでサン
プリングと量子化が行なわれデジタルスクランブルビデ
オ信号３が出力される。この場合のサンプリング周波数
ｆ_Sはｆ_S＝４_fSC であり、サンプリング位相は前記デジ
タル同期信号の絶体番地に同期したものである。サンブ
リングのタイミングを与えるシステムクロック４はクロ
ック発生回路５で作らえA/D変換回路２、復号化回路100
へ供給され回路動作の基準として使われる。デジタルス
クランブルビデオ信号３はクランプ演算回路６へ供給さ
れタイミング発生回路７より出力されるバーストゲート
パルス８のタイミングによりクランプ誤差演算が施さ
れ、デジタルクランプ制御信号９としてD/A変換回路10
へ供給される。上記バーストゲートパルス８はクランプ
演算回路６においてペデスタルレベルの大きさを検出す
るためのカラーバースト積分のタイミングを与えるもの
でカラーバースト３周期分、つまり12サンプル分の幅を
有する。D/A変換回路10は入力されたデジタルクランプ
制御信号９をD/A変換し、アナログクランプ制御信号11
として出力する。このクランプ制御信号11はオフセット
電圧としてスクランブル信号96に加えられクランプがか
けられる。

またデジタルスクランブルビデオ信号３はPLL演算回路1
2へ供給されタイミング発生回路７により出力されるデ
ジタル同期ゲートパルス13のタイミングによりデジタル
同期基準信号14との間でPLL誤差演算が施される。上記
デジタル同期ゲートパルス13はPLL演算回路12において
デジタル同期信号93の位相を検出するための位相誤差積
分のタイミングを与えるもので、デジタル同期信号の３
周期分、つまり15サンプル分の幅を有する。またデジタ
ル同期基準信号14はシステムクロック４を分周回路56で
５分周したもので、その位相はデジタル同期信号の絶対
番号の19番地，24番地，29番地等に一致している。上記
PLL演算回路12が出力するデジタル位相誤差信号15はD/A
変換回路16を介してアナログ位相誤差信号17に変換さ
れ、クロック発生回路５に供給される。クロック発生回
路５はアナログ位相誤差信号17により位相制御が行われ
たシステムクロック４を出力する。この結果サンプリン
グ位相がデジタル同期信号93の絶対番地に一致するよう
になる。

さて、スクランブル信号96は同期分離回路18へも供給さ
れ、ここで同期分離が行なわれ復号同期信号19が出力さ
れる。この復号同期信号19はさらに水平同期検出回路20
へ供給され、ここで水平同期分離され水平同期信号21が
出力される。水平同期信号21はタイミング発生回路７へ
供給され、ここでバーストゲートパルス８，デジタル同
期ゲートパルス13，デジタル同期タイミングパルス22が
発生され、出力される。デジタル同期タイミングパルス
22は最初のデジタル同期信号93を検出するためのゲート
パルスでデジタル同期信号93の最初の立下りである22番
地を検出するため、19番地付近で立上り24番地付近で立
下るようになっている（第５図(d)参照）。

デジタル同期検出回路23にはデジタルスクランブルビデ
オ信号３とデジタル同期基準信号14及びデジタル同期タ
イミングパルス22が供給され、絶対番地である24番地を
検出し、デスクランブル基準信号24が出力される（第５
図(e)参照）。デスクランブル基準信号24は位相比較回
路25へ供給され、水平書込カウンタ26から出力される24
番地信号27と位相比較される、位相がずれていると、位
相制御信号28が水平書込カウンタ26に供給され、水平書
込カウンタ26の出力する前記24番地信号27の位相ずれの
修正が行われる。

水平読出カウンタ29には、別系統より復号点番地(y)信
号30が供給され、デスクランブルするための読出アドレ
ス31が出力される。この水平読出カウンタ29は前記水平
書込カウンタ26からの位相制御信号32により両カウンタ
が同期して動作するように制御される。

デジタルスクランブルビデオ信号３を２Ｈメモリ33へ供
給される。ここでデジタルスクランブルビデオ信号３は
上記水平書込カウンタ26より供給される書込アドレス34
によって書き込まれ、水平読出カウンタ29より供給され
る読出アドレス31によって読み出され、映像期間Ｐの再
入れ換えが行なわれる。

ところで前記デジタル同期検出回路23は、デジタルスク
ランブルビデオ信号３の水平同期部分97に付加されたフ
レーム同期信号98を検出し、フレーム同期の基準信号と
なるフレーム同期検出信号35を位相比較回路36に供給す
る。位相比較回路36にはフレームカウンタ37よりフレー
ム同期基準信号38も供給されており、前記フレーム同期
検出信号35間で位相比較が行われる。比較の結果、位相
ずれが生じている場合には、フレーム同期基準信号38の
位相を修正すべく比較回路36はフレームカウンタ37に向
け、位相制御信号39を供給する。なお、フレームカウン
タ37へは前記水平書込カウンタ26の出力する周波数２f_H
（f_H：水平周波数）の入力信号40が供給されている。

さて、上記水平書込カウンタ26およびフレームカウンタ
37の出力41，42は共に同期信号発生回路43に供給され
る。同期信号発生回路43は同期信号44を生成し、これを
同期付替回路45に向け供給する。同期付替回路45には前
記2Hメモリ33の出力する再入れ換えが行われたビデオ信
号46もまた導びかれている。ビデオ信号46にはデジタル
同期信号93が残存しているため、同期付替回路45は前記
デジタル同期信号93と同期信号46との付け替えを行い、
デジタルNTSCビデオ信号47を出力する。ビデオ信号47は
D/A変換器48を介し、アナログNTSCビデオ信号49に変換
され、次段のLPE50を経ることにより、補間され、復号
化ビデオ信号51として出力される。

次いで前記復号化スクランブル信号51は、スクランブル
信号96と共に選択回路52に供給される。この選択回路52
は、前記スクランブル信号96がスクランブル信号ではな
く、通常のNTSC信号であった場合、前記復号化ビデオ信
号51が上述の通常のNTSC信号のいずれかをモード切換信
号53の指示に応じて選択出力するために備えられるもの
である。すなわち、モード切換信号53は選択回路52内の
切換回路54の制御信号となっており、モード切換信号53
の指示モードがスクランブルモードである場合には、前
記復号化ビデオ信号51が切換回路54を介して出力され、
指示モードがNTSCモードである場合には、通常のNTSC信
号が遅延補正回路55，切換回路54を順次経て出力される
ことになる。ここで通常のNTSC信号を出力する際に一
旦、遅延補正回路55を介しているのは、以下の理由によ
る。すなわち前記復号化ビデオ信号51を得るに際しては
2Hメモリ33を用いているため、単にNTSC信号と復号化ビ
デオ信号51を切換えて出力すると、両信号間には水平方
向において相対的な遅延が発生してしまう。遅延補正回
路55は前記水平尾方向の相対的な遅延を補正するために
設けられたもので、モード切換時における画面の瞬時の
ずれを無くすためのものである。

〔背景技術の問題点〕

前記遅延補正回路55は、正確な遅延量と、十分な周波数
特性を有する必要がある。この遅延補正回路55はLC等の
受動部品で構成されており、バラツキを少なくすると共
に正確な遅延を得、かつ十分な周波数特性を得ようとす
ると非常に高価なものとなる。

ところで、伝送系でのS/N劣化等を改善しようとする
と、周知のようにデジタル信号領域において信号処理を
行う方が効果が大であり、IC化等に適している。したが
って、第６図のシステムでは、同期付替えの終ったデジ
タルNTSCビデオ信号47とD/A変換回路48の間でS/N改善の
信号処理を行うのが最適である。ところがそのようにす
るとNTSCモードでは信号経路が異なるためS/N改善が行
えないことになる。

このように第６図に示したデスクランブル装置は、コス
トの面、およびS/N改善に代表されるように将来の付加
機能に対して改善の余地を残している。

〔発明の目的〕

本発明は、上記問題点に鑑み成されたもので、アナログ
の遅延補正回路を用いず、NTSC，スクランブル両モード
に対応可能なデスクランブル装置を提供することを目的
とする。

〔発明の概要〕

本発明は、モード信号によりPLL動作を切換えることに
より、NTSCモード，スクランブルモード共に信号をデジ
タル化して処理し出力するようにしたものである。

具体的には、スクランブルモードではデジタル同期信号
を使ったPLL方式とし、NTSCモードではバースト信号を
使ったPLL方式としてシステム全体を動作させるように
したことを特徴とする。

〔発明の効果〕

この結果、モードに関係なく入力信号はデジタル化され
処理されるようになり、従来の遅延補正回路および切換
回路が必要なくなる。よってデスクランブル装置の低コ
スト化が達成される。また本発明によれば、S/N改善等
の付加機能が両モードを通じてデジタル信号領域で行え
るようになり、デスクランブル装置の性能向上，多機能
化の可能性を増大させることができる。

〔発明の実施例〕

以下、本発明の一実施例を図面を用いて説明する。な
お、説明に当っては、第６図に示したデスクランブル装
置と相異する点のみを説明することとする。第１図は本
発明のデスクランブル装置に用いられるPLL演算回路120
の構成図を示す。PLL演算回路120は、スクランブルモー
ド，NTSCモードの各々に対応してPLL誤差演算回路121,1
22を備え、これら誤差演算回路121,122の出力をモード
に応じて切換出力する切換回路123と、ループフィルタ1
24とからなる。また、PLL演算を行うに当っての基準ク
ロックは、モード切換信号53に従い分周比がスクランブ
ルモード時に1/5，NTSCモード時に1/4に切換えられる分
周回路560にシステムクロック４を供給し得ている。

さて、スクランブルモード時に有効に働くデジタル同期
PLL誤差演算回路121にはデジタルスクランブルビデオ信
号３、デジタル同期ゲートパルス13および上記分周回路
560より基準クロック140（スクランブルモード時に4/5f
_SC）が供給されている。これら信号の供給を受け、上記
PLL誤差演算回路121はデジタル同期信号93のサンプリン
グ点の値をＱとして（第５図(b)参照）、下記に示す演
算を行い誤差信号Ｅ_Ｓを出力する。

一方、NTSCモート時に有効に働くバースPLL誤差演算回
路122にはデジタルスクランブルビデオ信号３，バース
トゲートパルス８および基準クロック140（NTSCモード
時にf_SC）が供給されている。これら信号の供給を受
け、上記PLL誤差演算回路122は、第２図に示す如くデジ
タルスクランブルビデオ信号３のバースト信号97のサン
プリング点の値をＰとして、下記に示す演算を行い誤差
信号E_Nを出力する。

以上の如くして、各々算出される誤差信号E_S，E_Nは切換
回路123に共に供給される。切換回路123はモード切換信
号53に従い、スクランブルモード時にはE_Sを、またNTSC
モード時にはE_Nを各々選択し、出力信号125としてルー
プフィルタ124に供給する。ループフィルタ124は入力さ
れる誤差信号125を平滑化し、位相誤差信号15としてD/A
変換回路16（第６図参照）へ供給する。このようにし
て、本発明に用いられるPLL演算回路120ではスクランブ
ルモードではデジタル同期信号93に基づくPLL演算を、
またNTSCモードではバースト信号97に基づくPLL演算を
選択して行っている。

さらに本発明のデスクランブル装置において第６図に示
したデスクランブル装置と異なる点は、第３図に示す如
く2Hメモリ33の前段に切換回路300を設け、これを介し
て2Hメモリ33に新たに書き込みアドレス340，読み出し
アドレス310を供給する点である。すなわち、NTSCモー
ドの場合、モード切換信号53の指示によりスイッチ301
はＮ側に倒される。その結果、水平書込カウンタ26の出
力する書込アドレス34は2Hメモリ33への読出アドレス31
0ともなり、2Hメモリ33の書込，読出制御は共に同一の
書込アドレス34により行われることになる。よって、NT
SCモードの場合には、2Hメモリ33は単なる1Hの遅延線と
して動作することとなる。なお、このときの2Hメモリ33
の出力46（遅延されたNTSCビデオ信号）が供給される同
期付替回路45は、付替動作を行わず出力46を単にD/A変
換回路48に向け供給するべく制御される。一方、スクラ
ンブルモードの場合には、スイッチ301がＳ側に倒さ
れ、従前通り2Hメモリ33の書込制御は書込アドレス34に
より、また読出制御は読出アドレス31により行われるこ
とになる。

以上、第６図に示したスクランブル装置において、第１
図，第３図に示した変更を加えると共に選択回路52を削
除することにより、本発明に係るスクランブル装置を得
ることができる。

本発明のスクランブル装置によれば、PLL演算回路，2H
メモリ，同期付替回路をモード切換制御することによ
り、第６図に示す復号化回路100部分を両モード通じて
共通化することができる。この結果、モードの相異によ
る出力ビデオ信号の位相変化を全くなくすと同時に両モ
ード共にデジタル信号領域での信号処理（例えばS/N改
善等）を行うことができ、デスクランブル装置の機能拡
充，性能拡大を容易に可能にする。

なお、本発明に係るデスクランブル装置を得るに際して
は上述のようにPLL演算回路等にモード切換制御機能を
付加しなくてはならないが、これはIC化により対応する
ことを考えるとICチップの増加は全く無視できる程度の
ものであり、何ら回路規模の増加，コスト高等を招くも
のではない。むしろ同一の観点に立った場合には、従来
使用されていたアナログ回路である選択回路を削減でき
ることの方が非常に有益であると言える。

【図面の簡単な説明】

第１図は本発明のデスクランブル装置に使用されるPLL
演算回路の構成図、第２図はビデオ信号のバースト波形
図、第３図は本発明のデスクランブル装置に使用される
2Hメモリの構成図、第４図はライン内ローテーション方
式を説明するための模式的信号波形図、第５図はデスク
ランブル装置における番地検出方法を説明するための信
号波形図、第６図はデスクランブル装置の構成図であ
る。２……A/D変換回路、３……デジタルスクランブルビデ
オ信号、４……システムクロック、５……クロック発生回路、 15……位相誤差信号、16……D/A変換回路、 17……アナログ位相誤差信号、91……ビデオ信号、 93……デジタル同期信号、96……スクランブル信号、 97……バースト信号、120……PLL演算回路、 121……デジタル同期PLL誤差演算回路、 122……バーストPLL誤差演算回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者中河正樹神奈川県横浜市磯子区新杉田町８株式会社東芝横浜金属工場内 (72)発明者小松進神奈川県横浜市磯子区新杉田町８東芝オーデイオ・ビデオエンジニアリング株式会社開発事業所内 (72)発明者森井豊東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者副島政博東京都渋谷区神南２丁目２番１号日本放送協会放送センター内 (72)発明者山崎昇東京都渋谷区神南２丁目２番１号日本放送協会放送センター内

Claims

【特許請求の範囲】

【請求項１】システムクロックを出力するクロック発生
回路と、ビデオ信号を前記システムクロックによりサンプリング
しデジタル化したデジタルビデオ信号を出力するＡ／Ｄ
変換回路と、前記ビデオ信号がライン内で暗号化されたスクランブル
ビデオ信号なのか或いは暗号化されていない通常ビデオ
信号なのかを示すモード切換信号が入力される入力端
と、前記モード切換信号が前記スクランブルビデオ信号を示
すとき、前記デジタルビデオ信号を復号化する第１のデ
ジタル復号化回路と、前記スクランブルビデオ信号に挿
入された前記暗号化されたスクランブルビデオ信号を復
号するための基準信号であるデジタル同期信号と前記シ
ステムクロックを分周した第１の同期基準信号との誤差
を検出し、この誤差に応じた位相誤差信号を出力する第
１の誤差演算回路と、前記モード切換信号が前記通常ビデオ信号を示すとき、
前記デジタルビデオ信号をそのまま出力する第２のデジ
タル復号化回路と、前記スクランブルビデオ信号に挿入
されたカラーバースト信号と前記システムクロックを前
記第１の誤差演算回路とは異なる分周比により分周した
第２の同期基準信号との誤差を検出し、この誤差に応じ
た位相誤差信号を出力する誤差演算回路と、前記位相誤差信号に応じて前記クロック発生回路の出力
する前記システムクロックの位相を制御するクロック位
相制御回路とを有することを特徴とするデスクランブル
装置。