JPH0650989Y2 - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH0650989Y2 JPH0650989Y2 JP2416888U JP2416888U JPH0650989Y2 JP H0650989 Y2 JPH0650989 Y2 JP H0650989Y2 JP 2416888 U JP2416888 U JP 2416888U JP 2416888 U JP2416888 U JP 2416888U JP H0650989 Y2 JPH0650989 Y2 JP H0650989Y2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead frame
- outer leads
- tie bar
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、リードフレームに係り、特に、アウターリー
ドが隣接する単位リードフレームパターンのアウターリ
ードと同一平面内で相互にかみ合わされた構造のリード
フレームに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention relates to a lead frame, and in particular, a lead having a structure in which outer leads are mutually engaged in the same plane as outer leads of adjacent unit lead frame patterns. Regarding the frame.
IC、LSI等の半導体装置の実装に際して用いられるリー
ドフレームは、鉄系あるいは銅系等の金属材料からなる
板状体をプレス加工又はエッチングにより所望のパター
ンに成形することによって形成される。A lead frame used for mounting a semiconductor device such as an IC or LSI is formed by forming a plate-like body made of a metal material such as an iron-based material or a copper-based material into a desired pattern by pressing or etching.
通常、リードフレームは、第３図（ａ）に示す如く、半
導体集積回路チップ（以下半導体チップ）を搭載するダ
イパッド11と、ダイパッドを取り囲むように配設せしめ
られた複数のインナーリード12とインナーリード12を一
体的に連結するタイバー13と、各インナーリードに連結
せしめられタイバーの外側に伸張するアウターリード14
と、タイバー13を両サイドから支持するサイドバー15,1
6と、ダイパッド11を支持するサポートバー17とから構
成されている。Usually, as shown in FIG. 3 (a), the lead frame includes a die pad 11 on which a semiconductor integrated circuit chip (hereinafter, semiconductor chip) is mounted, a plurality of inner leads 12 arranged so as to surround the die pad, and an inner lead. Tie bar 13 that integrally connects 12 and outer lead 14 that is connected to each inner lead and extends to the outside of the tie bar
And side bars 15,1 that support the tie bar 13 from both sides.
6 and a support bar 17 that supports the die pad 11.
しかし使用材料を節減する目的から、第３図（ｂ）に示
す如く、アウターリード14の先端を、隣接する単位リー
ドフレームのタイバーに連結するようにし、互いに隣接
する単位リードフレームのアウターリードが同一平面内
で互いにかみあうように形成したリードフレームパター
ンが提案されている。However, for the purpose of saving the materials used, as shown in FIG. 3 (b), the tips of the outer leads 14 are connected to the tie bars of the adjacent unit lead frames so that the outer leads of the adjacent unit lead frames are the same. There has been proposed a lead frame pattern formed so as to be intermeshed with each other in a plane.
このパターンによれば、２単位リードフレーム毎にアウ
ターリードの長さ分の使用材料を節減することができ
る。According to this pattern, it is possible to save the used material for the length of the outer lead for every two unit lead frames.
いずれのパターンをとるにしても、このようなリードフ
レームを用いて実装せしめられる半導体装置は第４図に
示す如くであり、リードフレーム１のダイパッド11上
に、半導体チップ２を搭載し、この半導体チップのボン
ディングパッドとリードフレームのインナーリード12と
を金線あるいはアルミ線のボンディングワイヤ３によっ
て結線し、更にこれらを樹脂やセラミック等の封止材料
４で封止した後、タイバーやサイドバーを切断し、アウ
ターリードを所望の形状に折り曲げて完成せしめられ
る。No matter which pattern is used, a semiconductor device mounted by using such a lead frame is as shown in FIG. 4, and the semiconductor chip 2 is mounted on the die pad 11 of the lead frame 1, The bonding pad of the chip and the inner lead 12 of the lead frame are connected by a bonding wire 3 of a gold wire or an aluminum wire, which is further sealed with a sealing material 4 such as resin or ceramic, and then a tie bar or a side bar is cut. Then, the outer leads are bent into a desired shape and completed.
ところで、このようなリードフレームはプレス加工で成
型する場合、帯状材料をリードフレーム打抜用金型内で
連続的に打ち抜くことにより製造されるため、打ち抜か
れたリード表面は第５図（ａ）に示すように抜きダレｄ
に起因して凸面形状となる一方裏面は抜きばりｂが生じ
る。By the way, when such a lead frame is formed by press working, it is manufactured by continuously punching a strip-shaped material in a die for punching a lead frame. Therefore, the punched lead surface is shown in FIG. 5 (a). As shown in
Due to the above, the surface becomes a convex shape, while the back surface has a flash b.
ところで、アウターリードは、封止後、または封止前に
ほぼ全面に半田メッキが施され所望の形状に折り曲げら
れて、プリント基板などの外部回路に接続される。By the way, the outer lead is solder-plated on almost the entire surface after or before sealing, is bent into a desired shape, and is connected to an external circuit such as a printed circuit board.
しかし、半田メッキに際し第５図（ｂ）に示すようにこ
の抜きダレ部分には半田18がつきにくく、プリント基板
などの外部回路への接続に際し半田付け不良が発生する
ことがある。However, during solder plating, as shown in FIG. 5 (b), the solder 18 does not easily adhere to the drainage sagging portion, and soldering failure may occur when connecting to an external circuit such as a printed circuit board.
そこで、本出願人は、アウターリードをコイニングする
工程を付加することにより、アウターリードをつぶしプ
レス工程で生じたアウターリードの抜きダレによる角部
の丸みを除去し、幅方向断面の形状がほぼ四角形となる
ようにした構造のリードフレームを提案している。Therefore, the applicant has added a step of coining the outer leads to eliminate the roundness of the corners due to the sagging of the outer leads caused by the sagging of the outer leads, and the cross-sectional shape in the width direction is almost square. We have proposed a lead frame with the following structure.
かかる構造によれば、半田メッキはアウターリード表面
全体に均一に付着し、プリント基板などの外部回路への
接続に際し半田付け不良が発生することもなく信頼性の
高い半導体装置を提供することが可能となる。According to such a structure, the solder plating is uniformly attached to the entire surface of the outer lead, and it is possible to provide a highly reliable semiconductor device without causing a soldering failure when connecting to an external circuit such as a printed circuit board. Becomes
しかしながら、第３図（ｂ）に示したようなアウターリ
ード14の先端を、隣接する単位リードフレームのタイバ
ーに連結するようにした構造のリードフレームでは、ア
ウターリドのコイニング工程で矢印Ａに示すようにアウ
ターリードが伸びるのに対しサイドバー15、16はそのま
まの長さであるため、そりが生じるという問題がでてい
る。また、タイバー13にクラックが生じたり、変形によ
ってリード間の間隔にばらつきを生じたりするという問
題も生じてくる。However, in the lead frame having the structure in which the tips of the outer leads 14 are connected to the tie bars of the adjacent unit lead frames as shown in FIG. 3B, as shown by the arrow A in the coining step of the outer lid. Since the outer leads extend, the side bars 15 and 16 have the same length, which causes a problem of warpage. In addition, cracks may occur in the tie bars 13 and variations in the spacing between leads due to deformation may occur.
本考案は、前記実情に鑑みてなされたもので、半田付け
不良の発生することがなく、信頼性の高いリードフレー
ムを提供することを目的とする。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a highly reliable lead frame that does not cause defective soldering.
そこで本考案では、アウターリードの先端を、隣接する
単位リードフレームのタイバーに連結し、互いに隣接す
る単位リードフレームのアウターリードが同一平面内で
互いにかみあうように形成したリードフレームにおい
て、アウターリードをコイニングし幅方向断面の形状が
ほぼ四角形となるようにするとともに、アウターリード
の先端が橋絡されるタイバーとの橋絡部に応力緩和用の
開口部を形成するようにしている。Therefore, according to the present invention, the outer leads are coined in a lead frame in which the tips of the outer leads are connected to the tie bars of the adjacent unit lead frames so that the outer leads of the adjacent unit lead frames mesh with each other in the same plane. The cross-sectional shape in the width direction is made substantially rectangular, and an opening for stress relaxation is formed at the bridging portion with the tie bar bridging the tip of the outer lead.
上記構造によれば、アウターリードの先端が橋絡される
タイバーとの橋絡部に応力緩和用の開口部を形成してい
るため、アウターリードのコイニングに付随して生じ
る、アウターリードの伸びによる応力は該開口部に吸収
される。According to the above structure, since the opening for stress relaxation is formed in the bridging portion with the tie bar where the tip of the outer lead is bridged, due to the extension of the outer lead that occurs accompanying coining of the outer lead. The stress is absorbed in the opening.
従って、そりを生じたり、タイバーにクラックが生じた
り、変形によってリード間の間隔にばらつきを生じたり
することもない。Therefore, there is no warpage, no cracks in the tie bar, and no variation in the spacing between leads due to deformation.
また、アウターリードをコイニングによってつぶし、プ
レス工程で生じたアウターリードの抜きダレによる角部
の丸みを除去し、幅方向断面の形状がほぼ四角形となる
ようにしているため半田メッキは均一に付着する。この
ため、プリント基板などの外部回路への接続に際し半田
付け不良が発生することもなく信頼性の高い半導体装置
を提供することが可能となる。In addition, the outer leads are crushed by coining, the roundness of the corners due to the sagging of the outer leads caused by the pressing process is removed, and the cross-sectional shape in the width direction is almost square, so the solder plating is evenly attached. . Therefore, it is possible to provide a highly reliable semiconductor device without causing a soldering failure when connecting to an external circuit such as a printed circuit board.
以下、本考案の実施例について、図面を参照しつつ詳細
に説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
本考案実施例のリードフレームは、第１図（ａ）および
（ｂ）に要部の斜視図を示す如く、アウターリード14と
タイバーとの橋絡部20にスリット21を配設し、さらにコ
イニイングによりアウターリードの断面形状が、四角形
となっているもので、他部については第３図に示したも
のと同様の構造を有している。ただし、アウターリード
の厚さT1はインナーリード12の厚さT2に比べて小さくな
っていることに注意されたい（T1＜T2）。ここで、第１
図（ｂ）はコイニングによるアウターリードの伸びによ
るスリットの変形状態を示す図である。In the lead frame of the embodiment of the present invention, as shown in FIGS. 1 (a) and 1 (b), which are perspective views of a main portion, a slit 21 is provided in a bridging portion 20 between the outer lead 14 and a tie bar, and a coining is further performed. Thus, the outer lead has a quadrangular cross-sectional shape, and the other portions have the same structure as that shown in FIG. However, note that the outer lead thickness T1 is smaller than the inner lead 12 thickness T2 (T1 <T2). Where the first
FIG. 6B is a diagram showing a deformed state of the slit due to the extension of the outer lead due to coining.
次に、このリードフレームの製造方法について説明す
る。Next, a method of manufacturing this lead frame will be described.
まず、帯状材料の中央部に、第１の金型を装着し、プレ
ス加工を行なうことにより、タイバー13よりも内側すな
わちインナーリード12側をパターニングする。（第２図
（ａ）） 次いで、この帯状材料を180°回転せしめ、両側部に第
２の金型を装着し、プレス加工を行なうことにより、第
２図（ｂ）および第２図（ｃ）に示すごとく、アウター
リード14側をパターニングする。このとき、アウターリ
ードの先端とタイバーとの橋絡部20に対応する位置には
タイバーに開口部21が設けられるようになっている。こ
こで第２図（ｃ）は第２図（ｂ）のA-A断面図である。First, the first die is attached to the center of the band-shaped material, and press working is performed to pattern the inside of the tie bar 13, that is, the inner lead 12 side. (FIG. 2 (a)) Next, this belt-shaped material is rotated by 180 °, a second mold is attached to both side parts, and press working is performed, whereby FIG. 2 (b) and FIG. 2 (c) are shown. ), The outer lead 14 side is patterned. At this time, an opening 21 is provided in the tie bar at a position corresponding to the bridging portion 20 between the tip of the outer lead and the tie bar. Here, FIG. 2 (c) is a sectional view taken along the line AA of FIG. 2 (b).
続いてこの第２の金型内で、アウターリード14をバリを
潰す程度にコイニングし、表面を平坦化し断面がほぼ四
角形となるようにする。（第２図（ｄ）） そして最後に、アウターリード14を半田メッキ液中に浸
漬し表面に半田メッキ層16を形成する。（第２図
（ｅ）） このようにして形成されたリードフレームは、素子チッ
プの搭載、ワイヤボンディング、樹脂封止などの工程を
経た後、プリント基板上の回路パターンに接続される
が、アウターリードにそりが生じたりすることもなく、
アウターリードの表面全体に均一なメッキ層が形成され
るため半田付け不良が発生することもなく信頼性の高い
ものとなる。Then, in this second mold, the outer leads 14 are coined to such an extent that burrs are crushed, and the surface is flattened so that the cross section becomes substantially square. (FIG. 2 (d)) Finally, the outer lead 14 is immersed in a solder plating solution to form a solder plating layer 16 on the surface. (FIG. 2 (e)) The lead frame thus formed is connected to the circuit pattern on the printed circuit board after undergoing steps such as mounting of element chips, wire bonding, and resin sealing. There is no warp on the lead,
Since a uniform plating layer is formed on the entire surface of the outer lead, soldering failure does not occur and the reliability is high.
なお、応力緩和用の開口部（スリット）の形状について
は、実施例に限定されることなく適宜変形可能である。The shape of the opening (slit) for stress relaxation is not limited to the embodiment, and can be appropriately modified.
また、実施例では、半田メッキ工程を素子チップの搭載
に先立ち行うようにしたが、アウターリードのコイニン
グ後であればいつでも良く樹脂封止後に行うようにして
も良い。Further, in the embodiment, the solder plating step is performed before mounting the element chip, but it may be performed at any time after coining the outer leads, and may be performed after resin sealing.
更にまた、実施例ではタイバーを境界として、２つの金
型を用いて、プレスを行ったが、１つの金型で一度に全
体の形状を形成するようにしてもよい。Furthermore, in the embodiment, the pressing is performed using two molds with the tie bar as a boundary, but one mold may be used to form the entire shape at once.
更に、コイニングは、表裏どちらから行なってもよい。Furthermore, coining may be performed from either the front or back.
加えて、成型順序についても、実施例に限定されること
なく外側、内側の順に成型するようにしてもよい。In addition, the molding order is not limited to the example, and the molding may be performed in the order of the outer side and the inner side.
以上説明してきたように、本考案のリードフレームによ
れば、アウターリードをコイニングし幅方向断面の形状
がほぼ四角形となるようにするとともに、アウターリー
ドの先端が橋絡されるタイバーとの橋絡部に応力緩和用
の開口部を形成しているため、アウターリードの伸びに
よる応力は該開口部に吸収され、そりを生じたりするこ
とがない上、アウターリード表面に形成される半田メッ
キ層は均一となり、外部回路との接続に際し半田付け不
良の発生もなくなり、半導体装置の信頼性の向上をはか
ることが可能となる。As described above, according to the lead frame of the present invention, the outer lead is coined so that the cross-sectional shape in the width direction becomes substantially square, and the tip of the outer lead is bridged with the tie bar. Since the opening for stress relaxation is formed in the portion, the stress due to the extension of the outer lead is absorbed by the opening and does not cause warpage, and the solder plating layer formed on the surface of the outer lead is It becomes uniform, the occurrence of defective soldering at the time of connection with an external circuit is eliminated, and the reliability of the semiconductor device can be improved.
第１図（ａ）および第１図（ｂ）は本考案実施例のリー
ドフレームの斜視図、第２図（ａ）乃至第２図（ｅ）は
同のリードフレームの製造工程図、第３図は通常のリー
ドフレームを示す図、第４図は通常の半導体装置を示す
図、第５図（ａ）および第５図（ｂ）は従来例のリード
フレームのアウターリードを示す断面図である。 １……リードフレーム、２……半導体チップ、３……ワ
イヤ、４……封止材料、11……ダイパッド、12……イン
ナーリード、13……タイバー、14……アウターリード、
15,16……サイドバー、17……サポートバー、18……メ
ッキ層、20……橋絡部、21……スリット、ｄ……抜きダ
レ、ｂ……抜きバリ。1 (a) and 1 (b) are perspective views of a lead frame according to an embodiment of the present invention, and FIGS. 2 (a) to 2 (e) are manufacturing process diagrams of the same lead frame, and FIG. FIG. 4 is a view showing a normal lead frame, FIG. 4 is a view showing a normal semiconductor device, and FIGS. 5 (a) and 5 (b) are sectional views showing outer leads of a conventional lead frame. . 1 ... Lead frame, 2 ... Semiconductor chip, 3 ... Wire, 4 ... Sealing material, 11 ... Die pad, 12 ... Inner lead, 13 ... Tie bar, 14 ... Outer lead,
15,16 …… Side bar, 17 …… Support bar, 18 …… Plated layer, 20 …… Bridge section, 21 …… Slit, d …… Drainage, b …… Drain burr.
Claims (1)
ードフレームのタイバーに連結し、互いに隣接する単位
リードフレームのアウターリードが同一平面内で互いに
かみあうように形成したリードフレームにおいて、 アウターリードをコイニングし幅方向断面の形状がほぼ
四角形となるようにするとともに、アウターリードの先
端が橋絡されるタイバーとの橋絡部に応力緩和用の開口
部を形成するようにしたことを特徴とするリードフレー
ム。1. A lead frame in which the ends of the outer leads are connected to tie bars of adjacent unit lead frames so that the outer leads of adjacent unit lead frames mesh with each other in the same plane. The lead is characterized in that the cross-sectional shape in the width direction is formed into a substantially rectangular shape, and an opening for stress relaxation is formed at the bridging portion with the tie bar to which the tip of the outer lead is bridged. flame.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416888U JPH0650989Y2 (en) | 1988-02-25 | 1988-02-25 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416888U JPH0650989Y2 (en) | 1988-02-25 | 1988-02-25 | Lead frame |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129846U JPH01129846U (en) | 1989-09-04 |
| JPH0650989Y2 true JPH0650989Y2 (en) | 1994-12-21 |
Family
ID=31243785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416888U Expired - Lifetime JPH0650989Y2 (en) | 1988-02-25 | 1988-02-25 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0650989Y2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010098156A1 (en) * | 2009-02-25 | 2010-09-02 | 三洋電機株式会社 | Frame package type light emitting device and method of manufacturing the same |
-
1988
- 1988-02-25 JP JP2416888U patent/JPH0650989Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01129846U (en) | 1989-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6441400B1 (en) | Semiconductor device and method of fabricating the same | |
| KR20000048011A (en) | A semiconductor device | |
| JP2936769B2 (en) | Lead frame for semiconductor device | |
| JPH0650989Y2 (en) | Lead frame | |
| JP2006073570A (en) | Semiconductor device and its manufacturing method | |
| JP3575945B2 (en) | Method for manufacturing semiconductor device | |
| JPH01216563A (en) | Manufacture of lead frame | |
| JP3136029B2 (en) | Semiconductor device | |
| JPS63308358A (en) | Lead frame | |
| JP2754236B2 (en) | Lead frame and method of manufacturing semiconductor device using the same | |
| JP2524645B2 (en) | Lead frame and manufacturing method thereof | |
| JP2816757B2 (en) | Method for manufacturing semiconductor device | |
| JP2527503B2 (en) | Lead frame and manufacturing method thereof | |
| JP3289000B2 (en) | Method for manufacturing semiconductor device | |
| JP3018211B2 (en) | Lead frame | |
| JP2582682B2 (en) | Lead frame and manufacturing method thereof | |
| JPH0661378A (en) | Semiconductor device | |
| JPH0455539B2 (en) | ||
| JP2756857B2 (en) | Lead frame manufacturing method | |
| KR100833938B1 (en) | Leadframe for semiconductor package and method for manufacturing leadframe | |
| JP2001077136A (en) | Manufacture of plastic molded semiconductor device | |
| JPH08116013A (en) | Lead frame and assembled semiconductor device using the lead frame | |
| JPH0294547A (en) | Manufacture of lead frame | |
| JPS61168947A (en) | Manufacture of semiconductor device and leadframe used in said device | |
| JPH08264702A (en) | Lead frame of semiconductor device and semiconductor device using the same |