JPH06507054A - Output logic macrocell with enhanced functional capabilities - Google Patents
Output logic macrocell with enhanced functional capabilitiesInfo
- Publication number
- JPH06507054A JPH06507054A JP4510962A JP51096292A JPH06507054A JP H06507054 A JPH06507054 A JP H06507054A JP 4510962 A JP4510962 A JP 4510962A JP 51096292 A JP51096292 A JP 51096292A JP H06507054 A JPH06507054 A JP H06507054A
- Authority
- JP
- Japan
- Prior art keywords
- output
- macrocell
- gate
- logic
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 claims 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 9
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 9
- 238000003491 array Methods 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 240000001082 Bambusa multiplex Species 0.000 description 1
- 241001508691 Martes zibellina Species 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
- H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。 (57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 高められた機能能力を有する出力ロジックマクロセル技術分野 本発明はプログラマブルロジックアレイ及びその他の形式のロジックブロックに 関し、特にロジックブロックと共に用いられるのに適しかつ高められた機能能力 を有する出力ロジックマクロセル（ＯＬＭＣ）に関する。[Detailed description of the invention] Output logic macrocell technology field with enhanced functional capabilities The invention applies to programmable logic arrays and other types of logic blocks. Enhanced functional capabilities, especially suitable for use with logic blocks The present invention relates to an output logic macrocell (OLMC) having an output logic macrocell (OLMC).
背景技術 プログラマブルロジックアレイなどのロジックブロックが広く知られている。例 えば、米国特許第４． １２４． ８９９号は、プログラマブルロジックアレイ 及びフィールドプログラマブルロジックアレイの技術背景及び利用方法に関する 記載を含んでいる。典型的なプログラマブルロジックアレイは、ＡＮＤアレイを 経て一組のＡＮＤゲートに至る複数の入力を備えている。積項と呼ばれるＡＮＤ ゲートの出力は、ＯＲアレイを介して一組のＯＲゲートに供給される。ＯＲゲー トの出力は、要するにプログラマブルロジックアレイの出力となるが、本明細書 に於て説明されるように、積項もまた出力として利用することができ、これらの 出力は出力セルを介して、様々な要領をもって操作されることとなる。Background technology Logic blocks such as programmable logic arrays are widely known. example For example, U.S. Patent No. 4. 124. No. 899 is a programmable logic array and technical background and usage of field programmable logic arrays. Contains description. A typical programmable logic array is an AND array. It has multiple inputs through to a set of AND gates. AND called product term The output of the gate is fed through an OR array to a set of OR gates. OR game In short, the output of the programmable logic array is the output of the programmable logic array. Product terms can also be used as outputs, as explained in The output can be manipulated in various ways via the output cell.
プログラマブルロジックアレイに於ける典型的なＡＮＤ−ＯＲ形式はやや限定さ れたものとなっている。エクスクル−シブＯＲ（ＸＯＲ）機能や、非同期レジス タ制御及びクロッキング或いはＴ型及びＪ−に型フリップフロップ機能のエミュ レーションなど、ＡＮＤ−ＯＲ形式によっては容易に実現し得ない機能が存在す る。これらの機能は、アレイが、コンパレータ、カウンタ、パリティジェネレー タ或いは算術ロジックユニットとしての機能を果たすようにプログラムされる際 に有用である。典型的なＡＮＤ−ＯＲアレイを用いた場合には、このようなデバ イスを設計することは困難であって、アレイ内の貴重なロジックの資源の大きな 部分を消費してしまうという問題がある。The typical AND-OR format in programmable logic arrays is somewhat limited. It has become very popular. Exclusive OR (XOR) function and asynchronous register control and clocking or emulation of T-type and J-type flip-flop functions. There are functions that cannot be easily realized depending on the AND-OR format, such as Ru. These functions allow arrays to function as comparators, counters, and parity generators. when programmed to function as a data or arithmetic logic unit. It is useful for When using a typical AND-OR array, such a device is difficult to design and requires a large amount of valuable logic resources within the array. There is a problem that parts are consumed.
例えば、第１図に示されるようなカスケードＸＯＲ形式は、算術ロジックユニッ トやパリティジェネレータを設計する際に極めて有用である。第１図は、ＸＯＲ ゲート１０を示しており、その出力はＸＯＲゲート１１の入力に供給される。典 型的なＡＮＤ−ＯＲプログラマブルロジックアレイはＸＯＲゲートを含んでいな い。従って、ＸＯＲゲートが必要な場合には、第２図に示されるようなＡＮＤ− ＯＲ構造を用いてシミュレートしなければならない。この構造に於ては、２つの ＡＮＤゲート２０．２１の出力がＯＲゲート２２の入力に供給されるようになっ ている。これによっては、単一のＸＯＲゲートをシミュレートし得るのみである 。２つのカスケード接続されたＸＯＲゲートが必要な場合には、このような構造 を２つ必要とする。通常のＡＮＤ−ＯＲプログラマブルロジソクアレイは２組の ＯＲゲートに対して信号を供給するただ１組のＡＮＤゲートを備えるのみである ことから、第１のシミュレートされたＸＯＲゲートの出力は、再びアレイを介し てフィードバックされ、アレイ中の利用可能な限られた数のＡＮＤ及びＯＲゲー トのかなりの部分を消費しなければならない。For example, a cascaded XOR format as shown in Figure 1 uses an arithmetic logic unit This is extremely useful when designing bits and parity generators. Figure 1 shows the XOR A gate 10 is shown, the output of which is fed to the input of an XOR gate 11. Noriyoshi A typical AND-OR programmable logic array does not include XOR gates. stomach. Therefore, if an XOR gate is required, an AND- It must be simulated using an OR structure. In this structure, there are two The outputs of AND gates 20 and 21 are now fed to the inputs of OR gate 22. ing. This can only simulate a single XOR gate . If two cascaded XOR gates are required, such a structure Two are required. A typical AND-OR programmable logic array consists of two sets of It only has one set of AND gates that feed the OR gates. Therefore, the output of the first simulated XOR gate is again passed through the array. and the limited number of AND and OR games available in the array. A significant portion of the total cost must be consumed.
発明の開示 本発明は、プログラマブルロジックアレイなどのロジックブロックについて用い 得るような出力ロジックマクロセルを提供するものである。出力ロジックマクロ セルはＸＯＲゲート、ＯＲゲート、レジスタ及び複数のマルチプレクサを備えて おり、これらは、カスケードＸＯＲゲート、別のＯＬＭＣとの機能の共有或いは 非同期レジスタ制御及びクロッキングといった高められた機能能力をプログラマ に提供するように互いに接続される。更に、複数のＯＬＭＣの入力が、積項割り 当てアレイを介してロジックブロックの他の出力や積項にリンクされることによ り、ロジックブロックの出力の、対応するＯＬＭＣに対する分配に際する最大限 のフレキシビリティ−を可能にし、極めて複雑な機能の実現を可能にする。Disclosure of invention The present invention can be used for logic blocks such as programmable logic arrays. The present invention provides an output logic macrocell such as that shown in FIG. Output logic macro The cell includes an XOR gate, an OR gate, a register and multiple multiplexers. These include cascading XOR gates, sharing functionality with another OLMC, or Provides programmers with enhanced functional capabilities such as asynchronous register control and clocking connected to each other to provide for. Furthermore, multiple OLMC inputs are divided into product terms. by being linked to other outputs and product terms of the logic block through the input array. The maximum distribution of the logic block output to the corresponding OLMC is flexibility and the realization of extremely complex functions.
各ＯＬＭＣ内のマルチプレクサの１つが、ＸＯＲゲートの入力に接続された出力 を有する。このマルチプレクサの入力の１つはアースに接続される。アースに接 続された入力が選択された場合、ＸＯＲゲートは単に選ばれた信号を他の入力に 単に伝達する。要するに、ＸＯＲゲートが回路から取り除かれたことになる。One of the multiplexers in each OLMC has an output connected to the input of the XOR gate. has. One of the inputs of this multiplexer is connected to ground. connected to earth If a connected input is selected, the XOR gate simply transfers the selected signal to the other input. Simply communicate. In short, the XOR gate has been removed from the circuit.
ＯＬＭＣは更に、ＸＯＲ及びＯＲゲートをバイパスするバイパスバスをも含んで おり、これにより極めて高速な動作が可能となる。ＯＬＭＣは、レジスタされた 出力、または組合せロジック出力を提供する。The OLMC also includes a bypass bus that bypasses the XOR and OR gates. This enables extremely high-speed operation. OLMC is registered output, or provide a combinatorial logic output.
本発明の別の側面によれば、クロックパルスを発生するためにロジック回路が用 いられる。ロジックブロックにより構成されたクロックの出力は、高密度プログ ラマブルロジックデバイスのグローバルクロック分配システム及びアレイ内の入 力／出力セルクロックに接続される。According to another aspect of the invention, a logic circuit is used to generate the clock pulses. I can stay. The output of the clock configured by the logic block is a high-density program Global clock distribution system for RAMBLE logic devices and inputs within arrays Connected to power/output cell clock.
本発明は、添付の図面を参照した以下の記載により一層明瞭になるであろう。The invention will become clearer from the following description with reference to the accompanying drawings.
図面の簡単な説明 第１図は、カスケードＸＯＲ構造を示す。Brief description of the drawing FIG. 1 shows a cascaded XOR structure.
第２図は、ＯＲゲートの動作をシミュレートするために必要となるＡＮＤ及びＯ Ｒゲートの構造を示す。Figure 2 shows the AND and O required to simulate the operation of an OR gate. The structure of the R gate is shown.
第３図は、本発明に基づく出力ロジックマクロセルを示す。FIG. 3 shows an output logic macrocell according to the invention.
第４図は、本発明に基づく出力ロジックマクロセルが、プログラマブルロジック アレイの出力及び他の人力に接続される要領を示す。FIG. 4 shows that the output logic macrocell according to the present invention has a programmable logic Shows the output of the array and how it is connected to other human power.
第５図は、本発明の別の側面に基づくロジックブロックにより構成されたクロッ ク及びクロック分配ネットワークを示す。FIG. 5 shows a clock configured with logic blocks according to another aspect of the invention. Figure 2 shows a clock and clock distribution network.
第６図は、人力／出力セルを示す。Figure 6 shows the human power/output cell.
第７図は、本発明に基づく出力ロジックマクロセルによりエミュレートし得る３ 重ＸＯＲゲート構造を示す。FIG. 7 shows three A heavy XOR gate structure is shown.
Ｂの な−日 本発明についての説明は単に例示として与えられたもので何ら限定的なものでな いことを了解されたい。当業者であれば、以下の記載に基づき本発明を別の実施 例に適応することができる。B's day The description of the invention is given by way of example only and is not in any way limiting. I hope you understand that. Those skilled in the art will understand how to implement the present invention in other ways based on the following description. Examples can be adapted.
第３図は、本発明に基づく出力ロジックマクロセル（ＯＬＭＣ）３０ ａ示す。FIG. 3 shows an output logic macrocell (OLMC) 30a according to the present invention.
ＯＬＭＣ３０ａは３つの入力を有する。入力Ｐはプログラマブルロジックアレイ の積項から得られ、入力ＯＡはプログラマブルロジックアレイの出力に接続され たプログラマブル積項割り当てアレイから得られ、入力Ｉはプログラマブルロジ ックアレイの出力から直接得られる。これらの入力の接続要領については第４図 を参照して詳しく説明する。OLMC 30a has three inputs. Input P is programmable logic array is obtained from the product term of , and the input OA is connected to the output of the programmable logic array. The input I is obtained from a programmable product term assignment array with a programmable logic obtained directly from the output of the back array. For details on how to connect these inputs, see Figure 4. Please refer to the following for a detailed explanation.
入力Ｐはマルチプレクサ３０２ａの１つの人力に接続される。マルチプレクサ３ ０２ ａ ｓ ３０３ ａ ｓ ３１１ ａ及び３１６ａは全て、これらの状態 の何れかを選択するようにプログラムされたプログラマブルマルチプレクサから なる。Input P is connected to one input of multiplexer 302a. multiplexer 3 02 a s 303 a s 311 a and 316 a are all in these states from a programmable multiplexer programmed to select either Become.
マルチプレクサ３０２ａの第２人力は、ライン３０１ａを介して、ＯＬＭＣ３０ ａのライン３０８ａと同様な別のＯＬＭＣのラインに接続される。マルチプレク サ３０２ａの出力は、マルチプレクサ３０３ａの１つの人力に接続され、その他 方の入力は接地される。マルチプレクサ３０３ａの出力はエクスクル−シブＯＲ （ＸＯＲ）ゲート３０９ａの人力に信号を供給する。入力ＯＡは、ＯＲゲート３ ０６ａを介してＸＯＲゲート３０９ａの他方の人力に接続される。The second power of multiplexer 302a is connected to OLMC 30 via line 301a. It is connected to another OLMC line similar to line 308a of a. multiplex The output of the multiplexer 302a is connected to one input of the multiplexer 303a and the other The other input is grounded. The output of multiplexer 303a is exclusive OR (XOR) provides a signal to the gate 309a. Input OA is OR gate 3 06a to the other power of the XOR gate 309a.
ＯＲゲート３０６ａの出ツノはまた、上記したように、隣接するＯＬＭＣに於け るライン３０１ａに対応するラインに接続されたライン３０８ａに接続されてい る。The output of the OR gate 306a is also connected to the adjacent OLMC as described above. line 308a which is connected to the line corresponding to line 301a. Ru.
ＸＯＲゲート３０９ａの出力はマルチプレクサ３１１ａの１つの入力に供給され る。入力Ｉはマルチプレクサ３１１ａの他方に入力に接続される。マルチプレク サ３１１ａの出力はＤ型フリップフロップ３１３ａの入力に接続される。フリッ プフロップ３１３ａの出力は、マルチプレクサ３１６ａの入力の一方に接続され 、その他方の入力は、ライン３１５ａを介してマルチプレクサ３１１ａの出力に 接続される。マルチプレクサ３１６ａの出力は、バッファ３１８ａを介して送り 出され、バッファ３１８ａの出力はＯＬＭＣ３０ａの出力を構成する。The output of XOR gate 309a is fed to one input of multiplexer 311a. Ru. Input I is connected to the other input of multiplexer 311a. multiplex The output of the sensor 311a is connected to the input of a D-type flip-flop 313a. Furi The output of the flop 313a is connected to one of the inputs of the multiplexer 316a. , the other input is connected to the output of multiplexer 311a via line 315a. Connected. The output of multiplexer 316a is routed through buffer 318a. The output of buffer 318a constitutes the output of OLMC 30a.
クロックパルスは、ライン３２０ａを介してフリップフロップ３１３ａのクロッ ク入力に供給されるが、ライン３２０ａは他のＯＬＭＣに於ける同様なり型フリ ップフロップにも接続されている。リセット信号は、ライン３１９ａを介してフ リップフロップ３１３ａのリセット端子に接続され、同様に他のＯＬＭＣに於け る同様なフリップフロップのリセット端子にも送られる。The clock pulse is connected to the clock of flip-flop 313a via line 320a. line 320a is connected to a similar input in other OLMCs. It is also connected to a flip-flop. The reset signal is sent via line 319a. It is connected to the reset terminal of the flip-flop 313a, and similarly in other OLMCs. It is also sent to the reset terminal of a similar flip-flop.
第４図は４つのＯＬＭＣ３０ａ、３０ｂ、３０ｃ及び３０ｄがプログラマブルロ ジックアレイ４０に接続される要領を示す。このプログラマブルロジックアレイ ４０は、第４図に於ては出力部分のみが示されているが、同一出願人による出願 （代理人整理番号Ｍ−１６４０）（ＰＣＴ／ＵＳ９２１０３５７５；Ｗｏ ９２ ／２０１５９）の第１図に示された形式のＡＮＤ−ＯＲプログラマブルロジック アレイからなる。プログラマブルロジックアレイ４０等のプログラマブルロジッ クアレイは、しばしば、上記した出願の第４図に示されるような高密度プログラ マブルロジックデバイス（ＨＤＰＬＤ）等のより複雑なデバイスに於てロジック ブロックとして他のプログラマブルロジックアレイと組み合わされて機能する。Figure 4 shows four OLMCs 30a, 30b, 30c and 30d in a programmable 4 shows how to connect to the logic array 40. This programmable logic array 40 is an application filed by the same applicant, although only the output part is shown in Figure 4. (Agent reference number M-1640) (PCT/US92103575; Wo 92 /20159) AND-OR programmable logic of the form shown in Figure 1 of Consists of an array. Programmable logic such as programmable logic array 40 Quarays are often used for high-density programming as shown in Figure 4 of the above-mentioned application. Logic in more complex devices such as Mable Logic Devices (HDPLDs) It functions as a block in combination with other programmable logic arrays.
ラインＰ Ｏ−Ｐ １．９は、プログラマブルロジックアレイ４０の積項を表ず 。積項ＰＯ−Ｐ３は、ＯＲゲート４００の入力に接続され、積項Ｐ４〜Ｐ７は、 ＯＲゲート４０１の入力に接続され、積項Ｐ８〜ｐＨは、ＯＲゲート４０２の入 力に接続され、積項Ｐ１３〜Ｐ１６は、ＯＲゲ］ト４０３の入力に接続され、積 項Ｐ１７〜Ｐ１９は、ＯＲゲート４０４の入力に接続される。積項ＰＯは、マル チプレクサ４０７に供給され、該マルチプレクサにより、ＯＬＭＣ３０ｄのＰＯ 大入力対して選択的に接続される。積項Ｐ４は、マルチプレクサ４０８に供給さ れ、該マルチプレクサにより、ＯＬＭＣ３０ｃの２４人力に対して選択的に接続 される。積項Ｐ８は、マルチプレクサ４０９に供給され、該マルチプレクサによ り、ＯＬＭＣ３０ｂの２８人力に対して選択的に接続される。積項Ｐ１３は、マ ルチプレクサ４１１に供給され、該マルチプレクサにより、ＯＬＭＣ３０ａのＰ １３人力に対して選択的に接続される。The line P O-P 1.9 represents the product term of the programmable logic array 40. . The product term PO-P3 is connected to the input of the OR gate 400, and the product terms P4-P7 are It is connected to the input of OR gate 401, and the product term P8~pH is connected to the input of OR gate 402. The product terms P13 to P16 are connected to the input of the OR gate 403, and the product terms P13 to P16 are connected to the input of the OR gate 403 to Terms P17-P19 are connected to inputs of OR gate 404. The product term PO is is supplied to multiplexer 407, which multiplexer outputs the PO of OLMC30d. Selectively connected to large input. Product term P4 is supplied to multiplexer 408. The multiplexer selectively connects to the 24 power of OLMC30c. be done. Product term P8 is fed to multiplexer 409 and is and is selectively connected to the 28 manpower of the OLMC 30b. The product term P13 is P of the OLMC 30a is supplied to the multiplexer 411, and the P 13 selectively connected to human power.
積項Ｐ１２はマルチプレクサ４１０に供給される。マルチプレクサ４１０の１つ の出力が、ＯＲゲート４０５の入力に接続されており、その他方の人力がＯＲゲ ート４０２の出力に接続されている。マルチプレクサ４１０の他方の出力は、マ ルチプレクサ４１３の入力に接続されている。Product term P12 is provided to multiplexer 410. One of the multiplexers 410 The output of is connected to the input of OR gate 405, and the other human power is connected to the output of port 402. The other output of multiplexer 410 is It is connected to the input of multiplexer 413.
積項Ｐ１９はマルチプレクサ４１２に接続されており、マルチプレクサ４１２の 一方の出力がＯＲゲート４０４の入力に接続され、マルチプレクサ４１２の他方 の出力がマルチプレクサ４１３の入力に接続されている。Product term P19 is connected to multiplexer 412, and One output is connected to the input of OR gate 404 and the other of multiplexer 412. The output of is connected to the input of multiplexer 413.
このようにして、プログラマブルロジックアレイの４つの主な出力が、ＯＲゲー ト４００．４０１．４０５．４０６のそれぞれの出力により与えられる。マルチ プレクサ４０７〜４１２の状態に応じて、積項ＰＯ１Ｐ４、Ｐ８、ＰＩ３、ＰＩ ３、Ｐ２ＯがそれぞれＯＲゲート４００．４゜１．４０５．４０６により提供さ れるＯＲ機能に含まれ或いは含まれないものとすることができる。ＯＲゲート４ ゜０１４０１．４０５．４０６の出力は、積項割り当てアレイ４１４に接続され ている。積項割り当てアレイ４１４は、ＯＲゲート４００．４０１．４０５．４ ０６の出力が、ＯＬ Ｍ Ｃ３０ａ 〜３０ ｄ （ｆ） ＯＲゲート３０６ ａ 〜３０６ ｄ ｉ、：於て任意の組合せをもってＯＲ処理されるように完成 したアレイをなすプログラマブル接続を備えている。積項割り当てアレイ４１４ については、同一出願人による出願（代理人整理番号Ｍ−１５９７）（ＰＣＴ／ ＵＳ９２１０３５９８；Ｗｏ ９２／２０１５８）に詳しく記載されており、そ の記載を参照されたい。In this way, the four main outputs of the programmable logic array can be 400.401.405.406. multi Depending on the state of the plexers 407 to 412, the product terms PO1P4, P8, PI3, PI 3. P2O is provided by OR gate 400.4゜1.405.406 respectively. It may or may not be included in the OR function. OR gate 4 The output of ゜01401.405.406 is connected to the product term assignment array 414. ing. Product term assignment array 414 includes OR gates 400.401.405.4 The output of 06 is OL M C30a~30d (f) OR gate 306 a ~ 306 d i,: Completed so that it can be ORed with any combination It has programmable connections that form an array of Product term assignment array 414 , the application filed by the same applicant (agent docket number M-1597) (PCT/ No. 92103598; Wo 92/20158). Please refer to the description.
ＯＲゲート４００．４０１の出力も、ＯＬＭＣ３０ｄ。The outputs of OR gates 400 and 401 are also OLMC30d.
３０ｃに於けるライン３１０ｄ及び３１０ｃに接続されていると共に、アレイ４ １４に向けても送り込まれる。ＯＲゲート４０２．４０３の出力も、ツレぞれＯ ＬＭｃ３０ｂ。30c and connected to lines 310d and 310c at array 4 It will also be sent towards the 14th. The outputs of OR gates 402 and 403 are also different. LMc30b.
３０ａのライン３１０ｂ及び３１０ａに接続されていると共に、ＯＲゲート４０ ５．４０６の入力にもそれぞれ接続されている。30a and connected to lines 310b and 310a of OR gate 40. They are also connected to the inputs of 5.5 and 406, respectively.
グローバルクロックパルスラインＣＬＫＯ，ＣＬＫＩ及びＣＬＫ２は、４−ウェ イマルチプレクサ４１５の人力に接続されており、該マルチプレクサの第４の入 力が、マルチプレクサ４１０を介して積項Ｐ１２に接続されている。Global clock pulse lines CLKO, CLKI and CLK2 are 4-way the fourth input of the multiplexer 415; A power is connected to product term P12 via multiplexer 410.
マルチプレクサ４１５の出力及びその相補信号が、マルチプレクサ４１６の入力 に供給され、該マルチプレクサの出力がレジスタ３１３ａ〜３１３ｄのクロック 端子に供給される。The output of multiplexer 415 and its complementary signal are the inputs of multiplexer 416. The output of the multiplexer is supplied to the clocks of registers 313a to 313d. Supplied to the terminal.
積項Ｐ１２、Ｐ２Ｏは、マルチプレクサ４１０，４１２を介してマルチプレクサ ４１３の入力にそれぞれ接続される。マルチプレクサ４１３の出力は、マルチプ レクサ４１８の入力に接続され、その他方の入力は接地されている。The product terms P12 and P2O are multiplexed via multiplexers 410 and 412. 413 inputs, respectively. The output of multiplexer 413 is It is connected to an input of lexer 418, and the other input is grounded.
マルチプレクサ４１８の出力は、リセット信号の相補信号を用いてＯＲゲート４ １９によりＯＲ処理され、ＯＲゲート４１９の出力が、それぞれフリップフロッ プ３１３ａ〜３１３ｄのリセット端子に接続される。The output of multiplexer 418 is connected to OR gate 4 using the complementary signal of the reset signal. 19, and the output of the OR gate 419 is output to each flip-flop. It is connected to the reset terminal of pins 313a to 313d.
クロックラインＣＬＫＩ、ＣＬＫ２は、第５図に示される形式のクロック分配ネ ットワークに接続することができる。第５図に於て、ロジックブロック５０は、 ４つの入力ＱＯ１Ｑ１、Ｑ２、Ｑ３を有するプログラマブルロジックアレイを含 む。ロジックブロックは、内部クロックパルスを提供するべく選択され、それ以 外の場合には通常のロジックブロックとして機能するような複数のロジックブロ ックの１つからなるものであって良い。ピンＹＯ１Ｙ１、Ｙ２、Ｙ３は、例えば ＨＥＤＰＬＤ等のプログラマブルロジックデバイスのための専用の入力ビンをな し、第４．５図に示された構造はその一部をなすものである。ラインｌ０ＣＬＫ ＯＴ、ｌ０ＣＬＫＯＢ、ｌ０ＣＬＫＩＴ、ｌ０ＣＬＫＩＢは、デバイスに於ける 入出力（Ｉｌｏ）セルに至るクロックラインであって、その一実施例が第６図に ついて以下に説明される。ラインｌ０ＣＬＫＯＴ及びｌ０ＣＬＫＩＴは、デバイ スの一方の側に於けるＩ１０セルに接続され、ｌ０ＣＬＫＯＢ、ｌ０ＣＬＫＩＢ は、デバイスの他方の側に於けるＩ１０セルに接続されている。各１１０セルは 、セルに供給されるクロックパルスの１つを選択し得るマルチプレクサを有する 。ラインＣＬＫＯ１ＣＬＫ１、ＣＬＫ２はデバイス全体のためのグローバルクロ ックラインである。Clock lines CLKI, CLK2 are clock distribution networks of the type shown in FIG. network. In FIG. 5, the logic block 50 is Contains a programmable logic array with four inputs QO1Q1, Q2, Q3. nothing. A logic block is selected to provide internal clock pulses and Multiple logic blocks that otherwise function as regular logic blocks It may consist of one of the following blocks. Pins YO1Y1, Y2, Y3 are for example Provides dedicated input bins for programmable logic devices such as HEDPLDs. However, the structure shown in FIG. 4.5 forms a part of it. Line l0CLK OT, l0CLKOB, l0CLKIT, l0CLKIB are An example of a clock line leading to an input/output (Ilo) cell is shown in FIG. This will be explained below. Lines l0CLKOT and l0CLKIT are device l0CLKOB, l0CLKIB is connected to the I10 cell on the other side of the device. Each 110 cells are , has a multiplexer capable of selecting one of the clock pulses supplied to the cell. . Lines CLKO1CLK1, CLK2 are global clocks for the entire device. This is the check line.
第５図に於て、ピンＹＯはＣＬＫＯに介してハードワイヤ即ち物理的に結線され ており、メインシステムクロックを構成する。ラインＣＬＫＩは、ロジックブロ ック５０のピンＹ１または出力ＱＯに接続されることができる。ラインＣＬＫ２ は、ロジックブロック５０のピンＹ２または出力Ｑ１に接続されることができる 。ラインＩ ＯＣＬ Ｋ ＯＴ。In Figure 5, pin YO is hardwired or physically connected through CLKO. and constitutes the main system clock. Line CLKI is logic block can be connected to pin Y1 of block 50 or to output QO. Line CLK2 can be connected to pin Y2 or output Q1 of logic block 50 . Line I OCL K OT.
１０ＣＬＫＯＢ、ｌ０ＣＬＫＩＴ、０ＩＣＬＫＩＢは、ピンＹＯまたはＹｌの何 れにも接続されないものであってよいが、図示された要領に従い、ピンＹ２、Ｙ ３及び出力ＱＯ〜Ｑ３に接続されることができる。10CLKOB, l0CLKIT, 0ICLKIB are any pins YO or Yl. Although it may not be connected to either pin Y2 or Y2 according to the illustrated procedure, 3 and outputs QO to Q3.
第４図に示されるように、積項Ｐ１９は、マルチプレクサ４１２を介してライン ４１７に接続されてよく、該ラインは第６図に示されるようにＩ１０セルに接続 されている。As shown in FIG. 417 and the line is connected to the I10 cell as shown in FIG. has been done.
ライン４１７は出力イネーブル信号を伝送する。第６図に示されるように、出力 イネーブルライン４１７は、マルチプレクサ６００及び６０１を介して送り出さ れるが、マルチプレクサ６０１は、真値信号または相補信号を選択することがで きる。マルチプレクサ６０１の出力は、３安定バツフア６０２の制御端子に接続 されている。３安定バツフア６０２が、ライン４１７上の信号によりイネーブル されたとき、ライン６０３または６０４上の出力信号をＩ１０ビン６０５に伝送 する。ライン６０３または６０４は、マルチプレクサ６０６により選択され、マ ルチプレクサ６０７は、真価信号またはその相補信号が６０５により伝送される のを許容する。Line 417 carries an output enable signal. As shown in Figure 6, the output Enable line 417 is routed through multiplexers 600 and 601. However, multiplexer 601 can select the true value signal or the complementary signal. Wear. The output of multiplexer 601 is connected to the control terminal of tristable buffer 602. has been done. Tristable buffer 602 is enabled by a signal on line 417 transmits the output signal on line 603 or 604 to I10 bin 605 when do. Line 603 or 604 is selected by multiplexer 606 and The multiplexer 607 receives the true value signal or its complementary signal via 605. allow.
３安定バツフア６０２が、ライン４１７上でディスエーブルされた場合、ビン６ ０５は入力ビンとして機能する。If tristable buffer 602 is disabled on line 417, then bin 6 05 functions as an input bin.
このモードに於ては、３安定バツフア６０２は開回路として機能し、ビン６０５ に接続された側が浮動状態にされる。In this mode, tristable buffer 602 functions as an open circuit and bin 605 The side connected to is left floating.
出力信号は、ビン６０５から、バッファ６０８を通過してマルチプレクサ６０９ に供給される。マルチプレクサ６０９が適切にセットされていれば、信号がバッ ファ６１０から、デバイス内の入力回路に供給される。或いは、入力信号がマル チプレクサ６１１及びレジスタ／ラッチ６１２にラウティングされる。レジスタ ／ラッチ６１２に於ては、入力信号を、マルチプレクサ６０９を経てデバイス内 の内部接続に送られる前に、適宜レジスタ処理或いはラッチ処理されるものであ って良い。ラインｌ０ＣＬＫＯＴは、第５図のクロック分配ネットワークから送 り込まれ、それらの一方に於けるクロックパルスが、マルチプレクサ６１３真／ 相補選択マルチプレクサ６１４を介して、レジスタ／ラッチ６１２のクロック端 子に組み込まれる。The output signal is passed from bin 605 through buffer 608 to multiplexer 609. supplied to If multiplexer 609 is set properly, the signal will From the filter 610, it is supplied to input circuitry within the device. Or the input signal is It is routed to multiplexer 611 and register/latch 612. register /Latch 612 sends the input signal to the device via multiplexer 609. It is registered or latched as appropriate before being sent to the internal connections of the That's good. Line 10CLKOT is sent from the clock distribution network of Figure 5. The clock pulse at one of them is input to multiplexer 613 true/ The clock end of the register/latch 612 via complementary select multiplexer 614 incorporated into the child.
更に、Ａ Ｗ Ｅ Ｌ Ｌ Ｍ Ｃ３０ａ 〜３０ ｄが、第４．５．６図に示 された要領をもって接続された場合に果たし得る機能の広い範囲を示している。Furthermore, A W E L L M C30a to 30 d are shown in Figure 4.5.6. It shows the wide range of functions that can be performed when connected in a specified manner.
１、カス −ｊＸＯＲゲー カスケードＸＯＲゲート構造を提供するために、第１図に示されるように、ＸＯ Ｒゲート１０が、第２図に示されたＡ Ｎ Ｄｌｏ Ｒゲート構造により、プロ グラマブルロジックアレイに於てシミュレートされる。このようにして、プログ ラマブルロジックアレイが、ＡＮＤゲートの２つが第２図に示されるようにＯＲ ゲートに接続されるような要領をもってプログラムされる。1. Cas -jXOR game To provide a cascaded XOR gate structure, the XO The R gate 10 is configured by the AN Dlo R gate structure shown in FIG. Simulated in a grammable logic array. In this way, the program The RAMBLE logic array is configured such that two of the AND gates are ORed as shown in Figure 2. It is programmed in such a way that it is connected to a gate.
例えば、ＯＲゲート４００を、ＯＲゲート２２に対応するものとして選択するこ とができる。ＯＲゲート４００の出力は、積項割り当てアレイ４１４に送られる 。アレイ４１４は、ＯＲゲート４００の出力が、ライン３０５ａを介してＯＬ Ｍ Ｃ３０ａに於けるＯＲゲート３０６ａの人力に送られるようにプログラムさ れる。ＯＲゲート３０６ａは、ライン３０５ａ上の信号をＸＯＲゲート３０９ａ の入力に供給する。For example, OR gate 400 may be selected as corresponding to OR gate 22. I can do that. The output of OR gate 400 is sent to product term assignment array 414. . Array 414 connects the output of OR gate 400 to OL via line 305a. Programmed to be sent to the human power of OR gate 306a in M C30a It will be done. OR gate 306a converts the signal on line 305a to XOR gate 309a. feed the input of
マルチプレクサ４１１は、積項ＰＩ３上の信号が、マルチプレクサ３０２ａの入 力に流れ込むようにプログラムされるが、マルチプレクサ３０２ａは、この信号 をマルチプレクサ３０３ａに送り、該マルチプレクサにより信号がＸＯＲゲート ３０９ａの第２の人力に送り込まれるようにされる。このようにして、ＸＯＲゲ ート３０９ａが、第１図に於けるＸＯＲゲート１１に対応するものとして機能す ることができる。The multiplexer 411 inputs the signal on the product term PI3 to the input of the multiplexer 302a. multiplexer 302a is programmed to flow this signal into is sent to the multiplexer 303a, and the multiplexer converts the signal into an XOR gate. 309a to be sent to the second manpower. In this way, The gate 309a functions as a counterpart to the XOR gate 11 in FIG. can be done.
或いは、アレイ４１４に於けるライン３０５ａに対して適切な接続を行うことに より、ＯＲゲート３０６ａを、第２図に於けるＯＲゲートに対応するものを構成 するように１つまたは複数のＯＲゲート４００〜４０６を含むものとすることが できる。ここで、ＯＲゲート２２は、ＸＯＲゲ）３０９ａに対して信号を供給す る。Alternatively, by making appropriate connections to line 305a in array 414. Therefore, the OR gate 306a is configured to correspond to the OR gate in FIG. may include one or more OR gates 400-406 to can. Here, the OR gate 22 supplies a signal to the XOR gate 309a. Ru.
ＸＯＲゲート３０９ａの出力は、マルチプレクサ３１１ａを介して、レジスタ３ １３ａの入力にラウティングされ、レジスタされた信号はマルチプレクサ３１６ ａを介してＯＬ Ｍ Ｃ３０ａの出力０に供給される。或いは組み合わせ出力が 所望される場合には、マルチプレクサ３１６ａがマルチプレクサ３１１ａの出力 に直接接続されるようにプログラムされることができる。The output of the XOR gate 309a is sent to the register 3 via the multiplexer 311a. The signal routed and registered to the input of 13a is sent to multiplexer 316. It is supplied to output 0 of OL M C30a via a. Or the combined output If desired, multiplexer 316a outputs the output of multiplexer 311a. can be programmed to be connected directly to the
カスケードＸＯＲゲート機能は、カウンタ、算術ロジックユニット、パリティ− ジェネレータ及びコンパレータ等の応用に於て極めて有用である。Cascaded XOR gate function includes counter, arithmetic logic unit, parity It is extremely useful in applications such as generators and comparators.
２．６ クロッ パルス 積項ＰＩ３上の信号は、マルチプレクサ４１０及びマルチプレクサ４１５を介し て、マルチプレクサ４１６の真値または相補値入力の何れかに供給されるように 送り出すことができる。この信号は、マルチプレクサ４１６から、更にレジスタ ３１３ａ〜３１３ｄのクロック入力に送られる。2.6 Clock pulse The signal on product term PI3 is passed through multiplexer 410 and multiplexer 415. so that it is supplied to either the true value or complementary value input of multiplexer 416. can be sent out. This signal is sent from multiplexer 416 to a further register. 313a-313d clock inputs.
このようにして、積項Ｐ１２に於て所望される任意の信号を供給することにより 、レジスタ３１３ａ〜３１３ｄをドライブするために非同期クロックパルスを用 いることができる。或いは、マルチプレクサ４１５をプログラムすることにより 、外部源から得られた同期グローバルクロックパルスからなるものであってよい ラインＣＬＫ、、ＣＬＫＩまたはＣＬＫ２上のグローバルクロックパルスを伝送 するようにすることもできる。ラインＣＬＫＯ，ＣＬＫＩ及びＣＬＫ２の信号の 信号源となり得るものについては、以下に設ける内部クロック構造についての記 載に於いて更に詳しく説明される。In this way, by providing any desired signal in the product term P12, , using asynchronous clock pulses to drive registers 313a-313d. I can be there. Alternatively, by programming multiplexer 415 , may consist of synchronous global clock pulses obtained from an external source. Transmits global clock pulses on lines CLK, CLKI or CLK2 You can also do this. of the signals on lines CLKO, CLKI and CLK2. For possible signal sources, see the notes on the internal clock structure provided below. This will be explained in more detail in the article.
このようにして、レジスタ３１３ａを、クロックパルスを用いて同期的にクロッ クしたり、或いは積項ＰＩ３上に於けるクロックを用いて非同期的にクロックす ることができる。マルチプレクサ４１５によりクロックパルスの極性の何れかを 選択することができる。非同期クロックパルスはプログラマブルロジックアレイ の入力に対するロジック機能となることができる。マルチプレクサ４１０を適当 にプログラムすることにより、積項Ｐ１２を、ロジック機能として或いは非同期 クロックパルスを提供するために用いることができる。In this way, register 313a can be clocked synchronously using clock pulses. or asynchronously using the clock on the product term PI3. can be done. The multiplexer 415 selects either polarity of the clock pulse. You can choose. Asynchronous clock pulses programmable logic array can be a logic function for the input of Appropriate multiplexer 410 By programming the product term P12 as a logic function or as an asynchronous It can be used to provide clock pulses.
３、丈ｉ工上１訳 積項Ｐ１２またはＰＩ３上の信号はマルチプレクサ４１３を介して送り出すこと ができる。マルチプレクサ４１３からは、マルチプレクサ４１８を介してＯＲゲ ート４１９の入力に信号が送られ、更にフリップフロップ３１３ａ〜３１３ｄの リセット端子に送られる。このようにして、リセット機能が、積項Ｐ１２または 積項Ｐ１９の何れかの信号により提供される。或いは、マルチプレクサ４１８の 接地された入力が選択された場合には、第４図に示された構造の外部の信号源か ら、他の入力を介してＯＲゲート４１９に供給される。その場合には、積項Ｐ１ ２及びＰＩ３を用いることができる。3, length i engineering 1 translation The signal on product term P12 or PI3 is sent out via multiplexer 413. Can be done. From multiplexer 413, an OR gate is output via multiplexer 418. A signal is sent to the input of the gate 419, and the signal is sent to the input of the flip-flop 313a to 313d. Sent to the reset terminal. In this way, the reset function can be applied to the product term P12 or It is provided by either signal of the product term P19. Alternatively, the multiplexer 418 If a grounded input is selected, the signal source external to the structure shown in Figure 4. are supplied to the OR gate 419 via other inputs. In that case, the product term P1 2 and PI3 can be used.
４、直ガ不主ニブ丑 マルチプレクサ４１２をプログラムすることにより、積項ＰＩ３上の信号をライ ン４１７に転送することができる。4. Direct gas nib ox By programming multiplexer 412, the signal on product term PI3 is 417.
ライン４１７は、第６図に示された対応セルに於ける３安定バツフア６０２の制 御ターミナルに接続されている。上記したように、３安定バツフア６０２は、イ ネーブルライン４ｆｆ−７上の信号に応じて、■０ピン６０５から信号が送り出 されるように閉じられＩ；スイッチとして或いは入力モードのためのビン６０５ が選択された場合には開かれたスイッチとして機能することができる。Line 417 represents the control of tristable buffer 602 in the corresponding cell shown in FIG. connected to your terminal. As mentioned above, the tristable buffer 602 In response to the signal on enable line 4ff-7, a signal is sent from ■0 pin 605. Bin 605 as a switch or for input mode can function as an open switch if selected.
積項Ｐ１９は、出力イネーブル信号を提供するために利用されていない場合には 、１つのロジック機能を提供するために利用することができる。If the product term P19 is not utilized to provide an output enable signal, , can be used to provide one logic function.
５．１皿共有 第４図に示されるように、ＯＲゲート３０６ａ〜３０６ｄのそれぞれの出力が、 ＯＬ Ｍ Ｃ３０ａ〜３０ｄに於けるマルチプレクサ３０２ａ〜３０２ｄの入力 にそれぞれ接続されることができる。例えば、アレイ４１４を介して、更にライ ン３０５ｂを経てＯＬＭＣ３０ｂに供給される信号は、ＯＲゲート３０６ｂに於 いてＯＲ処理され、その出力がＯＬ Ｍ Ｃ３０ａに於けるマルチプレクサ３０ ２ａの入力と共有される。同様に、ＯＲゲート３０６Ｃの出力は、マルチプレク サ３０２ｂの入力により共有され、ＯＲゲート３０６ｄの出力は、マルチプレク サ３０２ｃの入力により共有され、ＯＲゲート３０６ａの出力は、マルチプレク サ３０２ｄの人力により共有される。5. Sharing one plate As shown in FIG. 4, the output of each of OR gates 306a-306d is Inputs of multiplexers 302a to 302d in OL M C30a to 30d can be connected to each. For example, through array 414, The signal supplied to OLMC 30b via pin 305b is input to OR gate 306b. The output is ORed and the output is sent to the multiplexer 30 in the OL M C30a. It is shared with the input of 2a. Similarly, the output of OR gate 306C is The output of OR gate 306d is shared by the input of The output of OR gate 306a is shared by the input of shared by the human power of the server 302d.
マルチプレクサ３０２ａ 〜３０２ｄ、３０３ａ 〜３０３ｄが、共有された信 号がＸＯＲゲート３０９ ａ 〜３０９ ｂのそれぞれの入力に達し得るように プログラムされた場合、共有された信号は、ＯＲゲート３０６ａ〜３０６ｄから の信号出力と共にＸＯＲ処理される。これにより、アレイ４１４からの２つのＡ ＮＤ−ＯＲ機能の間にＸＯＲ能力を与えることができる。例えば、第７図に示さ れた３０ＸＯＲゲ一トロジツク回路を、上記した要領をもって１つのＯＲゲート ４００及び２つのＡＮＤゲートを用いてＸＯＲゲート７０をシミュレートするこ とにより提供することができる。同様に、ＸＯＲゲート７１をシミュレートする ために、ＯＲゲート４０１を２つのＡＮＤゲートに接続し、ＯＲゲ−１４０１の 出力はアレイ４１４及びライン３０５ ｂ、更にＯＲゲート３０６ｂを通過よう にラウティングされる。Multiplexers 302a to 302d, 303a to 303d so that the signal can reach each input of the XOR gates 309a to 309b. If programmed, the shared signals from OR gates 306a-306d XOR processing is performed with the signal output of . This results in two A XOR capability can be provided between ND-OR functions. For example, as shown in Figure 7. The 30XOR gate logic circuit obtained by 400 and two AND gates to simulate the XOR gate 70. It can be provided by Similarly, simulate the XOR gate 71 For this purpose, OR gate 401 is connected to two AND gates, and OR gate 1401 The output will pass through array 414 and line 305b, and then through OR gate 306b. routed to.
ＯＲゲート３０６ｂの出力からの信号はライン３０１ａ及びマルチプレクサ３０ ２ ａ、３０３ ａを経て、ＸＯＲゲー１−３０９ａの他方の入力に供給され、 このＸＯＲゲートは第７図に於けるＸＯＲゲート７２と同様に機能する。The signal from the output of OR gate 306b is routed to line 301a and multiplexer 30. 2a and 303a, and is supplied to the other input of the XOR game 1-309a, This XOR gate functions similarly to XOR gate 72 in FIG.
この能力は、コンパレータ、パリティジェネレータ或いは算術ロジックライトな どのデバイスのためのＸＯＲ機能の実行に極めて有用である。This ability can be used with comparators, parity generators or arithmetic logic lights. Extremely useful for performing XOR functions for any device.
６．１及カリ−Ｋ フ１ツ °フロラ 第２図について前記したように、１つのＯＲゲート４００を、２つのＡＮＤゲー トに接続して１つのＸＯＲゲートをシミュレートすることにより、１つのＴ型ま たはＪ−に型フリップフロップをエミュレートすることができる。マルチプレク サ４１１を選択し、積項ＰＩ３上の信号、マルチプレクサ３０２ａ及び３０３ａ を介して他のＸＯ’ＲＯＲゲート３０６Ｃの入力に供給することができる。この 構造は、Ｔ型またはＪ−に型フリップフロップとして作動する。或いは、ＯＲゲ ート４０１．４０３または４０５の１つ及びマルチプレクサ４０７．４０８また は４０９の１つをこの機能を提供するために選択することができる。6.1 and Cali-K Flora As described above with respect to FIG. 2, one OR gate 400 can be replaced by two AND gates. one T-type or or a J-type flip-flop. multiplex The signal on product term PI3, multiplexer 302a and 303a to the input of another XO'ROR gate 306C. this The structure operates as a T-type or J-type flip-flop. Or OR game one of the ports 401.403 or 405 and the multiplexer 407.408 or may select one of the 409 to provide this functionality.
７、ＸＯＲゲー −スエーブル マルチプレクサ３０３ａ〜３０３ｄが、それらの接地された入力を選択するよう にプログラムされた場合、ＸＯＲゲート３０９ａ〜３０９ｄは事実上ディスエー ブルされ、ＯＲゲート３０６ａ〜３０６ｂの信号出力を伝送するようになる。こ れにより、ＯＲゲート４００．４０１．４０５及び４０６の出力が、任意の組合 せをもってＯＲゲート３０６ａ〜３０６ｄに於いてＯＲ処理され、極めて複雑な ロジック機能を果たす能力を得ることができる。例えば、積項ＰＯ−０１９の全 てを、ＯＲゲート３０６ａ 〜３０６ｄに於いてＯＲ処理することもできる。7. XOR game - Sable Multiplexers 303a-303d select their grounded inputs. XOR gates 309a-309d are effectively disabled when programmed to and transmits the signal outputs of OR gates 306a-306b. child This allows the outputs of OR gates 400, 401, 405 and 406 to match any combination. This is then ORed in OR gates 306a to 306d, resulting in an extremely complicated Gain the ability to perform logic functions. For example, all of the product term PO-019 It is also possible to perform OR processing in OR gates 306a to 306d.
８、 クロ・・り １ 第４〜６図は、様々なりロックキングの方法があることを示している。積項Ｐ１ ２により提供されるクロックパルスは、マルチプレクサ４１５及び４１６により 、レジスタ３１３ａ〜３１３ｄをクロックするために用いることができる。ライ ンＣＬＫＯ，ＣＬＫＩまたはＣＬＫ２を介してレジスタをクロックすることもで きる。ＣＬＫＯは、ピンＹＯにより受け取られるグローバルクロックパルスを常 に提供する（第５図）。ラインＣＬ Ｋ １及びＣＬＫ２をビンＹ１またはＹ２ に接続することもできる。ラインＣＬＫＩ及びＣＬＫ２も、第５図に示されたプ ログラマブル接続によりクロックロジックブロック５０のＱＯまたはＱ１出力に 接続することもできる。このように、レジスタ３０３ａ〜３０３ｄは、積項Ｐ１ ２、ロジックブロック５０のＱＯまたはＱ１出力或いは外部デバイス（ピンＹＯ １Ｙ１及びＹ２）からクロックパルスを受け取ることができる。8. Kuro・ri 1 Figures 4-6 show that there are various methods of locking. Product term P1 2 is provided by multiplexers 415 and 416. , can be used to clock registers 313a-313d. Rai It is also possible to clock the register through the pins CLKO, CLKI or CLK2. Wear. CLKO always receives global clock pulses received by pin YO. (Figure 5). Lines CL K K1 and CLK2 to bin Y1 or Y2 It can also be connected to. Lines CLKI and CLK2 are also Programmable connection to QO or Q1 output of clock logic block 50 You can also connect. In this way, the registers 303a to 303d store the product term P1 2. QO or Q1 output of logic block 50 or external device (pin YO 1Y1 and Y2).
第６図に示されたＩ１０セルに於けるレジスタ／ラッチ６１２は、Ｙ２またはＹ ３上の、デバイス外のクロックパルス或いはロジックブロック５０のＱｌ、Ｑ２ またはＱ３出力からクロックパルスを受け取ることができる。The register/latch 612 in the I10 cell shown in FIG. 3, clock pulses outside the device or Ql, Q2 of the logic block 50 Or it can receive clock pulses from the Q3 output.
９．ベニべ丞崖力 マルチプレクサ３１１〜３１１が、ライン３１０〜３１０からの信号を転送する ようにプログラムされた場合、ＯＲゲート３０６〜３０６及びＸＯＲゲート３０ ９〜３０９がバイパスされ、ＯＲゲート４００〜４０３の出力に於ける信号が高 速でＯＬＭＣ３０〜３０の出力に転送される。9. Benibe Jogaiki Multiplexers 311-311 forward signals from lines 310-310. OR gates 306-306 and XOR gate 30 9-309 are bypassed and the signals at the outputs of OR gates 400-403 are high. The data is transferred to the outputs of the OLMCs 30 to 30 at high speed.
マルチプレクサ３１６〜３１６の状態によっては、これらの信号をレジスタされ 或いはレジスタされない形で供給することができる。Depending on the state of multiplexers 316-316, these signals may be registered. Alternatively, it can be provided in unregistered form.
以上本発明の幾つかの実施例を説明したが、当業者であれば、本明細書の記載か ら様々な実施例に思い至るであろう。このような−膜性を何ら限定することなく 、本発明のＯＬＭＣを、プログラマブルロジックアレイ（ＰＬＡ）、プログラム アレイロジック／ジェネリックアレイロジック回路（ＰＡＬ／ＧＡＬ）、高密度 プログラマブルロジックデバイス（ＨＤＰＬＤ）、フィールドプログラマブルゲ ートアレイ（ＦＰＧＡ）及びプログラマブルロジックデバイス（ＰＬＤ）などや 、これらに限定されない他の任意の形式のロジックブロックについて用いること ができることを了解されたい。Although several embodiments of the present invention have been described above, those skilled in the art will be able to understand the description in this specification. Various embodiments may come to mind. Such - without any limitation on membrane properties , the OLMC of the present invention is a programmable logic array (PLA), a program Array logic/generic array logic circuit (PAL/GAL), high density Programmable logic device (HDPLD), field programmable device chip arrays (FPGAs) and programmable logic devices (PLDs), etc. , for any other form of logic block, including but not limited to Please understand that this is possible.
ＦＩＧ、 ２ ＵＴＰＵＴ ＦＩＧ、 ３ ＦＩＧ、 ７ 補正書の翻訳文提出書 平成５年１０月２５日FIG. 2 UTPUT FIG.3 FIG. 7 Submission of translation of written amendment October 25, 1993
Claims (26)
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US696,907 | 1991-05-06 | ||
| US07/696,907 US5191243A (en) | 1991-05-06 | 1991-05-06 | Output logic macrocell with enhanced functional capabilities |
| PCT/US1992/003618 WO1992020155A1 (en) | 1991-05-06 | 1992-04-29 | Output logic macrocell with enhanced functional capabilities |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06507054A true JPH06507054A (en) | 1994-08-04 |
| JP3519402B2 JP3519402B2 (en) | 2004-04-12 |
Family
ID=24799021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51096292A Expired - Fee Related JP3519402B2 (en) | 1991-05-06 | 1992-04-29 | Output logic macrocell with enhanced functional capabilities |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5191243A (en) |
| EP (1) | EP0583371B1 (en) |
| JP (1) | JP3519402B2 (en) |
| DE (1) | DE69231520T2 (en) |
| WO (1) | WO1992020155A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129617A (en) * | 2005-11-07 | 2007-05-24 | Renesas Technology Corp | Macrocell circuit |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457409A (en) * | 1992-08-03 | 1995-10-10 | Advanced Micro Devices, Inc. | Architecture of a multiple array high density programmable logic device with a plurality of programmable switch matrices |
| US5489857A (en) * | 1992-08-03 | 1996-02-06 | Advanced Micro Devices, Inc. | Flexible synchronous/asynchronous cell structure for a high density programmable logic device |
| US5861760A (en) | 1991-04-25 | 1999-01-19 | Altera Corporation | Programmable logic device macrocell with improved capability |
| US6759870B2 (en) | 1991-09-03 | 2004-07-06 | Altera Corporation | Programmable logic array integrated circuits |
| US20020130681A1 (en) * | 1991-09-03 | 2002-09-19 | Cliff Richard G. | Programmable logic array integrated circuits |
| US5646547A (en) * | 1994-04-28 | 1997-07-08 | Xilinx, Inc. | Logic cell which can be configured as a latch without static one's problem |
| US5365125A (en) * | 1992-07-23 | 1994-11-15 | Xilinx, Inc. | Logic cell for field programmable gate array having optional internal feedback and optional cascade |
| US5386154A (en) * | 1992-07-23 | 1995-01-31 | Xilinx, Inc. | Compact logic cell for field programmable gate array chip |
| EP0584910B1 (en) * | 1992-08-03 | 1996-09-04 | Advanced Micro Devices, Inc. | Programmable logic device |
| US5399922A (en) * | 1993-07-02 | 1995-03-21 | Altera Corporation | Macrocell comprised of two look-up tables and two flip-flops |
| US5404055A (en) * | 1993-09-01 | 1995-04-04 | Lattice Semiconductor Corporation | Input routing pool |
| US5581200A (en) * | 1994-03-04 | 1996-12-03 | Gudger; Keith H. | Stored and combinational logic function generator without dedicated storage elements |
| US5818254A (en) * | 1995-06-02 | 1998-10-06 | Advanced Micro Devices, Inc. | Multi-tiered hierarchical high speed switch matrix structure for very high-density complex programmable logic devices |
| US5521529A (en) * | 1995-06-02 | 1996-05-28 | Advanced Micro Devices, Inc. | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation |
| US6028446A (en) * | 1995-06-06 | 2000-02-22 | Advanced Micro Devices, Inc. | Flexible synchronous and asynchronous circuits for a very high density programmable logic device |
| US5670896A (en) * | 1995-09-26 | 1997-09-23 | Xilinx, Inc. | High speed product term assignment for output enable, clock, inversion and set/reset in a programmable logic device |
| US5629635A (en) * | 1995-09-26 | 1997-05-13 | Ics Technologies, Inc. | Address programming via LED pin |
| US5635856A (en) * | 1995-10-03 | 1997-06-03 | Cypress Semiconductor Corporation | High speed programmable macrocell with combined path for storage and combinatorial modes |
| USRE37577E1 (en) | 1996-01-11 | 2002-03-12 | Cypress Semiconductor Corporation | High speed configuration independent programmable macrocell |
| US5832250A (en) * | 1996-01-26 | 1998-11-03 | Unisys Corporation | Multi set cache structure having parity RAMs holding parity bits for tag data and for status data utilizing prediction circuitry that predicts and generates the needed parity bits |
| US5966029A (en) * | 1997-07-15 | 1999-10-12 | Motorola, Inc. | Multi-bit exclusive or |
| US6191612B1 (en) | 1998-11-19 | 2001-02-20 | Vantis Corporation | Enhanced I/O control flexibility for generating control signals |
| US6720796B1 (en) | 2001-05-06 | 2004-04-13 | Altera Corporation | Multiple size memories in a programmable logic device |
| US6747480B1 (en) | 2002-07-12 | 2004-06-08 | Altera Corporation | Programmable logic devices with bidirect ional cascades |
| US7613853B2 (en) * | 2003-10-24 | 2009-11-03 | Stmicroelectronics Pvt. Ltd. | Output buffer circuit capable of synchronous and asynchronous data buffering using sensing circuit, and method and system of same |
| US7231582B2 (en) * | 2003-12-19 | 2007-06-12 | Stmicroelectronics, Inc. | Method and system to encode and decode wide data words |
| JP5228803B2 (en) * | 2008-10-30 | 2013-07-03 | 富士通セミコンダクター株式会社 | Swap circuit in common key block cipher and encryption / decryption circuit having the same |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4896296A (en) * | 1985-03-04 | 1990-01-23 | Lattice Semiconductor Corporation | Programmable logic device configurable input/output cell |
| US4758746A (en) * | 1985-08-12 | 1988-07-19 | Monolithic Memories, Inc. | Programmable logic array with added array of gates and added output routing flexibility |
| US4789951A (en) * | 1986-05-16 | 1988-12-06 | Advanced Micro Devices, Inc. | Programmable array logic cell |
| US4918641A (en) * | 1987-08-26 | 1990-04-17 | Ict International Cmos Technology, Inc. | High-performance programmable logic device |
| US4912342A (en) * | 1988-05-05 | 1990-03-27 | Altera Corporation | Programmable logic device with array blocks with programmable clocking |
| US4879481A (en) * | 1988-09-02 | 1989-11-07 | Cypress Semiconductor Corporation | Dual I/O macrocell for high speed synchronous state machine |
| US4912345A (en) * | 1988-12-29 | 1990-03-27 | Sgs-Thomson Microelectronics, Inc. | Programmable summing functions for programmable logic devices |
-
1991
- 1991-05-06 US US07/696,907 patent/US5191243A/en not_active Expired - Lifetime
-
1992
- 1992-04-29 JP JP51096292A patent/JP3519402B2/en not_active Expired - Fee Related
- 1992-04-29 EP EP92911860A patent/EP0583371B1/en not_active Expired - Lifetime
- 1992-04-29 DE DE69231520T patent/DE69231520T2/en not_active Expired - Fee Related
- 1992-04-29 WO PCT/US1992/003618 patent/WO1992020155A1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007129617A (en) * | 2005-11-07 | 2007-05-24 | Renesas Technology Corp | Macrocell circuit |
| JP4706042B2 (en) * | 2005-11-07 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | Macro cell circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0583371B1 (en) | 2000-10-18 |
| DE69231520T2 (en) | 2001-05-17 |
| DE69231520D1 (en) | 2000-11-23 |
| WO1992020155A1 (en) | 1992-11-12 |
| EP0583371A4 (en) | 1993-11-16 |
| JP3519402B2 (en) | 2004-04-12 |
| US5191243A (en) | 1993-03-02 |
| EP0583371A1 (en) | 1994-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06507054A (en) | Output logic macrocell with enhanced functional capabilities | |
| US4903223A (en) | Programmable logic device with programmable word line connections | |
| US6271680B1 (en) | Logic element for a programmable logic integrated circuit | |
| US5986465A (en) | Programmable logic integrated circuit architecture incorporating a global shareable expander | |
| US6034540A (en) | Programmable logic integrated circuit architecture incorporating a lonely register | |
| US4918641A (en) | High-performance programmable logic device | |
| US5521529A (en) | Very high-density complex programmable logic devices with a multi-tiered hierarchical switch matrix and optimized flexible logic allocation | |
| US6229337B1 (en) | High-density programmable logic device with flexible local connections and multiplexer based global interconnections | |
| US5570051A (en) | Multiplexed by-passable memory devices with increased speed and improved flip-flop utilization | |
| JP3325657B2 (en) | Integrated circuit | |
| EP0583872B1 (en) | Flexible synchronous/asynchronous cell structure for a programmable logic device | |
| US5821774A (en) | Structure and method for arithmetic function implementation in an EPLD having high speed product term allocation structure | |
| US20020175704A1 (en) | Double data rate flip-flop | |
| JPH0431446B2 (en) | ||
| JP3325662B2 (en) | Integrated circuit | |
| JP2548301B2 (en) | Programmable logic circuit device | |
| US20080150580A1 (en) | Three input field programmable gate array logic circuit configurable as a three input look up table, a d-latch or a d flip- flop | |
| JPS6186855A (en) | Output local circuit | |
| Morrison et al. | Reversible delay-insensitive distributed memory modules | |
| US6297667B1 (en) | Circuits and sequences for enabling remote access to and control of non-adjacent cells in a locally self-reconfigurable processing system composed of self-dual processing cells | |
| Langston | A high speed, segmented, SRAM based FPGA architecture for the masses | |
| WO1999059088A2 (en) | A programmable logic device with macrocell controlled by a pla | |
| WO1994003977A2 (en) | Compact logic cell for field programmable gate array chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040129 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |