JPH0646277B2 - 記憶容量内蔵型液晶表示装置 - Google Patents
記憶容量内蔵型液晶表示装置Info
- Publication number
- JPH0646277B2 JPH0646277B2 JP59085771A JP8577184A JPH0646277B2 JP H0646277 B2 JPH0646277 B2 JP H0646277B2 JP 59085771 A JP59085771 A JP 59085771A JP 8577184 A JP8577184 A JP 8577184A JP H0646277 B2 JPH0646277 B2 JP H0646277B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- storage capacitor
- built
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 本発明は画素毎に選択用トランジスタ及び記憶容量を有
するマトリクス配置型液晶画像表示装置において前記記
憶容量を画素の開口率を極端に減らすことなく作り込む
方法に関する。
するマトリクス配置型液晶画像表示装置において前記記
憶容量を画素の開口率を極端に減らすことなく作り込む
方法に関する。
薄膜を用いたトランジスタアレイによる液晶表示装置に
おいて各画素の画素選択トランジスタをＮして書き込
んだ画素信号を、前記トランジスをＮして書き込んだ
画像信号を、前記トランジスタをＦＦさせた後、次周
期で新たな画像信号が書き込まれるまで保持しておく必
要がある。この際画素とコモン電位あるいはグランド電
位の間に充分な記憶容量がないと、前記画像信号を保持
しているだけの能力がなく、画像全体における白黒のコ
ントラスト比が悪くなる等の不具合を生じる。
おいて各画素の画素選択トランジスタをＮして書き込
んだ画素信号を、前記トランジスをＮして書き込んだ
画像信号を、前記トランジスタをＦＦさせた後、次周
期で新たな画像信号が書き込まれるまで保持しておく必
要がある。この際画素とコモン電位あるいはグランド電
位の間に充分な記憶容量がないと、前記画像信号を保持
しているだけの能力がなく、画像全体における白黒のコ
ントラスト比が悪くなる等の不具合を生じる。
このため実際マトリクス型液晶表示装置を作る時は、画
素とコモン電位もしくはグランド電位の間に数百ｆＦか
ら数pFの記憶容量を作り込むのが一般的である。
素とコモン電位もしくはグランド電位の間に数百ｆＦか
ら数pFの記憶容量を作り込むのが一般的である。
第１図に示されるのは、従来の画素と前段のゲート領域
（画素の駆動時はグランド電位に落ちついている）の間
に形成した記憶容量を内蔵した液晶表示装置の画素部の
平面図で、第２図は同様にその断面図である。絶縁基板
１の上に画素電極用透明導電膜４（例えばＩＴ膜）を
選択的に堆積させた後、記憶容量の容量値に相当する厚
さの絶縁膜３（例えば酸化ケイ素）を全面に堆積し、そ
の上に前段のゲートラインから伸びている対向電極９を
形成して記憶容量が作り込まれる、その後トランジスタ
素子部６を順次形成して行く。
（画素の駆動時はグランド電位に落ちついている）の間
に形成した記憶容量を内蔵した液晶表示装置の画素部の
平面図で、第２図は同様にその断面図である。絶縁基板
１の上に画素電極用透明導電膜４（例えばＩＴ膜）を
選択的に堆積させた後、記憶容量の容量値に相当する厚
さの絶縁膜３（例えば酸化ケイ素）を全面に堆積し、そ
の上に前段のゲートラインから伸びている対向電極９を
形成して記憶容量が作り込まれる、その後トランジスタ
素子部６を順次形成して行く。
この様な構造の液晶表示装置では記憶容量の形成された
部分は、光を透過せず充分な記憶容量を得るには開口率
が犠性となつてしまう。
部分は、光を透過せず充分な記憶容量を得るには開口率
が犠性となつてしまう。
本発明は、これらの欠点を除去するため、開口率を極端
に減らすことなく充分な記憶容量を内蔵することが可能
な構造の液晶表示装置を提供することを目的とする。
に減らすことなく充分な記憶容量を内蔵することが可能
な構造の液晶表示装置を提供することを目的とする。
以下図面を用いて本発明の実施例を詳細に説明する。第
３図は本発明の一実施例を示す液晶表示装置の画素部の
平面図で、第４図は同様にその断面図である。絶縁基板
１の上に画素電極用透明導電膜４（例えばＩＴ膜）を
選択的に堆積させた後、記憶容量の容量値に相当する厚
さの絶縁膜３（例えば酸化ケイ素）を全面に堆積し、そ
の上に前段のゲートラインから伸びている対向電極９を
形成して記憶容量を作り込むわけだが、その後トランジ
スタ素子部６を順次形成して行く際に前記画素電極用透
明導電膜４とトランジスタ素子のソース端子を接続する
際の導電膜10（例えばＡｌ−Ｓｉ）をゲート絶縁膜５も
しくはそれに準ずる薄膜層を界して前記前段のゲートラ
インから伸びている対向電極９の上を覆う様に形成す
る。この様な構造の液晶表示装置では、従来の構造に比
べて平面的に同じ面積内でより大きな記憶容量を作り込
むことができる。このため画素部の開口率は比較的大き
く取ることが可能で系全体として、明るく良好な液晶表
示装置を与えるものである。
３図は本発明の一実施例を示す液晶表示装置の画素部の
平面図で、第４図は同様にその断面図である。絶縁基板
１の上に画素電極用透明導電膜４（例えばＩＴ膜）を
選択的に堆積させた後、記憶容量の容量値に相当する厚
さの絶縁膜３（例えば酸化ケイ素）を全面に堆積し、そ
の上に前段のゲートラインから伸びている対向電極９を
形成して記憶容量を作り込むわけだが、その後トランジ
スタ素子部６を順次形成して行く際に前記画素電極用透
明導電膜４とトランジスタ素子のソース端子を接続する
際の導電膜10（例えばＡｌ−Ｓｉ）をゲート絶縁膜５も
しくはそれに準ずる薄膜層を界して前記前段のゲートラ
インから伸びている対向電極９の上を覆う様に形成す
る。この様な構造の液晶表示装置では、従来の構造に比
べて平面的に同じ面積内でより大きな記憶容量を作り込
むことができる。このため画素部の開口率は比較的大き
く取ることが可能で系全体として、明るく良好な液晶表
示装置を与えるものである。
また、第５図は本発明の他の実施例を示す液晶表示装置
の画素部の平面図で、第６図は同様にその断面図であ
る。絶縁基板１の上に第４図と同様に順次各層を形成し
て行きトランジスタ素子部６を形成した後、層間絶縁膜
11を全面に堆積させその上に遮光用の導電膜12を形成す
る。この際前記遮光膜12を記憶容量を形成している部分
に平面的に重なる様に選択的に形成する。但し前記遮光
膜12は前段のゲートラインと電気的に接続されている。
この様な構造の液晶表示装置では、第３図及び第４図に
示される本発明の一実施例における液晶表示装置の構造
と比べても、多少の工程の複雑さはあるが、平面的に同
じ面積内でさらに大きな記憶容量を作り込むことができ
る、このため画素部の開口率としては充分大きく取るこ
とができ系全体として、明るく良好な液晶表示装置を与
えるものである。
の画素部の平面図で、第６図は同様にその断面図であ
る。絶縁基板１の上に第４図と同様に順次各層を形成し
て行きトランジスタ素子部６を形成した後、層間絶縁膜
11を全面に堆積させその上に遮光用の導電膜12を形成す
る。この際前記遮光膜12を記憶容量を形成している部分
に平面的に重なる様に選択的に形成する。但し前記遮光
膜12は前段のゲートラインと電気的に接続されている。
この様な構造の液晶表示装置では、第３図及び第４図に
示される本発明の一実施例における液晶表示装置の構造
と比べても、多少の工程の複雑さはあるが、平面的に同
じ面積内でさらに大きな記憶容量を作り込むことができ
る、このため画素部の開口率としては充分大きく取るこ
とができ系全体として、明るく良好な液晶表示装置を与
えるものである。
以上のごとく本発明によれば、より少ない面積で充分な
記憶容量を形成することが可能で、結果開口率の比較的
高い液晶表示装置を提供することができる。
記憶容量を形成することが可能で、結果開口率の比較的
高い液晶表示装置を提供することができる。
第１図は、従来の記憶容量内蔵型の液晶表示装置におけ
る画素部の平面図で、第２図は同様にその断面図であ
る。第３図は本発明の一実施例における記憶容量内蔵型
の液晶表示装置の画素部の平面図で、第４図は同様にそ
の断面図である。 また第５図は本発明の他の実施例における記憶容量内蔵
型の液晶表示装置の画素部の平面図で、第６図は同様に
その断面図である。 １……絶縁基板 ３……記憶容量用絶縁膜 ４……画素電極用透明導電膜 ５……ゲート絶縁膜 ６……トランジスタ素子 ７……ゲートライン ８……ドレインパス ９……記憶容量用対向電極 10……画素電極、ソース端子接続用導電膜 11……層間絶縁膜 12……遮光膜
る画素部の平面図で、第２図は同様にその断面図であ
る。第３図は本発明の一実施例における記憶容量内蔵型
の液晶表示装置の画素部の平面図で、第４図は同様にそ
の断面図である。 また第５図は本発明の他の実施例における記憶容量内蔵
型の液晶表示装置の画素部の平面図で、第６図は同様に
その断面図である。 １……絶縁基板 ３……記憶容量用絶縁膜 ４……画素電極用透明導電膜 ５……ゲート絶縁膜 ６……トランジスタ素子 ７……ゲートライン ８……ドレインパス ９……記憶容量用対向電極 10……画素電極、ソース端子接続用導電膜 11……層間絶縁膜 12……遮光膜
Claims (1)
- 【請求項１】保持用記憶容量を内蔵したマトリクス配置
型液晶表示装置において、 前記保持記憶容量は、絶縁基板上に形成された画素電極
用透明導電膜、その上に、順次、第一の記憶容量用絶縁
膜、前段のゲートラインから延伸して形成された記憶容
量用対向電極、前記対向電極を覆う第二の記憶容量用絶
縁膜、画素電極とトランジスタの出力端子間の接続用導
電膜から延伸して形成された導電膜が、それぞれ積層さ
れていることを特徴とする記憶容量内蔵型液晶表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085771A JPH0646277B2 (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59085771A JPH0646277B2 (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60230117A JPS60230117A (ja) | 1985-11-15 |
| JPH0646277B2 true JPH0646277B2 (ja) | 1994-06-15 |
Family
ID=13868134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59085771A Expired - Lifetime JPH0646277B2 (ja) | 1984-04-27 | 1984-04-27 | 記憶容量内蔵型液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0646277B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2620240B2 (ja) | 1987-06-10 | 1997-06-11 | 株式会社日立製作所 | 液晶表示装置 |
| US5162901A (en) * | 1989-05-26 | 1992-11-10 | Sharp Kabushiki Kaisha | Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto |
| JP2616160B2 (ja) * | 1990-06-25 | 1997-06-04 | 日本電気株式会社 | 薄膜電界効果型トランジスタ素子アレイ |
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| JP4364332B2 (ja) * | 1998-06-23 | 2009-11-18 | シャープ株式会社 | 液晶表示装置 |
| KR20020057022A (ko) * | 2000-12-30 | 2002-07-11 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시장치의 보조용량 확장형 화소구조 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS595229A (ja) * | 1982-07-01 | 1984-01-12 | Asahi Glass Co Ltd | 画像表示装置 |
-
1984
- 1984-04-27 JP JP59085771A patent/JPH0646277B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60230117A (ja) | 1985-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0609919B1 (en) | Active matrix panel | |
| US4821092A (en) | Thin film transistor array for liquid crystal display panel | |
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| US5042918A (en) | Liquid crystal display device | |
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| JPH1031235A (ja) | 液晶表示装置 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| US5508765A (en) | Matrix-addressed type display device | |
| JPH0646277B2 (ja) | 記憶容量内蔵型液晶表示装置 | |
| JPS5885478A (ja) | 液晶表示装置 | |
| JP2870072B2 (ja) | 液晶表示装置 | |
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| WO2003071342A1 (en) | Lcd panel with image acquisition part and method of manufacturing same | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JP2668317B2 (ja) | アクティブマトリクスパネル | |
| JPH06160875A (ja) | 液晶表示装置 | |
| JPS61170724A (ja) | アクテイブマトリクス表示装置用基板 | |
| JPS60192370A (ja) | 薄膜トランジスタアレイ | |
| JPS5821784A (ja) | マトリクス形液晶表示装置 | |
| JPH0618260B2 (ja) | イメージセンサの製造方法 | |
| JPH02222928A (ja) | 液晶表示装置 | |
| JPS60230118A (ja) | 記憶容量内蔵型液晶表示装置 | |
| JPH0610349Y2 (ja) | 液晶表示素子 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JPH103094A (ja) | 投写型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |