Nothing Special   »   [go: up one dir, main page]

JPH06302688A - Semiconductor device and dicing method therefor - Google Patents

Semiconductor device and dicing method therefor

Info

Publication number
JPH06302688A
JPH06302688A JP8452293A JP8452293A JPH06302688A JP H06302688 A JPH06302688 A JP H06302688A JP 8452293 A JP8452293 A JP 8452293A JP 8452293 A JP8452293 A JP 8452293A JP H06302688 A JPH06302688 A JP H06302688A
Authority
JP
Japan
Prior art keywords
dicing
substrate
thin film
street
metal thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8452293A
Other languages
Japanese (ja)
Inventor
Mitsuo Ishii
光男 石井
Kenji Hino
健司 樋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8452293A priority Critical patent/JPH06302688A/en
Publication of JPH06302688A publication Critical patent/JPH06302688A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

PURPOSE:To prevent chipping at the time of cutting by providing a metal thin film on a dicing street of a wafer formed with chips, and cutting the street by a blade. CONSTITUTION:A metal thin film 4 is formed on a dicing street 3 in which a substrate 6 of a compound semiconductor wafer metallized with many equal chips 5 is exposed with the substrate 6, and the street 3 formed with the film 4 is cut by a blade. The film 4 is formed with excellent adhesive properties to the substrate 5 of the street 3, an impact vibration of the blade generated at the time of dicing is absorbed by the film 4 to be alleviated, and not affected to the substrate to be cut together with the thin film. Accordingly, a chip 7 having no chipping can be effectively obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は化合物半導体装置およ
び該装置のダイシング方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a compound semiconductor device and a dicing method for the device.

【0002】[0002]

【従来の技術】図4は基板表面にフォトエッチングや気
相成長等で多数のチップを作成した化合物半導体ウエハ
を示す平面図であり、11はウエハ、12はウエハ11
上に作成されたチップパターンであり、13はこのチッ
プパターン12、12間のダイシングストリートであ
る。また、図5は図4のB−B線断面図であって、14
は化合物半導体ウエハ基板、15はチップメタライズを
示している。
2. Description of the Related Art FIG. 4 is a plan view showing a compound semiconductor wafer in which a large number of chips are formed on the surface of a substrate by photoetching, vapor phase growth, etc., 11 is a wafer, and 12 is a wafer 11.
The chip pattern created above, and 13 is a dicing street between the chip patterns 12 and 12. 5 is a sectional view taken along line BB in FIG.
Is a compound semiconductor wafer substrate, and 15 is a chip metallization.

【0003】通常、ウエハ11は厚み600μm程度、
口径3〜6インチφ程度のものが用いられ、その上にチ
ップパターン12は0.3〜100mm角の範囲で種々
の大きさのものが一度に数十〜数千個作成されている。
そして、ダイシングストリート13は幅100〜150
μm程度であって、基板14が露出した状態である。
Generally, the wafer 11 has a thickness of about 600 μm,
A caliber having a diameter of about 3 to 6 inches is used, and several tens to several thousands of chip patterns 12 having various sizes within a range of 0.3 to 100 mm square are formed on it.
The width of the dicing street 13 is 100 to 150.
It is about μm, and the substrate 14 is exposed.

【0004】このような化合物半導体ウエハ11は各チ
ップを1つずつ切り離して使用するために、ダイシング
が行われるが、これは化合物半導体基板14が露出して
いるダイシングストリートを回転しているブレードにて
切断することによって行われている。
The compound semiconductor wafer 11 is diced in order to separate and use each of the chips one by one. The dicing is performed by a blade rotating on the dicing street where the compound semiconductor substrate 14 is exposed. It is done by cutting.

【0005】[0005]

【発明が解決しようとする課題】ところが、このような
ダイシング方法は、ブレードにてダイシングストリート
を切断する際に発生する基板に対する衝撃振動が、ブレ
ードによる切断方向以外にも及び、図6のように切断さ
れたチップの周囲に結晶破断、即ちチッピング(欠け)
16を発生するという問題がある。
However, in such a dicing method, the impact vibration to the substrate generated when the dicing street is cut by the blade is not limited to the cutting direction by the blade, and as shown in FIG. Crystal rupture around the cut chips, that is, chipping
There is a problem that 16 is generated.

【0006】また、ウエハを裁断したチップが厚み60
0μmのままでは厚過ぎて、熱放射などの点で不利であ
るので、ウエハプロセス完了後にウエハの背面研削を行
って、厚み30〜400μm程度に薄くしている。その
時、チップをメタライズしたウエハ主面はレジストで被
覆しておき、その後に背面研削を行っていたが、有機溶
剤の使用が好ましくないことから、最近はウエハ主面を
テープで被覆する方法を採用している。しかし、その際
にダイシングストリート領域が露出していると、チップ
とダイシングストリート間の段差が大きくなって、テー
プが剥がれるという問題がある。
Further, a chip obtained by cutting a wafer has a thickness of 60.
Since the thickness of 0 μm is too thick and is disadvantageous in terms of heat radiation and the like, the back surface of the wafer is ground after the completion of the wafer process to reduce the thickness to about 30 to 400 μm. At that time, the main surface of the wafer, on which the chips were metallized, was covered with a resist and then back grinding was performed, but since the use of an organic solvent is not preferable, the method of covering the main surface of the wafer with tape is recently adopted. is doing. However, if the dicing street region is exposed at that time, there is a problem that the step between the chip and the dicing street becomes large and the tape is peeled off.

【0007】このような問題を解決するものとして、図
7にダイシングストリート領域の部分断面図として示す
ように、基板21上にチップ領域22を作成したウエハ
において、幅Wのダイシングストリート領域23上にチ
ップ表面とほぼ同じ高さまでポリイミド樹脂のような有
機樹脂を含む絶縁膜24を被覆した半導体装置が提案さ
れている(特開平3−204935号)が、有機樹脂は
ダイシングストリート、即ち露出している基板21との
密着性が悪いため、ダイシング中にこの有機樹脂がチッ
プ表面に付着し、ダイシング後チップのダイボンド、ワ
イヤボンド工程で付着有機樹脂が障害となって強度劣化
をきたすという問題がある。
In order to solve such a problem, as shown in FIG. 7 as a partial cross-sectional view of the dicing street area, in a wafer in which a chip area 22 is formed on a substrate 21, a dicing street area 23 having a width W is formed. A semiconductor device has been proposed in which an insulating film 24 containing an organic resin such as a polyimide resin is coated up to almost the same height as the chip surface (Japanese Patent Laid-Open No. 3-204935), but the organic resin is exposed on a dicing street, that is, exposed. Since the adhesiveness to the substrate 21 is poor, there is a problem that the organic resin adheres to the chip surface during dicing, and the adhered organic resin becomes an obstacle in the die bonding and wire bonding steps of the chip after dicing, resulting in strength deterioration.

【0008】この発明は、上記のような問題点を解消す
るためになされたもので、チップを作成した化合物半導
体ウエハの化合物半導体基板が露出したダイシングスト
リート上に、金属薄膜を形成した半導体装置およびこの
半導体装置から個々のチップを得る際に、ダイシングス
トリート上に形成した金属薄膜をダイシングすることに
よって、カッティング方向以外の方向への結晶破断(い
わゆるチッピング)が発生しないダイシング方法を得る
ことを目的とするものである。
The present invention has been made in order to solve the above problems, and a semiconductor device in which a metal thin film is formed on a dicing street where a compound semiconductor substrate of a compound semiconductor wafer on which a chip is formed is exposed, and The purpose of the present invention is to obtain a dicing method that does not cause crystal breakage (so-called chipping) in directions other than the cutting direction by dicing the metal thin film formed on the dicing streets when obtaining individual chips from this semiconductor device. To do.

【0009】[0009]

【課題を解決するための手段】即ち、この発明は基板上
に多数の同一素子をメタライズした化合物半導体ウエハ
の基板が露出したダイシングストリート上に金属薄膜を
形成したことを特徴とする半導体装置およびこの化合物
半導体ウエハの基板が露出したダイシングストリート上
に金属薄膜を形成し、この金属薄膜を形成したダイシン
グストリートをブレードにて切断することを特徴とする
半導体装置のダイシング方法を提供するものである。
That is, the present invention is a semiconductor device characterized in that a metal thin film is formed on a dicing street where a substrate of a compound semiconductor wafer in which a large number of identical elements are metallized on the substrate is exposed. Provided is a dicing method for a semiconductor device, which comprises forming a metal thin film on a dicing street where a substrate of a compound semiconductor wafer is exposed and cutting the dicing street having the metal thin film formed thereon with a blade.

【0010】[0010]

【作用】この発明は、チップを作成したウエハのダイシ
ングストリート上に金属薄膜を設けたことにより、この
ダイシングストリートをブレード等で切断してチップを
個々に分離する際に発生する衝撃振動がダイシングスト
リート上の金属薄膜により吸収、緩和される結果、ブレ
ードによる切断方向以外へのチッピングを防止すること
ができるのである。
According to the present invention, since the metal thin film is provided on the dicing street of the wafer on which the chips are formed, the impact vibration generated when the dicing street is cut with a blade or the like to separate the chips into individual dicing streets. As a result of being absorbed and relaxed by the metal thin film above, chipping in a direction other than the cutting direction by the blade can be prevented.

【0011】[0011]

【実施例】以下、この発明の1実施例を図により詳細に
説明する。図1はこの発明になる化合物半導体ウエハの
平面図であり、図2は図1のA−A線断面図である。図
において1はウエハ、2はチップパターンを示し、3は
金属薄膜4を形成したダイシングストリートである。こ
の金属薄膜4は、Au、Ti、Ni、Mo、AuGeな
どをウエハ上のチップパターンをマスクして化学蒸着、
メッキあるいはスパッタ等によりダイシングストリート
3の基板6上に密着性よく形成されている。この金属薄
膜4は、図2では基板6上にメタライズされたチップ5
と略同じ厚みに示されているが、その厚みは、あまり薄
すぎてはダイシング時にチッピングを防止できないの
で、金属薄膜を形成した効果がなく、また厚すぎるとダ
イサーブレードに切断した金属粉粒が入り込み、目詰ま
りしてブレードの破損およびウエハの破損を来たす恐れ
があるので、0.5〜数十μmの範囲内が好ましく、こ
の範囲内で使用する金属材料の種類と基板上に形成され
たチップパターンの厚みに応じて決められる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings. 1 is a plan view of a compound semiconductor wafer according to the present invention, and FIG. 2 is a sectional view taken along the line AA of FIG. In the figure, 1 is a wafer, 2 is a chip pattern, and 3 is a dicing street on which a metal thin film 4 is formed. The metal thin film 4 is formed by chemical vapor deposition of Au, Ti, Ni, Mo, AuGe or the like by masking the chip pattern on the wafer.
It is formed on the substrate 6 on the dicing street 3 with good adhesion by plating or sputtering. This metal thin film 4 is a metallized chip 5 on a substrate 6 in FIG.
Although it is shown to be approximately the same thickness as that, since the thickness is too thin to prevent chipping during dicing, there is no effect of forming a metal thin film, and if it is too thick, the metal powder particles cut into the dicer blade are Since it may enter and block to cause damage to the blade and damage to the wafer, it is preferably in the range of 0.5 to several tens of μm, and the type of metal material used in this range and the metal material formed on the substrate. It is determined according to the thickness of the chip pattern.

【0012】上記のようにして多数のチップ5がメタラ
イズされ、ダイシングストリート3上に金属薄膜4を形
成したウエハ1を固定し、例えばブレード幅が20〜2
5μのダイヤモンドブレード(図示せず)を高速回転
(10000〜70000rpm)させてダイシングス
トリート3上の金属薄膜4面の中心を走行させることに
より、チップ5が切断される。この発明では、金属薄膜
4がダイシングストリート3の基板6に非常に密着性よ
く形成されていて、ダイシング時に発生するブレードの
衝撃振動は金属薄膜4に吸収されて緩和され、これが金
属薄膜とともに切断される基板にまで及ぶことがなく、
従って、図3に示すようなチッピング(欠け)のないチ
ップ7が確実に得られるのである。
A large number of chips 5 are metallized as described above, and the wafer 1 having the metal thin film 4 formed on the dicing streets 3 is fixed. For example, the blade width is 20 to 2.
The chip 5 is cut by rotating a 5 μm diamond blade (not shown) at a high speed (10000 to 70000 rpm) to run the center of the metal thin film 4 surface on the dicing street 3. In this invention, the metal thin film 4 is formed on the substrate 6 of the dicing street 3 with excellent adhesion, and shock vibration of the blade generated during dicing is absorbed by the metal thin film 4 and alleviated, and this is cut together with the metal thin film. The printed circuit board,
Therefore, the chip 7 without chipping (chip) as shown in FIG. 3 can be surely obtained.

【0013】この発明によると、上記のようにダイシン
グ時にチッピングのない安定した切断が行えるので、従
来の露出した基板のダイシングストリートをダイシング
する場合において必要とした100〜120μmのダイ
シングストリート幅を30〜40μm程度にまで縮小す
ることができ、これによって同じ1ウエハに対して作成
チップ数量を増すことができる。また、ダイシング時に
切断速度を増すことができるので、ダイシング工程の能
率向上にも寄与するのである。
According to the present invention, since stable cutting can be performed without chipping during dicing as described above, the dicing street width of 100 to 120 μm, which is required when dicing the dicing street of the conventional exposed substrate, is 30 to 30 μm. The size can be reduced to about 40 μm, and thus the number of chips to be produced can be increased for the same one wafer. Further, since the cutting speed can be increased during dicing, it contributes to the improvement of the efficiency of the dicing process.

【0014】[0014]

【発明の効果】以上説明したように、この発明は多数の
チップを作成し、ダイシングストリート上に金属薄膜を
形成した構造の半導体装置であり、その金属薄膜を形成
したダイシングストリートをダイシングすることによ
り、チッピングのない安定した切断が得られることか
ら、ダイシングストリート幅の縮小化が可能となり、そ
れに伴って1ウエハにおけるチップ数量をより多く作成
できること、ダイシングにおける不良率が著しく低下し
て歩留りが向上すること、など多くの効果を奏するので
ある。
As described above, the present invention is a semiconductor device having a structure in which a large number of chips are formed and a metal thin film is formed on the dicing streets. By dicing the dicing streets having the metal thin film formed thereon, Since the stable cutting without chipping can be obtained, the dicing street width can be reduced, and accordingly, the number of chips in one wafer can be increased, and the defective rate in dicing can be significantly reduced to improve the yield. It has many advantages.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の一実施例を示す化合物半導体ウエハ
の平面図である。
FIG. 1 is a plan view of a compound semiconductor wafer showing an embodiment of the present invention.

【図2】図1のA−A線断面図である。FIG. 2 is a sectional view taken along the line AA of FIG.

【図3】この発明のダイシング方法で得られたチップの
拡大外観図である。
FIG. 3 is an enlarged external view of a chip obtained by the dicing method of the present invention.

【図4】従来の化合物半導体ウエハの平面図である。FIG. 4 is a plan view of a conventional compound semiconductor wafer.

【図5】図4のB−B線断面図である。5 is a sectional view taken along line BB of FIG.

【図6】従来のダイシング方法で得られたチップの拡大
外観図である。
FIG. 6 is an enlarged external view of a chip obtained by a conventional dicing method.

【図7】従来の化合物半導体のダイシングストリート領
域の部分断面図である。
FIG. 7 is a partial cross-sectional view of a dicing street region of a conventional compound semiconductor.

【符号の説明】[Explanation of symbols]

1 化合物半導体ウエハ 2 チップパターン 3 ダイシングストリート 4 金属薄膜 5 チップメタライズ 6 半導体基板 7 ダイシング後のチップ 1 Compound Semiconductor Wafer 2 Chip Pattern 3 Dicing Street 4 Metal Thin Film 5 Chip Metallization 6 Semiconductor Substrate 7 Chip after Dicing

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に多数の同一素子をメタライズし
た化合物半導体ウエハの基板が露出したダイシングスト
リート上に金属薄膜を形成したことを特徴とする半導体
装置。
1. A semiconductor device in which a metal thin film is formed on a dicing street where a substrate of a compound semiconductor wafer in which a large number of identical elements are metallized is exposed on the substrate.
【請求項2】 基板上に多数の同一素子をメタライズし
た化合物半導体ウエハの基板が露出したダイシングスト
リート上に金属薄膜を形成し、この金属薄膜を形成した
ダイシングストリートをブレードにて切断することを特
徴とする半導体装置のダイシング方法。
2. A metal thin film is formed on a dicing street where a substrate of a compound semiconductor wafer in which a large number of the same elements are metallized on the substrate is exposed, and the dicing street on which the metal thin film is formed is cut by a blade. A method for dicing a semiconductor device.
JP8452293A 1993-04-12 1993-04-12 Semiconductor device and dicing method therefor Pending JPH06302688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8452293A JPH06302688A (en) 1993-04-12 1993-04-12 Semiconductor device and dicing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8452293A JPH06302688A (en) 1993-04-12 1993-04-12 Semiconductor device and dicing method therefor

Publications (1)

Publication Number Publication Date
JPH06302688A true JPH06302688A (en) 1994-10-28

Family

ID=13832978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8452293A Pending JPH06302688A (en) 1993-04-12 1993-04-12 Semiconductor device and dicing method therefor

Country Status (1)

Country Link
JP (1) JPH06302688A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP2013089757A (en) * 2011-10-18 2013-05-13 Sharp Corp Solar module, method of manufacturing the same, and back electrode type solar battery cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903451B1 (en) * 1998-08-28 2005-06-07 Samsung Electronics Co., Ltd. Chip scale packages manufactured at wafer level
JP2013089757A (en) * 2011-10-18 2013-05-13 Sharp Corp Solar module, method of manufacturing the same, and back electrode type solar battery cell

Similar Documents

Publication Publication Date Title
US6074896A (en) Method of processing semiconductor material wafers and method of forming flip chips and semiconductor chips
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
JP3156896B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured by such manufacturing method
US5266528A (en) Method of dicing semiconductor wafer with diamond and resin blades
EP0182218B1 (en) Method for dicing semiconductor wafer
US7297412B2 (en) Fabrication of stacked microelectronic devices
JP2004055684A (en) Semiconductor device and its manufacturing method
US5302554A (en) Method for producing semiconductor device
US6538317B1 (en) Substrate for resin-encapsulated semiconductor device, resin-encapsulated semiconductor device and process for fabricating the same
JP2000182995A (en) Manufacture of semiconductor device
US5457072A (en) Process for dicing a semiconductor wafer having a plated heat sink using a temporary substrate
JP2004119718A (en) Method of manufacturing thin semiconductor chip
JP2004165188A (en) Semiconductor device and its manufacturing method
US4023260A (en) Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
JPH0774131A (en) Dicing apparatus and method of processing semiconductor chip
JPH06302688A (en) Semiconductor device and dicing method therefor
JP2000091274A (en) Formation of semiconductor chip and manufacture of semiconductor device using the same
JP2004221423A (en) Method for manufacturing semiconductor device
JP3446021B2 (en) Bump electrode structure of semiconductor device and method for forming the same
JPH01277011A (en) Manufacture of surface acoustic wave resonator
JPH04336448A (en) Fabrication of semiconductor device
JPH07176760A (en) Wafer having phs structure and its manufacture
EP0499752B1 (en) Method for dividing a semiconductor wafer comprising a semiconductor layer and a metal layer into chips
JPS63228640A (en) Compound semiconductor device
US20020048850A1 (en) Method for sawing a moulded leadframe package