JPH06283909A - マイクロストリップラインの回路素子 - Google Patents
マイクロストリップラインの回路素子Info
- Publication number
- JPH06283909A JPH06283909A JP5089353A JP8935393A JPH06283909A JP H06283909 A JPH06283909 A JP H06283909A JP 5089353 A JP5089353 A JP 5089353A JP 8935393 A JP8935393 A JP 8935393A JP H06283909 A JPH06283909 A JP H06283909A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- line
- circuit element
- microstrip line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
Abstract
(57)【要約】
【目的】 マイクロストリップラインの線路幅を変化さ
せることなく回路素子を形成できるようにし、マイクロ
波回路の高密度実装を可能にする。 【構成】 一方にグランド層（２）を備えた誘電体基板
（１）の他方の面にストリップ線路（３）を形成したマ
イクロストリップラインにおいて、ストリップ線路
（３）と誘電体基板（１）の間の回路素子形成箇所を含
む領域に高誘電体層（４）を積層することによりストリ
ップ線路（３）とグランド層（２）との間に介在する誘
電体部材の誘電率を部分的に高め、インピーダンスを変
化させて容量素子を形成する。
せることなく回路素子を形成できるようにし、マイクロ
波回路の高密度実装を可能にする。 【構成】 一方にグランド層（２）を備えた誘電体基板
（１）の他方の面にストリップ線路（３）を形成したマ
イクロストリップラインにおいて、ストリップ線路
（３）と誘電体基板（１）の間の回路素子形成箇所を含
む領域に高誘電体層（４）を積層することによりストリ
ップ線路（３）とグランド層（２）との間に介在する誘
電体部材の誘電率を部分的に高め、インピーダンスを変
化させて容量素子を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロストリップラ
インの回路素子に関し、例えばマイクロ波集積回路に使
用され、誘電体基板を挟んだグランド層とストリップ状
の線路から構成されるマイクロストリップラインにおい
て、導電体層と導電体線路との間に介在する誘電体部材
の誘電率を部分的に変化させることにより特性インピー
ダンスを変化させて回路素子を形成する技術に関する。
インの回路素子に関し、例えばマイクロ波集積回路に使
用され、誘電体基板を挟んだグランド層とストリップ状
の線路から構成されるマイクロストリップラインにおい
て、導電体層と導電体線路との間に介在する誘電体部材
の誘電率を部分的に変化させることにより特性インピー
ダンスを変化させて回路素子を形成する技術に関する。
【０００２】
【従来の技術】例えば、マイクロ波集積回路に用いられ
るマイクロ波伝送線路として、マイクロストリップライ
ンが使用されている。マイクロストリップラインはアル
ミナセラミック等の誘電体基板の一方の面に平面的な導
電体層のグランド層を形成し、他方の面にストリップ状
の線路を形成して伝送線路を構成している。このストリ
ップ線路の特性は同軸ケーブルを平面的に展開したもの
と等価であり、特性インピーダンスはストリップ線路の
幅、厚さ、誘電体基板の誘電率、厚さによって決定され
る。
るマイクロ波伝送線路として、マイクロストリップライ
ンが使用されている。マイクロストリップラインはアル
ミナセラミック等の誘電体基板の一方の面に平面的な導
電体層のグランド層を形成し、他方の面にストリップ状
の線路を形成して伝送線路を構成している。このストリ
ップ線路の特性は同軸ケーブルを平面的に展開したもの
と等価であり、特性インピーダンスはストリップ線路の
幅、厚さ、誘電体基板の誘電率、厚さによって決定され
る。
【０００３】このようなマイクロ波集積回路において
は、マイクロストリップラインの特性インピーダンスを
部分的に変化させることにより、抵抗、容量素子、イン
ダクタンス素子、共振器、バンドパスフィルタ等の回路
素子を形成して電子回路を構成することができる。
は、マイクロストリップラインの特性インピーダンスを
部分的に変化させることにより、抵抗、容量素子、イン
ダクタンス素子、共振器、バンドパスフィルタ等の回路
素子を形成して電子回路を構成することができる。
【０００４】従来、マイクロストリップラインを利用し
て回路素子を形成する方法は、ストリップ線路の線幅を
回路素子形成箇所で部分的に変化させて特性インピーダ
ンスを変化させるものであった。例えば、図２の（ａ）
はストリップ線路幅を部分的に広く形成することにより
特性インピーダンスを変化させて分布定数的に容量素子
を構成したものである。またリアクタンス素子を形成す
る場合には、逆にストリップ線幅を部分的に狭くするこ
とにより形成することができる。
て回路素子を形成する方法は、ストリップ線路の線幅を
回路素子形成箇所で部分的に変化させて特性インピーダ
ンスを変化させるものであった。例えば、図２の（ａ）
はストリップ線路幅を部分的に広く形成することにより
特性インピーダンスを変化させて分布定数的に容量素子
を構成したものである。またリアクタンス素子を形成す
る場合には、逆にストリップ線幅を部分的に狭くするこ
とにより形成することができる。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の回路素子形成方法では、線路幅を変化させて
いるため隣接する線路との間隔が部分的に変化し、隣接
線路の影響を受けやすくなっていた。特に容量素子を形
成する場合には線路幅を部分的に広くするために影響を
受けやすく、隣接線路の間隔を十分に確保するためには
線路間隔を広くとる必要があった。従って、マイクロ波
集積回路の配線密度が低くなり、高集積化の妨げとなっ
ていた。
うな従来の回路素子形成方法では、線路幅を変化させて
いるため隣接する線路との間隔が部分的に変化し、隣接
線路の影響を受けやすくなっていた。特に容量素子を形
成する場合には線路幅を部分的に広くするために影響を
受けやすく、隣接線路の間隔を十分に確保するためには
線路間隔を広くとる必要があった。従って、マイクロ波
集積回路の配線密度が低くなり、高集積化の妨げとなっ
ていた。
【０００６】従って、本発明の目的は、マイクロストリ
ップラインの回路素子において、ストリップ線路幅を変
化させることなく特性インピーダンスを変化させて回路
素子を形成する構造を提供し、もってマイクロ波集積回
路の高密度配線を可能とし、装置の小型化、高集積化を
図ることにある。
ップラインの回路素子において、ストリップ線路幅を変
化させることなく特性インピーダンスを変化させて回路
素子を形成する構造を提供し、もってマイクロ波集積回
路の高密度配線を可能とし、装置の小型化、高集積化を
図ることにある。
【０００７】
【課題を解決するための手段】上記問題点の解決のた
め、本発明によれば、一方の面にグランド層として導電
体層を備えた誘電体基板の他方の面にストリップ状の導
電体線路を形成してマイクロストリップラインを構成
し、このマイクロストリップラインのインピーダンスを
部分的に変化させて回路素子を形成するマイクロストリ
ップラインの回路素子構造において、グランド層とスト
リップ線路との間に介在する誘電体部材の、回路素子形
成箇所を含む領域の誘電率を部分的に変化させることに
よりその部分のインピーダンスを変化させて回路素子を
構成したものである。
め、本発明によれば、一方の面にグランド層として導電
体層を備えた誘電体基板の他方の面にストリップ状の導
電体線路を形成してマイクロストリップラインを構成
し、このマイクロストリップラインのインピーダンスを
部分的に変化させて回路素子を形成するマイクロストリ
ップラインの回路素子構造において、グランド層とスト
リップ線路との間に介在する誘電体部材の、回路素子形
成箇所を含む領域の誘電率を部分的に変化させることに
よりその部分のインピーダンスを変化させて回路素子を
構成したものである。
【０００８】また、この誘電体部材の誘電率を部分的に
変化させる構造は、ストリップ線路と誘電体基板との間
に誘電体基板の誘電率とは異なる誘電率の誘電体層を積
層したものとすることができる。
変化させる構造は、ストリップ線路と誘電体基板との間
に誘電体基板の誘電率とは異なる誘電率の誘電体層を積
層したものとすることができる。
【０００９】
【作用】このようなマイクロストリップラインの回路素
子においては、回路素子形成箇所のグランド層とストリ
ップ線路との間の誘電体部材の誘電率を部分的に変化さ
せたので、その部分の特性インピーダンスは他の部分と
は異なるものになる。このため、例えば、回路素子形成
箇所の誘電率を他の部分の誘電体基板の誘電率より高く
することにより容量素子を形成することができ、誘電率
を低くすることによりリアクタンス素子を形成すること
ができる。
子においては、回路素子形成箇所のグランド層とストリ
ップ線路との間の誘電体部材の誘電率を部分的に変化さ
せたので、その部分の特性インピーダンスは他の部分と
は異なるものになる。このため、例えば、回路素子形成
箇所の誘電率を他の部分の誘電体基板の誘電率より高く
することにより容量素子を形成することができ、誘電率
を低くすることによりリアクタンス素子を形成すること
ができる。
【００１０】従って、ストリップ線路の線幅を変化させ
ることなく、マイクロストリップラインに回路素子を形
成することができ、マイクロ波回路の高密度実装が可能
となり集積度を高めることができる。
ることなく、マイクロストリップラインに回路素子を形
成することができ、マイクロ波回路の高密度実装が可能
となり集積度を高めることができる。
【００１１】また、誘電体基板の誘電率とは異なる誘電
体ペーストを誘電体基板に印刷する等の方法により異な
る誘電率の層を積層することができ、誘電体部材の誘電
率を容易に種々の値に変化させることができ、インピー
ダンスを変化させたさまざまな回路素子を容易に形成す
ることができる。
体ペーストを誘電体基板に印刷する等の方法により異な
る誘電率の層を積層することができ、誘電体部材の誘電
率を容易に種々の値に変化させることができ、インピー
ダンスを変化させたさまざまな回路素子を容易に形成す
ることができる。
【００１２】
【実施例】以下図面を参照して本発明の実施例につき説
明する。図１は本発明の一実施例に係わるマイクロスト
リップラインの回路素子の構造を示し、図２（ｂ）は図
１の回路素子を上からみた概略図である。
明する。図１は本発明の一実施例に係わるマイクロスト
リップラインの回路素子の構造を示し、図２（ｂ）は図
１の回路素子を上からみた概略図である。
【００１３】アルミナセラミック（誘電率：ε＝９．
４）等の誘電体基板１の一方の面にはＣｕ等からなる導
電体のグランド層２が積層されており、他方の面にはマ
イクロ波回路を構成する細長い平板状のストリップ線路
３が形成されている。このマイクロ波回路の容量素子形
成箇所のストリップ線路３と誘電体基板１の間には、誘
電体基板１の誘電率よりも高い誘電率を有する高誘電体
層４が形成されている。この高誘電体層４は高誘電体ペ
ーストを印刷することにより形成され、その上にＡｇの
ストリップ線路を形成し、さらにそのストリップ線路に
無電解Ｃｕメッキ層を施すことによりストリップ線路３
を形成する。
４）等の誘電体基板１の一方の面にはＣｕ等からなる導
電体のグランド層２が積層されており、他方の面にはマ
イクロ波回路を構成する細長い平板状のストリップ線路
３が形成されている。このマイクロ波回路の容量素子形
成箇所のストリップ線路３と誘電体基板１の間には、誘
電体基板１の誘電率よりも高い誘電率を有する高誘電体
層４が形成されている。この高誘電体層４は高誘電体ペ
ーストを印刷することにより形成され、その上にＡｇの
ストリップ線路を形成し、さらにそのストリップ線路に
無電解Ｃｕメッキ層を施すことによりストリップ線路３
を形成する。
【００１４】以上のような構造において、誘電体基板１
の高誘電体層４を積層した領域は、誘電体基板１の誘電
率に高誘電体層４の誘電率が合成されるため、ストリッ
プ線路３とグランド層２との間に介在する誘電体部材全
体としての誘電率は部分的に大きくなる。従って、イン
ピーダンスが変化するとともに、電極間の誘電率が大き
くなることによって分布定数的に容量が大きくなるの
で、その部分には容量素子が形成される。
の高誘電体層４を積層した領域は、誘電体基板１の誘電
率に高誘電体層４の誘電率が合成されるため、ストリッ
プ線路３とグランド層２との間に介在する誘電体部材全
体としての誘電率は部分的に大きくなる。従って、イン
ピーダンスが変化するとともに、電極間の誘電率が大き
くなることによって分布定数的に容量が大きくなるの
で、その部分には容量素子が形成される。
【００１５】なお、本実施例では、誘電体基板の誘電率
より高い誘電体層を形成することにより容量素子を形成
しているが、誘電体基板より誘電率の低い誘電体層を形
成して誘電体部材の誘電率を部分的に小さくし、リアク
タンス素子を形成する事もできる。
より高い誘電体層を形成することにより容量素子を形成
しているが、誘電体基板より誘電率の低い誘電体層を形
成して誘電体部材の誘電率を部分的に小さくし、リアク
タンス素子を形成する事もできる。
【００１６】また、本実施例では、高誘電体層を積層す
ることにより誘電率を変化させているが、誘電率の異な
る誘電体部材を積層する手段に限定されず、誘電体基板
を形成する段階で回路素子形成予定箇所を異なる誘電率
の材料で形成する等の方法でもよい。
ることにより誘電率を変化させているが、誘電率の異な
る誘電体部材を積層する手段に限定されず、誘電体基板
を形成する段階で回路素子形成予定箇所を異なる誘電率
の材料で形成する等の方法でもよい。
【００１７】また、本実施例では、ストリップ線路を直
線状に形成しているが、従来のように部分的に線幅を変
化させて回路素子を形成する方法を併用してもよく、ま
たスパイラル状にするなど他のラインパターンと組み合
わせてもよい。
線状に形成しているが、従来のように部分的に線幅を変
化させて回路素子を形成する方法を併用してもよく、ま
たスパイラル状にするなど他のラインパターンと組み合
わせてもよい。
【００１８】
【発明の効果】以上のように、本発明によれば、ストリ
ップ線路幅を変化させなてもインピーダンスを変化させ
て回路素子を形成することができるので、マイクロ波回
路において隣接線路の影響を防止するために隣接線路と
の間隔を広くとる必要がなく、高密度実装が可能とな
る。したがって、マイクロ波集積回路の集積度を大幅に
高め装置を小型化することができる。
ップ線路幅を変化させなてもインピーダンスを変化させ
て回路素子を形成することができるので、マイクロ波回
路において隣接線路の影響を防止するために隣接線路と
の間隔を広くとる必要がなく、高密度実装が可能とな
る。したがって、マイクロ波集積回路の集積度を大幅に
高め装置を小型化することができる。
【００１９】また、誘電体基板とは異なる誘電体ペース
ト等を誘電体基板に印刷して部分的に誘電率を変化させ
ることにより、回路素子のインピーダンスの制御がきわ
めて容易になり、マイクロ波集積回路の性能を大幅に向
上させることができる。
ト等を誘電体基板に印刷して部分的に誘電率を変化させ
ることにより、回路素子のインピーダンスの制御がきわ
めて容易になり、マイクロ波集積回路の性能を大幅に向
上させることができる。
【図１】本発明の１実施例に係るマイクロストリップラ
インの回路素子の構造を示す斜視図である。
インの回路素子の構造を示す斜視図である。
【図２】従来のマイクロストリップラインの容量素子の
ストリップ線路（ａ）および本発明の１実施例によるマ
イクロストリップラインの容量素子（ｂ）の構造を示す
平面図である。
ストリップ線路（ａ）および本発明の１実施例によるマ
イクロストリップラインの容量素子（ｂ）の構造を示す
平面図である。
１ 誘電体基板 ２ グランド層 ３ ストリップ線路 ４ 高誘電体層
Claims (2)
- 【請求項１】 一方の面にグランド層として導電体層を
備えた誘電体基板の他方の面にストリップ状の導電体線
路を形成したマイクロストリップラインのインピーダン
スを部分的に変化させて回路素子を形成するマイクロス
トリップラインの回路素子において、 前記導電体層と前記導電体線路との間に介在する誘電体
部材の、前記回路素子の形成箇所を含む領域の誘電率を
部分的に変化させることにより、インピーダンスを変化
させて、回路素子を形成したことを特徴とするマイクロ
ストリップラインの回路素子。 - 【請求項２】 前記導電体線路と前記誘電体基板の間
に、該誘電体基板の誘電率とは異なる誘電率の誘電体層
を積層することにより、前記導電体層と前記導電体線路
との間に介在する誘電体部材の誘電率を部分的に変化さ
せることを特徴とする請求項１に記載のマイクロストリ
ップラインの回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089353A JPH06283909A (ja) | 1993-03-24 | 1993-03-24 | マイクロストリップラインの回路素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5089353A JPH06283909A (ja) | 1993-03-24 | 1993-03-24 | マイクロストリップラインの回路素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06283909A true JPH06283909A (ja) | 1994-10-07 |
Family
ID=13968353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5089353A Pending JPH06283909A (ja) | 1993-03-24 | 1993-03-24 | マイクロストリップラインの回路素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06283909A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| CN112946327A (zh) * | 2021-03-24 | 2021-06-11 | 北京工业大学 | 高温下测微波材料复介电常数的微带线夹具 |
-
1993
- 1993-03-24 JP JP5089353A patent/JPH06283909A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001453A2 (en) * | 1999-06-29 | 2001-01-04 | Sun Microsystems, Inc. | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| WO2001001453A3 (en) * | 1999-06-29 | 2001-07-26 | Sun Microsystems Inc | Method and apparatus for adjusting electrical characteristics of signal traces in layered circuit boards |
| CN112946327A (zh) * | 2021-03-24 | 2021-06-11 | 北京工业大学 | 高温下测微波材料复介电常数的微带线夹具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5408053A (en) | Layered planar transmission lines | |
| US5160905A (en) | High dielectric micro-trough line filter | |
| JP3732927B2 (ja) | 多層配線基板 | |
| EP1354502B1 (en) | High frequency printed circuit board via | |
| US5343176A (en) | Radio frequency filter having a substrate with recessed areas | |
| US4114120A (en) | Stripline capacitor | |
| JPH05299906A (ja) | 高周波多層集積回路 | |
| JPH0697701A (ja) | ローパスフィルタ | |
| JPH06283909A (ja) | マイクロストリップラインの回路素子 | |
| JPH0897603A (ja) | 積層型誘電体フィルタ | |
| KR100397741B1 (ko) | 공진기 | |
| JP2000349517A (ja) | ディレイライン | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| KR100541078B1 (ko) | 임피던스 조절이 용이한 스트립라인 | |
| JP3141350B2 (ja) | 発振回路の発振周波数の調整方法 | |
| JPH0725601U (ja) | 電子部品 | |
| JPH05152803A (ja) | 誘電体フイルタ | |
| JPH05160605A (ja) | 高周波回路部品 | |
| JP3100036B2 (ja) | 多層基板を用いたｖｃｏ等の高周波回路 | |
| JP2000277928A (ja) | 多層配線基板 | |
| JP3488288B2 (ja) | 共振回路基板 | |
| JPH0983219A (ja) | ストリップライン共振器 | |
| JPH0878907A (ja) | 積層型誘電体フィルタ | |
| JPS60253303A (ja) | マイクロストリツプ線路 | |
| JP2001007518A (ja) | 多層配線基板 |