JPH06244185A - 配線構造とその製法 - Google Patents
配線構造とその製法Info
- Publication number
- JPH06244185A JPH06244185A JP5025581A JP2558193A JPH06244185A JP H06244185 A JPH06244185 A JP H06244185A JP 5025581 A JP5025581 A JP 5025581A JP 2558193 A JP2558193 A JP 2558193A JP H06244185 A JPH06244185 A JP H06244185A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- tin
- substrate
- metal wiring
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 Ａｌを含む配線層を有する配線構造の形成を
カバレージ良く高い信頼性をもって形成する。 【構成】 基体１上に形成され、Ａｌを含む金属配線層
７を有する配線構造において、基体１側から順次Ｔｉ層
２１、ＴｉＯＮ層２２、ＴｉＮ層２３が被着形成され、
このＴｉＮ層２３上にＡｌを含む金属配線層７が形成さ
れた構成とする。
カバレージ良く高い信頼性をもって形成する。 【構成】 基体１上に形成され、Ａｌを含む金属配線層
７を有する配線構造において、基体１側から順次Ｔｉ層
２１、ＴｉＯＮ層２２、ＴｉＮ層２３が被着形成され、
このＴｉＮ層２３上にＡｌを含む金属配線層７が形成さ
れた構成とする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば半導体集積回路
ＶＬＳＩ、ＵＬＳＩ等に用いられる配線構造とその製法
に係わる。
ＶＬＳＩ、ＵＬＳＩ等に用いられる配線構造とその製法
に係わる。
【０００２】
【従来の技術】半導体集積回路ＶＬＳＩ，ＵＬＳＩ等の
各種電子デバイスにおいて、その小型、高密度化の要求
から、その配線ないしは電極（本明細書では配線と称す
る）は層間絶縁層を介した例えば多層配線構造がとられ
ているが、昨今益々電子デバイスの小型化、高密度化の
要求が高まり、これに伴って配線の高密度、微細パター
ン化が進められている。
各種電子デバイスにおいて、その小型、高密度化の要求
から、その配線ないしは電極（本明細書では配線と称す
る）は層間絶縁層を介した例えば多層配線構造がとられ
ているが、昨今益々電子デバイスの小型化、高密度化の
要求が高まり、これに伴って配線の高密度、微細パター
ン化が進められている。
【０００３】このため、層間絶縁層に穿設したコンタク
トホール、ヴィアホール等の接続孔を通じて層間絶縁層
上に形成される配線を、層間絶縁層下の他の配線部、あ
るいは例えばＳｉ半導体における不純物拡散領域等の半
導体領域部（以下これらをコンタクト部という）に対し
てオーミックコンタクトする場合の接続孔の径も必然的
に小さくなる。
トホール、ヴィアホール等の接続孔を通じて層間絶縁層
上に形成される配線を、層間絶縁層下の他の配線部、あ
るいは例えばＳｉ半導体における不純物拡散領域等の半
導体領域部（以下これらをコンタクト部という）に対し
てオーミックコンタクトする場合の接続孔の径も必然的
に小さくなる。
【０００４】この場合、層間絶縁層は、その電気的信頼
性、寄生容量等の問題から、所定の厚さを確保する必要
があり、畢竟その接続孔のアスペクト比（深さ／直径）
が大となる。
性、寄生容量等の問題から、所定の厚さを確保する必要
があり、畢竟その接続孔のアスペクト比（深さ／直径）
が大となる。
【０００５】このような、アスペクト比の大なる接続孔
を通じて、上述のコンタクト部にＡｌを含む金属配線層
例えばＳｉを１％含有するＡｌあるいはＡｌ−Ｓｉ−Ｃ
ｕによる金属配線層をオーミックコンタクトする場合、
これの下地層としていわゆるバリアメタル層の形成が行
われる。
を通じて、上述のコンタクト部にＡｌを含む金属配線層
例えばＳｉを１％含有するＡｌあるいはＡｌ−Ｓｉ−Ｃ
ｕによる金属配線層をオーミックコンタクトする場合、
これの下地層としていわゆるバリアメタル層の形成が行
われる。
【０００６】このように、コンタクト部にＡｌを含む金
属配線層を有する配線構造をオーミックコンタクトする
場合の従来構造の例を図４を参照して説明する。
属配線層を有する配線構造をオーミックコンタクトする
場合の従来構造の例を図４を参照して説明する。
【０００７】この場合、例えばＳｉ半導体基板による基
体１の半導体領域２に、この基体１の表面に形成された
層間絶縁層３に穿設した接続孔４を通じて配線の接続、
すなわち配線構造部の形成を行った場合で、この場合、
コンタクト部この例では半導体領域２の例えばＳｉに対
して密着性の良いＴｉ層５と、配線層からのＡｌの例え
ばＳｉ半導体基体１へのスパイクを阻止するＴｉＯＮ層
６とによるバリアメタル層をスパッタ等によって被着形
成し、これの上にＡｌを含む金属配線層７をスパッタ等
によって形成する。
体１の半導体領域２に、この基体１の表面に形成された
層間絶縁層３に穿設した接続孔４を通じて配線の接続、
すなわち配線構造部の形成を行った場合で、この場合、
コンタクト部この例では半導体領域２の例えばＳｉに対
して密着性の良いＴｉ層５と、配線層からのＡｌの例え
ばＳｉ半導体基体１へのスパイクを阻止するＴｉＯＮ層
６とによるバリアメタル層をスパッタ等によって被着形
成し、これの上にＡｌを含む金属配線層７をスパッタ等
によって形成する。
【０００８】図において８は基体１の表面に形成された
素子分離の熱酸化による厚い絶縁層いわゆる LOCOS、９
はこれの下の半導体表面に形成された高不純物濃度のチ
ャネルストップ領域である。
素子分離の熱酸化による厚い絶縁層いわゆる LOCOS、９
はこれの下の半導体表面に形成された高不純物濃度のチ
ャネルストップ領域である。
【０００９】ところが、この構成による場合、ＴｉＯＮ
層６に対するＡｌを含む配線層７のぬれ性が悪い。この
ため、図４において部分ａで示すように、配線層７が被
着されないカバレージが０％ないしはこれに近い状態の
部分が生じ、電気的、機械的信頼性に問題が生じる。
層６に対するＡｌを含む配線層７のぬれ性が悪い。この
ため、図４において部分ａで示すように、配線層７が被
着されないカバレージが０％ないしはこれに近い状態の
部分が生じ、電気的、機械的信頼性に問題が生じる。
【００１０】この問題を解決するものとして、図５に示
すように、図４のＴｉＯ層６に代えてＡｌを含む金属配
線層７とのぬれ性の良いＴｉＮ層１６を形成することも
提案されている。この場合配線層７の密着性、すなわち
機械的、電気的信頼性は向上するものの、このＴｉＮは
バリア性に劣る。すなわち配線層７の形成後における例
えば４００℃〜５００℃に及ぶ加熱がなされると、Ａｌ
の半導体基体１の例えばＳｉとの相互拡散による半導体
領域２に対するＡｌスパイクを確実に防止するには、こ
のＴｉＮ層１６の厚さを例えば１１５ｎｍ程度に大とす
る必要があり、そのため接続孔４の実効径が小さくなっ
てこの場合においても、とくにアスペクト比が大なるも
のにおいては、この接続孔４内への配線層７の形成をカ
バレージ良く行うことができないという問題がある。
すように、図４のＴｉＯ層６に代えてＡｌを含む金属配
線層７とのぬれ性の良いＴｉＮ層１６を形成することも
提案されている。この場合配線層７の密着性、すなわち
機械的、電気的信頼性は向上するものの、このＴｉＮは
バリア性に劣る。すなわち配線層７の形成後における例
えば４００℃〜５００℃に及ぶ加熱がなされると、Ａｌ
の半導体基体１の例えばＳｉとの相互拡散による半導体
領域２に対するＡｌスパイクを確実に防止するには、こ
のＴｉＮ層１６の厚さを例えば１１５ｎｍ程度に大とす
る必要があり、そのため接続孔４の実効径が小さくなっ
てこの場合においても、とくにアスペクト比が大なるも
のにおいては、この接続孔４内への配線層７の形成をカ
バレージ良く行うことができないという問題がある。
【００１１】
【発明が解決しようとする課題】本発明は、上述した諸
問題、すなわちＡｌを含む配線層を有する配線構造の形
成をカバレージ良く高い信頼性をもって形成することの
できる配線構造とその製法を提供する。
問題、すなわちＡｌを含む配線層を有する配線構造の形
成をカバレージ良く高い信頼性をもって形成することの
できる配線構造とその製法を提供する。
【００１２】
【課題を解決するための手段】第１の本発明は、図１に
その一例の略線的断面図を示すように、基体１上に形成
され、Ａｌを含む金属配線層７を有する配線構造におい
て、基体１側から順次Ｔｉ層２１、ＴｉＯＮ層２２、Ｔ
ｉＮ層２３が被着形成され、このＴｉＮ層２３上にＡｌ
を含む金属配線層７が形成された構成とする。
その一例の略線的断面図を示すように、基体１上に形成
され、Ａｌを含む金属配線層７を有する配線構造におい
て、基体１側から順次Ｔｉ層２１、ＴｉＯＮ層２２、Ｔ
ｉＮ層２３が被着形成され、このＴｉＮ層２３上にＡｌ
を含む金属配線層７が形成された構成とする。
【００１３】第２の本発明は、図２にその一例の略線的
断面図を示すように、基体１上に形成され、Ａｌを含む
配線層７を有する配線構造において、基体１側から順次
Ｔｉ層２１、下層のＴｉＮ層２４、ＴｉＯＮ層２２、上
層のＴｉＮ層２３が被着形成され、この上層のＴｉＮ層
２３上にＡｌを含む金属配線層７が形成された構成とす
る。
断面図を示すように、基体１上に形成され、Ａｌを含む
配線層７を有する配線構造において、基体１側から順次
Ｔｉ層２１、下層のＴｉＮ層２４、ＴｉＯＮ層２２、上
層のＴｉＮ層２３が被着形成され、この上層のＴｉＮ層
２３上にＡｌを含む金属配線層７が形成された構成とす
る。
【００１４】また、本発明方法は、基体１上に形成さ
れ、Ａｌを含む金属配線層７を有する配線構造の製法に
おいて、基体１側から順次Ｔｉ層２１、下層のＴｉＮ層
２４を形成して後、この下層のＴｉＮ層２４の表面を熱
酸化してＴｉＯＮ層２２を形成し、このＴｉＯＮ層２２
上に上層のＴｉＮ層２３を形成し、この上層のＴｉＮ層
２３上にＡｌを含む金属配線層７を形成する、つまり本
発明方法においては、上述した第２の本発明による配線
構造部を構成するものである。
れ、Ａｌを含む金属配線層７を有する配線構造の製法に
おいて、基体１側から順次Ｔｉ層２１、下層のＴｉＮ層
２４を形成して後、この下層のＴｉＮ層２４の表面を熱
酸化してＴｉＯＮ層２２を形成し、このＴｉＯＮ層２２
上に上層のＴｉＮ層２３を形成し、この上層のＴｉＮ層
２３上にＡｌを含む金属配線層７を形成する、つまり本
発明方法においては、上述した第２の本発明による配線
構造部を構成するものである。
【００１５】
【作用】上述の本発明による配線構造は、Ａｌを含む金
属配線層７下に、これとぬれ性の良いＴｉＮ層２３が形
成されていることによって図５で説明したと同様に機械
的及び電気的に良好な被着が行われるものであり、第１
の本発明においてはＡｌを含む金属配線層７下に基体１
側から順次Ｔｉ層２１、ＴｉＯＮ層２２及びＴｉＮ層２
３の３層を積層した構造とし、第２の本発明においては
Ａｌを含む金属配線層７下に基体１側から順次Ｔｉ層２
１、下層のＴｉＮ層２４、ＴｉＯＮ層２２及びＴｉＮ層
２３の４層を積層した構造とし、いずれの場合もＡｌと
例えば基体のＳｉとの相互拡散を効果的に阻止できるバ
リア性に優れたＴｉＯＮ層２２が介存する構造としたの
で、Ａｌを含む金属配線層７下に配置する下地層の厚さ
の削減をはかって、しかもＡｌを含む金属配線層７をカ
バレージ良く形成することができる。
属配線層７下に、これとぬれ性の良いＴｉＮ層２３が形
成されていることによって図５で説明したと同様に機械
的及び電気的に良好な被着が行われるものであり、第１
の本発明においてはＡｌを含む金属配線層７下に基体１
側から順次Ｔｉ層２１、ＴｉＯＮ層２２及びＴｉＮ層２
３の３層を積層した構造とし、第２の本発明においては
Ａｌを含む金属配線層７下に基体１側から順次Ｔｉ層２
１、下層のＴｉＮ層２４、ＴｉＯＮ層２２及びＴｉＮ層
２３の４層を積層した構造とし、いずれの場合もＡｌと
例えば基体のＳｉとの相互拡散を効果的に阻止できるバ
リア性に優れたＴｉＯＮ層２２が介存する構造としたの
で、Ａｌを含む金属配線層７下に配置する下地層の厚さ
の削減をはかって、しかもＡｌを含む金属配線層７をカ
バレージ良く形成することができる。
【００１６】また、本発明製法では、上述の第２の本発
明構造のＴｉＯＮ層２２の形成を下層のＴｉＮ層２４の
表面を酸化することによって形成したので、生産性にす
ぐれＴｉＮ層２４との密着性にすぐれた層として形成で
きる。
明構造のＴｉＯＮ層２２の形成を下層のＴｉＮ層２４の
表面を酸化することによって形成したので、生産性にす
ぐれＴｉＮ層２４との密着性にすぐれた層として形成で
きる。
【００１７】
【実施例】本発明による配線構造の実施例と、本発明製
法の実施例を詳細に説明する。
法の実施例を詳細に説明する。
【００１８】先ず、図１を参照して第１の本発明の一実
施例を説明する。
施例を説明する。
【００１９】この場合、半導体基体１例えば第１導電型
の例えば低濃度のｐ型Ｓｉ単結晶半導体基体に、第２の
導電型の例えばｎ型不純物の選択的拡散あるいはイオン
注入によって形成された例えばＭＯＳトランジスタ（絶
縁型電界効果トランジスタ）のソースないしはドレイン
領域となるの半導体領域２をコンタクト部としてこれ
に、この基体１の表面に形成された層間絶縁層３に穿設
した接続孔４を通じてＡｌを含む金属配線層７の接続を
行う場合である。
の例えば低濃度のｐ型Ｓｉ単結晶半導体基体に、第２の
導電型の例えばｎ型不純物の選択的拡散あるいはイオン
注入によって形成された例えばＭＯＳトランジスタ（絶
縁型電界効果トランジスタ）のソースないしはドレイン
領域となるの半導体領域２をコンタクト部としてこれ
に、この基体１の表面に形成された層間絶縁層３に穿設
した接続孔４を通じてＡｌを含む金属配線層７の接続を
行う場合である。
【００２０】そして、接続孔４を通じてコンタクト部、
すなわち半導体領域２上を含んで全面的に基体１側から
順次Ｔｉ層２１、ＴｉＯＮ層２２、ＴｉＮ層２３が被着
形成され、このＴｉＮ層２３上にＡｌを含む金属配線層
７を順次例えば連続スパッタによって形成する。
すなわち半導体領域２上を含んで全面的に基体１側から
順次Ｔｉ層２１、ＴｉＯＮ層２２、ＴｉＮ層２３が被着
形成され、このＴｉＮ層２３上にＡｌを含む金属配線層
７を順次例えば連続スパッタによって形成する。
【００２１】Ａｌを含む金属配線層７は、例えば１％Ｓ
ｉ含有のＡｌーＳｉ、あるいはＡｌーＳｉーＣｕを用い
る。
ｉ含有のＡｌーＳｉ、あるいはＡｌーＳｉーＣｕを用い
る。
【００２２】層間絶縁層３の厚さ、すなわちその接続孔
４の深さは、例えば５００ｎｍで、Ｔｉ層２１の厚さは
３０ｎｍ、ＴｉＯＮ層２２の厚さは７０ｎｍ、ＴｉＮ層
２３の厚さは１５ｎｍとした。
４の深さは、例えば５００ｎｍで、Ｔｉ層２１の厚さは
３０ｎｍ、ＴｉＯＮ層２２の厚さは７０ｎｍ、ＴｉＮ層
２３の厚さは１５ｎｍとした。
【００２３】そして、これら層をＡｌを含む金属配線層
７側から所定のパターンにエッチング、例えば異方性ド
ライエッチング、例えばＲＩＥ（反応性イオンエッチン
グ）する。
７側から所定のパターンにエッチング、例えば異方性ド
ライエッチング、例えばＲＩＥ（反応性イオンエッチン
グ）する。
【００２４】尚、図１において８は半導体基体１の表面
に形成された素子分離の熱酸化による厚い絶縁層いわゆ
る LOCOS、９はこれの下の半導体表面に形成された第１
の導電型の高不純物濃度のチャネルストップ領域であ
る。
に形成された素子分離の熱酸化による厚い絶縁層いわゆ
る LOCOS、９はこれの下の半導体表面に形成された第１
の導電型の高不純物濃度のチャネルストップ領域であ
る。
【００２５】次に、図２を参照して第２の本発明と、本
発明方法の実施例を説明する。図２において、図１に対
応する部分には同一符号を付して重複説明を省略する。
発明方法の実施例を説明する。図２において、図１に対
応する部分には同一符号を付して重複説明を省略する。
【００２６】接続孔４を通じてコンタクト部、すなわち
半導体領域２上を含んで全面的に基体１側から順次Ｔｉ
層２１、下層のＴｉＮ層２４、ＴｉＯＮ層２２、上層の
ＴｉＮ層２３を被着形成し、この上層のＴｉＮ層２３上
にＡｌを含む金属配線層７を形成する。
半導体領域２上を含んで全面的に基体１側から順次Ｔｉ
層２１、下層のＴｉＮ層２４、ＴｉＯＮ層２２、上層の
ＴｉＮ層２３を被着形成し、この上層のＴｉＮ層２３上
にＡｌを含む金属配線層７を形成する。
【００２７】Ａｌを含む金属配線層７は、例えば１％Ｓ
ｉ含有のＡｌーＳｉ、あるいはＡｌーＳｉーＣｕの金属
配線層によって構成する。
ｉ含有のＡｌーＳｉ、あるいはＡｌーＳｉーＣｕの金属
配線層によって構成する。
【００２８】層間絶縁層３の厚さ、すなわちその接続孔
４の深さは、例えば５００ｎｍで、Ｔｉ層２１の厚さは
３０ｎｍ、ＴｉＮ層２４の厚さは１０ｎｍ〜１５ｎｍ、
ＴｉＯＮ層２２の厚さは７０ｎｍ、ＴｉＮ層２３の厚さ
は１５ｎｍとした。
４の深さは、例えば５００ｎｍで、Ｔｉ層２１の厚さは
３０ｎｍ、ＴｉＮ層２４の厚さは１０ｎｍ〜１５ｎｍ、
ＴｉＯＮ層２２の厚さは７０ｎｍ、ＴｉＮ層２３の厚さ
は１５ｎｍとした。
【００２９】そして、この場合においても、これら層を
Ａｌを含む金属配線層７側から所定のパターンに例えば
異方性ドライエッチングする。
Ａｌを含む金属配線層７側から所定のパターンに例えば
異方性ドライエッチングする。
【００３０】この第２の本発明による配線構造において
も、各層２１、２４、２２、２３、７は、順次連続スパ
ッタによって形成できるものであるが、この場合本発明
製法によって形成する。
も、各層２１、２４、２２、２３、７は、順次連続スパ
ッタによって形成できるものであるが、この場合本発明
製法によって形成する。
【００３１】すなわち、この製法においては、例えば図
２で示すように、層間絶縁層３の接続孔４を通じて半導
体領域２、すなわちコンタクト部上を含んで全面的に基
体１側から順次Ｔｉ層２１、下層のＴｉＮ層２４をスパ
ッタ等によって形成して後、この下層のＴｉＮ層２４の
表面を熱酸化してＴｉＯＮ層２２を形成する。
２で示すように、層間絶縁層３の接続孔４を通じて半導
体領域２、すなわちコンタクト部上を含んで全面的に基
体１側から順次Ｔｉ層２１、下層のＴｉＮ層２４をスパ
ッタ等によって形成して後、この下層のＴｉＮ層２４の
表面を熱酸化してＴｉＯＮ層２２を形成する。
【００３２】そして、その後ＴｉＯＮ層２２上に、上層
のＴｉＮ層２３とこれの上にＡｌを含む金属配線層７例
えば上述したと同様の１％Ｓｉ含有のＡｌーＳｉ、ある
いはＡｌーＳｉーＣｕの金属配線層７を形成する。
のＴｉＮ層２３とこれの上にＡｌを含む金属配線層７例
えば上述したと同様の１％Ｓｉ含有のＡｌーＳｉ、ある
いはＡｌーＳｉーＣｕの金属配線層７を形成する。
【００３３】上述のＴｉＮ層２４に対する熱酸化は、基
体１上にＴｉＮ層を形成して後、基体１を酸化性雰囲気
中へ搬送して酸化処理を行う。
体１上にＴｉＮ層を形成して後、基体１を酸化性雰囲気
中へ搬送して酸化処理を行う。
【００３４】このようにすると、例えばスパッタによっ
て形成したＴｉＮ層２４は図３で模式的にその断面を示
すように柱状結晶構造を有しているため、酸化性雰囲気
中での酸化処理により、ＴｉＮ層２４の上面が酸化し、
結晶粒界にも酸化性物質２５が侵入して酸化を進行させ
ることから、その酸化処理条件、例えばその酸化処理時
間を制御することにより所要の厚さのＴｉＯＮ層２２を
ＴｉＮ層２４の表面に形成することができる。
て形成したＴｉＮ層２４は図３で模式的にその断面を示
すように柱状結晶構造を有しているため、酸化性雰囲気
中での酸化処理により、ＴｉＮ層２４の上面が酸化し、
結晶粒界にも酸化性物質２５が侵入して酸化を進行させ
ることから、その酸化処理条件、例えばその酸化処理時
間を制御することにより所要の厚さのＴｉＯＮ層２２を
ＴｉＮ層２４の表面に形成することができる。
【００３５】この場合、ＴｉＮ層２１の形成後の基板を
酸化性雰囲気中へ搬送する際に、基体１を大気開放しな
いようにすれば基体表面への水分の付着を防止し、表面
荒れ、脱ガスによる配線層の密着性不良、さらにあるい
はこの密着性不良によるアフターコロージョンの発生等
を防止することができる。更に本発明製法の具体的な実
施例について説明する。
酸化性雰囲気中へ搬送する際に、基体１を大気開放しな
いようにすれば基体表面への水分の付着を防止し、表面
荒れ、脱ガスによる配線層の密着性不良、さらにあるい
はこの密着性不良によるアフターコロージョンの発生等
を防止することができる。更に本発明製法の具体的な実
施例について説明する。
【００３６】実施例１ まず、図２で不純物拡散領域２が形成されたシリコン基
体１上にＣＶＤ法等により層厚約０．５μｍのＳｉＯ2
層間絶縁層３が形成され、この層間絶縁層３に上記不純
物拡散領域２に臨んで接続孔４を開口し、その全面にＴ
ｉ層２１、ＴｉＮ層２４を順次成膜した。
体１上にＣＶＤ法等により層厚約０．５μｍのＳｉＯ2
層間絶縁層３が形成され、この層間絶縁層３に上記不純
物拡散領域２に臨んで接続孔４を開口し、その全面にＴ
ｉ層２１、ＴｉＮ層２４を順次成膜した。
【００３７】ここで、Ｔｉ層２１及びＴｉＮ層２４の成
膜は枚葉式スパッタリング装置を使用し、Ｔｉターゲッ
トを装着したスパッタリング・チャンバ内への供給ガス
の組成を順次変更することにより、基体１を大気開放す
ることなく連続工程で成膜を行った。上記枚葉式スパッ
タリング装置は、前処理のためのＲＦプラズマ・クリー
ニング・チャンバ、バリヤメタルを成膜するためのスパ
ッタリング・チャンバ、Ａｌ−１％Ｓｉ層を成膜するた
めのスパッタリング・チャンバ等がウェハ・ハンドリン
グ・ユニットを介して相互に接続された、マルチ・チャ
ンバ型の装置である。
膜は枚葉式スパッタリング装置を使用し、Ｔｉターゲッ
トを装着したスパッタリング・チャンバ内への供給ガス
の組成を順次変更することにより、基体１を大気開放す
ることなく連続工程で成膜を行った。上記枚葉式スパッ
タリング装置は、前処理のためのＲＦプラズマ・クリー
ニング・チャンバ、バリヤメタルを成膜するためのスパ
ッタリング・チャンバ、Ａｌ−１％Ｓｉ層を成膜するた
めのスパッタリング・チャンバ等がウェハ・ハンドリン
グ・ユニットを介して相互に接続された、マルチ・チャ
ンバ型の装置である。
【００３８】まず、前処理としてウェハをＲＦプラズマ
・クリーニング・チャンバにセットし、接続孔４の底部
を被覆している自然酸化膜を除去した。続いて基体１を
高真空下でスパッタリング・チャンバへ移送し、Ｔｉ層
２１を形成した。
・クリーニング・チャンバにセットし、接続孔４の底部
を被覆している自然酸化膜を除去した。続いて基体１を
高真空下でスパッタリング・チャンバへ移送し、Ｔｉ層
２１を形成した。
【００３９】次に、Ｎ2 ガスを送り込んでＴｉＮ層２４
を形成した。
を形成した。
【００４０】次に、基体１を同じスパッタリング・チャ
ンバ内に保持したままターゲット電力の印加を中止し、
Ｏ2 を流量１００ＳＣＣＭにて１分間供給した。これに
より、ＴｉＮ層２４の表面が酸化され、図３で説明した
ように、表面酸化がなされて図２で示すように、ＴｉＯ
Ｎ層２２が形成された。ここで、Ｔｉ層２１は図３に示
されるように板状結晶構造を有するが、表面酸化ＴｉＮ
層２２は柱状結晶構造を有する。この表面酸化ＴｉＮ層
２２は、ＴｉＮ層２４におけるＴｉＮ結晶粒がその上面
および粒界から内部に向かって酸化されて形成されたも
のである。酸素原子の一部は結晶粒界にも偏析する。
ンバ内に保持したままターゲット電力の印加を中止し、
Ｏ2 を流量１００ＳＣＣＭにて１分間供給した。これに
より、ＴｉＮ層２４の表面が酸化され、図３で説明した
ように、表面酸化がなされて図２で示すように、ＴｉＯ
Ｎ層２２が形成された。ここで、Ｔｉ層２１は図３に示
されるように板状結晶構造を有するが、表面酸化ＴｉＮ
層２２は柱状結晶構造を有する。この表面酸化ＴｉＮ層
２２は、ＴｉＮ層２４におけるＴｉＮ結晶粒がその上面
および粒界から内部に向かって酸化されて形成されたも
のである。酸素原子の一部は結晶粒界にも偏析する。
【００４１】その後、同一のスパッタリング・チャンバ
内でＴｉＮ層２３を形成し、別のスパッタリング・チャ
ンバへウェハを移送し、スパッタリング法によりＡｌ−
１％Ｓｉによる配線層７を形成した。
内でＴｉＮ層２３を形成し、別のスパッタリング・チャ
ンバへウェハを移送し、スパッタリング法によりＡｌ−
１％Ｓｉによる配線層７を形成した。
【００４２】尚、上述した例においては、層間絶縁層３
の接続孔４を通じて半導体領域２に配線のオーミックコ
ンタクトを行う場合について説明したが、金属層による
あるいは半導体薄膜によるコンタクト部に対するオーミ
ックコンタクトを行う場合適用することもできる。
の接続孔４を通じて半導体領域２に配線のオーミックコ
ンタクトを行う場合について説明したが、金属層による
あるいは半導体薄膜によるコンタクト部に対するオーミ
ックコンタクトを行う場合適用することもできる。
【００４３】
【発明の効果】上述したように本発明ではＡｌを含む金
属配線層７下に、これとぬれ性の良いＴｉＮ層２３が形
成されていることによって図５で説明したと同様に機械
的及び電気的に良好な被着が行われるものであり、第１
の本発明においてはＡｌを含む金属配線層７下に基体１
側から順次Ｔｉ層２１、ＴｉＯＮ層２２及びＴｉＮ層２
３の３層を積層した構造とし、第２の本発明においては
Ａｌを含む金属配線層７下に基体１側から順次Ｔｉ層２
１、下層のＴｉＮ層２４、ＴｉＯＮ層２２及びＴｉＮ層
２３の４層を積層した構造とし、いずれの場合もＡｌと
例えば基体のＳｉとの相互拡散を効果的に阻止できるバ
リア性に優れたＴｉＯＮ層２２が介存する構造としたの
で、Ａｌを含む金属配線層７下に配置する下地層の厚さ
の削減をはかって、しかもＡｌを含む金属配線層７をカ
バレージ良く形成することができる。
属配線層７下に、これとぬれ性の良いＴｉＮ層２３が形
成されていることによって図５で説明したと同様に機械
的及び電気的に良好な被着が行われるものであり、第１
の本発明においてはＡｌを含む金属配線層７下に基体１
側から順次Ｔｉ層２１、ＴｉＯＮ層２２及びＴｉＮ層２
３の３層を積層した構造とし、第２の本発明においては
Ａｌを含む金属配線層７下に基体１側から順次Ｔｉ層２
１、下層のＴｉＮ層２４、ＴｉＯＮ層２２及びＴｉＮ層
２３の４層を積層した構造とし、いずれの場合もＡｌと
例えば基体のＳｉとの相互拡散を効果的に阻止できるバ
リア性に優れたＴｉＯＮ層２２が介存する構造としたの
で、Ａｌを含む金属配線層７下に配置する下地層の厚さ
の削減をはかって、しかもＡｌを含む金属配線層７をカ
バレージ良く形成することができる。
【００４４】また、本発明製法では、上述の第２の本発
明構造のＴｉＯＮ層２２の形成を下層のＴｉＮ層２４の
表面を酸化することによって形成したので、生産性にす
ぐれＴｉＮ層２４との密着性にすぐれた層として形成で
きるなどの利点がある。
明構造のＴｉＯＮ層２２の形成を下層のＴｉＮ層２４の
表面を酸化することによって形成したので、生産性にす
ぐれＴｉＮ層２４との密着性にすぐれた層として形成で
きるなどの利点がある。
【図１】本発明による配線構造の一例の略線的断面図で
ある。
ある。
【図２】本発明による配線構造の他の例の略線的断面図
である。
である。
【図３】本発明製法の説明に供する酸化態様の模式的断
面図である。
面図である。
【図４】従来の配線構造の略線的断面図である。
【図５】従来の配線構造の略線的断面図である。
１ 基体 ２ 半導体領域 ３ 層間絶縁層 ７ Ａｌを含む金属配線層 ２１ Ｔｉ層 ２２ ＴｉＯＮ層 ２３ ＴｉＮ層 ２４ ＴｉＮ層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｄ 7514−4Ｍ
Claims (3)
- 【請求項１】 基体上に形成され、Ａｌを含む金属配線
層を有する配線構造において、 上記基体側から順次Ｔｉ層、ＴｉＯＮ層、ＴｉＮ層が被
着形成され、 該ＴｉＮ層上に上記Ａｌを含む金属配線層が形成された
ことを特徴とする配線構造。 - 【請求項２】 基体上に形成され、Ａｌを含む配線層を
有する配線構造において、 上記基体側から順次Ｔｉ層、下層のＴｉＮ層、ＴｉＯＮ
層、上層のＴｉＮ層が被着形成され、 該上層のＴｉＮ層上に上記Ａｌを含む金属配線層が形成
されたことを特徴とする配線構造。 - 【請求項３】 基体上に形成され、Ａｌを含む金属配線
層を有する配線構造の製法において、 上記基体側から順次Ｔｉ層、下層のＴｉＮ層を形成し、 該下層のＴｉＮ層の表面を熱酸化してＴｉＯＮ層を形成
し、 該ＴｉＯＮ層上に上層のＴｉＮ層を形成し、 該上層のＴｉＮ層上に上記Ａｌを含む金属配線層を形成
することを特徴とする配線構造の製法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02558193A JP3240725B2 (ja) | 1993-02-15 | 1993-02-15 | 配線構造とその製法 |
| US08/193,531 US5449954A (en) | 1993-02-15 | 1994-02-08 | Interconnection structure with TiON layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02558193A JP3240725B2 (ja) | 1993-02-15 | 1993-02-15 | 配線構造とその製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06244185A true JPH06244185A (ja) | 1994-09-02 |
| JP3240725B2 JP3240725B2 (ja) | 2001-12-25 |
Family
ID=12169889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02558193A Expired - Fee Related JP3240725B2 (ja) | 1993-02-15 | 1993-02-15 | 配線構造とその製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5449954A (ja) |
| JP (1) | JP3240725B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3586899B2 (ja) * | 1994-09-22 | 2004-11-10 | ソニー株式会社 | 半導体装置およびその製造方法 |
| US5685960A (en) * | 1995-11-27 | 1997-11-11 | Applied Materials, Inc. | Method for forming aluminum contacts |
| JPH10125627A (ja) * | 1996-10-24 | 1998-05-15 | Fujitsu Ltd | 半導体装置の製造方法および高融点金属ナイトライド膜の形成方法 |
| GB2319532B (en) * | 1996-11-22 | 2001-01-31 | Trikon Equip Ltd | Method and apparatus for treating a semiconductor wafer |
| JP3277855B2 (ja) * | 1997-08-27 | 2002-04-22 | ヤマハ株式会社 | 半導体装置の配線形成方法 |
| US6215186B1 (en) | 1998-01-12 | 2001-04-10 | Texas Instruments Incorporated | System and method of forming a tungstein plug |
| US5985759A (en) * | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
| JP3625652B2 (ja) * | 1998-06-30 | 2005-03-02 | シャープ株式会社 | 半導体装置の製造方法 |
| US6177305B1 (en) * | 1998-12-17 | 2001-01-23 | Lsi Logic Corporation | Fabrication of metal-insulator-metal capacitive structures |
| WO2004089392A1 (en) | 2003-04-04 | 2004-10-21 | Unigen Pharmaceuticals, Inc. | Formulation of dual cycloxygenase (cox) and lipoxygenase (lox) inhibitors for mammal skin care |
| JP6755164B2 (ja) * | 2016-11-14 | 2020-09-16 | 東京エレクトロン株式会社 | ＴｉＮ系膜およびその形成方法 |
| US10453747B2 (en) * | 2017-08-28 | 2019-10-22 | Globalfoundries Inc. | Double barrier layer sets for contacts in semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0427163A (ja) * | 1990-05-23 | 1992-01-30 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JP2660359B2 (ja) * | 1991-01-30 | 1997-10-08 | 三菱電機株式会社 | 半導体装置 |
| US5305519A (en) * | 1991-10-24 | 1994-04-26 | Kawasaki Steel Corporation | Multilevel interconnect structure and method of manufacturing the same |
-
1993
- 1993-02-15 JP JP02558193A patent/JP3240725B2/ja not_active Expired - Fee Related
-
1994
- 1994-02-08 US US08/193,531 patent/US5449954A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100591177B1 (ko) * | 2004-06-30 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3240725B2 (ja) | 2001-12-25 |
| US5449954A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3240724B2 (ja) | 配線形成方法 | |
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| JPH0373533A (ja) | ケイ素集積回路に高導電率領域を形成する方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP3240725B2 (ja) | 配線構造とその製法 | |
| JPH10335657A (ja) | 半導体装置の製造方法 | |
| JP3231645B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000514241A (ja) | 自己整合されたコンタクトおよびフィールド絶縁物を伴ったトランジスタおよび該トランジスタのための製造プロセス | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| US20030036276A1 (en) | Method for forming high resistance resistor with integrated high voltage device process | |
| JPH03191518A (ja) | 半導体装置およびその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JPH065674B2 (ja) | 半導体装置の製造方法 | |
| KR100230731B1 (ko) | 반도체 디바이스의 콘택 구조 및 그 제조방법 | |
| JP2950620B2 (ja) | 半導体装置 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPH0945767A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JP3149169B2 (ja) | 半導体装置の製造方法 | |
| US6468905B1 (en) | Methods of restricting silicon migration | |
| JPH08124877A (ja) | 半導体集積回路の製造方法 | |
| JP2000323476A (ja) | 配線構造およびその製造方法 | |
| JPH04326553A (ja) | 半導体装置の製造方法 | |
| JPH1074836A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |