JPH06196705A

JPH06196705A - 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法

Info

Publication number: JPH06196705A
Application number: JP34446992A
Authority: JP
Inventors: Yoshiteru Shimizu; 喜輝清水; Yoshitaka Sugawara; 良孝菅原; Yasumichi Yasuda; 保道安田; Yasuki Nakano; 安紀中野
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-12-24
Filing date: 1992-12-24
Publication date: 1994-07-15

Abstract

(57)【要約】【目的】ＩＧＢＴとダイオードとの一体化を計るとと
もに、ＩＧＢＴに生じる電流集中をなくすようにした逆
導通型ＩＧＢＴを提供する。【構成】基体１と、基体１の第１主表面に設けたベー
ス層２と、その中に設けたソース層３と、基体１の第２
主表面に設けたコレクタ層４と、相隣れるソース層３間
に橋絡配置された絶縁ゲート電極５と、ソース層３及び
ベース層２に接触し、絶縁ゲート電極５の外側に設けた
ソース電極７と、コレクタ層４の表面に設けたコレクタ
電極８からなるＩＧＢＴ、及び、相隣れるベース層２間
に設けたエミッタ層９と、コレクタ層４間に設けたコレ
クタ短絡層１０と、エミッタ層４の表面に設けたソース
電極７と、コレクタ短絡層１０の表面に設けたコレクタ
電極８からなるダイオードにより単位セルが構成され、
単位セルが基体１内に順に配置形成される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逆導通型絶縁ゲートバ
イポーラトランジスタ及びその製造方法に係わり、特
に、絶縁ゲートバイポーラトランジスタ（以下、これを
ＩＧＢＴという）と逆並列接続ダイオードをセル単位で
一体化した逆導通型絶縁ゲートバイポーラトランジスタ
及びその製造方法に関する。

【０００２】

【従来の技術】一般に、制御端子に供給されるスイッチ
ング制御信号の極性に応じて、負荷電流をオン、オフさ
せることができる半導体開閉素子としては、バイポーラ
トランジスタや絶縁ゲート電界効果トランジスタ（以
下、これをＭＯＳＦＥＴという）等のスイッチング素子
が知られている。ところがこれらのスイッチング素子
は、スイッチング動作を行う際に、それぞれ動作上で長
所と短所とを有しており、例えば、高電圧で、大電流の
スイッチング制御を行う場合には、そのオン時の抵抗損
失の比較的小さなバイポーラトランジスタが適してお
り、一方、高周波スイッチング動作を行う場合にはスイ
ッチング速度の速いＭＯＳＦＥＴが適している。

【０００３】また、近年においては、バイポーラトラン
ジスタにおけるオン時の低抵抗特性と、ＭＯＳＦＥＴに
おける高速スイッチング動作特性とを兼ね備えたものと
してＩＧＢＴが開発され、このＩＧＢＴは種々の分野に
おいて急速に使用されるようになってきた。

【０００４】このＩＧＢＴは、インバータ回路等に使用
される場合、通常、逆並列接続ダイオード、いわゆるフ
リーホイルダイオードと組み合わせて使用されることが
多く、しかも、ＩＧＢＴと逆並列接続ダイオードとは同
一半導体チップ内に形成された構造のものである。この
場合、ＩＧＢＴと逆並列接続ダイオードとを組み合わせ
た逆導通型絶縁ゲートバイポーラトランジスタ（以下、
これを逆導通型ＩＧＢＴという）は、例えば、特開昭６
２ー１０９３６５号（前者という）に開示されている。
また、ＭＯＳＦＥＴとダイオードを逆並列に一体化した
構造は、例えば、特開平２ー４５４３４号（後者とい
う）に開示されている。

【０００５】ところで、前者に開示の逆導通型ＩＧＢＴ
の構成は、ＩＧＢＴ部分が、絶縁ゲート電極の下方に設
けたｎ、ｐ＋の２層部及びｐ、ｎ＋、ｐ＋の３層部から
なり、しかも、コレクタ層をベース層の下方全面に形成
せずに、絶縁ゲート電極の下方のみに設け、その他の部
分にｎ＋短絡層を形成したものであり、また、ダイオー
ド部分が、ＩＧＢＴのｐ層（ｐウエル層）をダイオード
のｐエミッタ層として利用し、ｐエミッタ層、ｎベース
層、ｎ＋エミッタ層からなる（Ｐ＋）−（ｎ）−（ｎ
＋）の３層構造からなるものである。一方、後者に開示
の逆導通型ＭＯＳＦＥＴの構成は、構造的に前者に開示
の逆導通型ＩＧＢＴに類似のものであるが、前者に開示
の逆導通型ＩＧＢＴと異なる点は、ＭＯＳＦＥＴのｐ層
（ｐウエル層）をダイオードのｐエミッタ層として利用
しておらず、前記ｐ層（ｐウエル層）よりも薄い低不純
物濃度のｐエミッタ層を新たに設けている点である。

【０００６】

【発明が解決しようとする課題】しかしながら、前記開
示になる逆導通型ＩＧＢＴは、そのダイオード部分が、
いわゆるＰＩＮダイオードとして広く知られている構造
のものである。そして、このＰＩＮダイオードは、高不
純物濃度のｐｎ接合部を有しているため、高速化を計る
ために、金（Ａｕ）等の重金属ドーピングや放射線照射
等を行い、キャリヤのライフタイムを短縮する必要があ
る。ところが、前記ＰＩＮダイオードを、ライフタイム
・キラーを用いて高速化を計れば、ターンオン電圧の増
大や高温による洩れ電流の増大等をもたらし、動作上不
都合を生じることになる。

【０００７】また、前記開示になる逆導通型ＩＧＢＴ
は、その中のＩＧＢＴとダイオードとのライフタイムの
最適値が必ずしも一致しないため、ＩＧＢＴとダイオー
ドの特性を同時に満足させることが難しく、しかも、ダ
イオードを導通させた後に、逆導通型ＩＧＢＴに印加さ
れる電圧の極性が反転し、ＩＧＢＴのアノード側に正、
カソード側に負の電圧が印加されると、ゲート電圧の印
加がない場合においても、逆導通型ＩＧＢＴの内部に残
留しているキャリヤにより、ｎ＋ソース層、ｐベース
層、ｎードリフト層、ｐ＋エミッタ層からなる寄生サイ
リスタが誤動作する、即ち、ラッチアップする可能性が
大きくなる。

【０００８】このように、前記開示になる逆導通型ＩＧ
ＢＴは、高速動作可能なダイオードを得た上に、ＩＧＢ
Ｔとダイオードとを一体化することが難しいという問題
を有するものである。

【０００９】一方、ＩＧＢＴとダイオードを同一チップ
内に各領域に分けて形成配置し、ＩＧＢＴとダイオード
を一体化した構造のものは、例えば、特開昭６１ー１５
３７０号によって既に提案されているが、この構造のも
のも、以下に述べるような点が解決されていないもので
ある。

【００１０】即ち、ＧＴＯ（ゲートターンオフサイリス
タ）等のバイポーラ素子は、オン電圧の温度係数が負、
即ち、温度が高くなればなる程、オン電圧は低くなると
いう性質があり、一方、電力用ＭＯＳＦＥＴ等のユニポ
ーラ素子は、オン電圧の温度係数が正、即ち、高温にな
ればなる程、オン電圧は高くなるという性質がある。こ
うした性質の相違から、バイポーラ素子においては、電
流集中が起こり易く、当該素子を並列動作させることが
難しいのに対し、ユニポーラ素子においては、電流集中
が起こり難く、当該素子を並列動作させることが容易で
あるという特性を備えているものである。この場合、Ｉ
ＧＢＴは、バイポーラ素子とユニポーラ素子の中間の特
性を有するものであるが、ＩＧＢＴの構造や使用時の電
流密度如何によっては、電流集中が無視できない程大き
くなる場合もあり、前記提案によるものも、ＩＧＢＴの
各セル間においては、前述のような理由から、それらセ
ル間に電流集中を生じる懸念があるものである。

【００１１】本発明は、前記各問題点を除去するもので
あって、その目的は、ＩＧＢＴとダイオードとの一体化
を計るとともに、ＩＧＢＴに生じる電流集中をなくすよ
うにした逆導通型ＩＧＢＴを提供することにある。

【００１２】また、本発明の他の目的は、ＩＧＢＴとダ
イオードとを一体化し、かつ、ＩＧＢＴに電流集中を生
じない逆導通型ＩＧＢＴを、通常の手段を用いて容易に
製造できる逆導通型ＩＧＢＴの製造方法を提供すること
にある。

【００１３】

【課題を解決するための手段】前記目的の達成のため
に、本発明は、一対の主表面を有し、低不純物濃度の第
１導電型の基体と、前記基体の第１主表面に形成された
第２導電型のベース層と、前記ベース層内に形成された
第１導電型のソース層と、前記基体の第２主表面に形成
された第２導電型のコレクタ層と、相隣れる２つのソー
ス層間に橋絡配置され、周囲と絶縁された絶縁ゲート電
極と、前記ソース層及びベース層に接触するとともに、
前記絶縁ゲート電極の外側に配置形成されたソース電極
と、前記コレクタ層の表面に形成されたコレクタ電極と
からなるＩＧＢＴ、及び、前記絶縁ゲート電極の非設置
領域における相隣れる２つのベース層間に形成され、前
記ベース層よりも薄い低不純物濃度の第２導電型のエミ
ッタ層と、前記第２主表面における前記コレクタ層間に
形成された第１導電型のコレクタ短絡層と、前記エミッ
タ層の表面に形成されたソース電極と、前記コレクタ短
絡層の表面に形成されたコレクタ電極とからなるダイオ
ードにより単位セルが構成され、前記単位セルが前記基
体内に順に配置形成されている第１の手段を備える。

【００１４】また、前記他の目的の達成のために、本発
明は、１．第１及び第２主表面を有し、低不純物濃度の
第１導電型の基体の前記第２主表面に部分的に第１導電
型の不純物を導入して高不純物濃度のコレクタ短絡層を
形成する工程、２．前記第２主表面に第２導電型の不純
物を導入してコレクタ層を形成する工程、３．前記第１
主表面に絶縁物を介して部分的にゲート電極を形成する
工程、４．前記第１主表面に選択的に第１導電型の不純
物を打ち込んで高不純物濃度のベース層を形成する工
程、５．前記ベース層内に高不純物濃度の第１導電型の
ソース層を形成する工程、６．前記第１主表面に絶縁膜
を被着させ、続いて、前記ベース層及びソース層と接触
する部分の前記絶縁膜を開口する工程、７．前記第１主
表面にソース電極を被着させるとともに、その加熱被着
時にソース電極に直接接触する基体内にエミッタ層を形
成する工程、８．前記第２主表面にコレクタ電極を被着
させる工程を順に経て逆導通型ＩＧＢＴを得るようにし
た第２の手段を備える。

【００１５】

【作用】前記第１の手段によれば、この逆導通型ＩＧＢ
Ｔは、ＩＧＢＴとダイオードの各構成を、互いに独立に
設定することができるので、ＩＧＢＴとダイオードにつ
いてそれぞれ最適な動作特性を持たせるようにすること
ができる。また、この逆導通型ＩＧＢＴは、ダイオード
導通時におけるキャリヤ濃度を、従来のこの種のダイオ
ードに比べて小さくすることができるので、ＩＧＢＴと
ダイオードとの間の相互干渉をきわめて少なくすること
ができる。さらに、この逆導通型ＩＧＢＴは、ＩＧＢＴ
とダイオードとを単位セル毎にそれぞれ一体化するよう
に構成しているので、素子としての面積利用率を高める
ことができるとともに、電流分布が均一になるダイオー
ドがＩＧＢＴの電流集中を緩和する働きがあり、素子面
内における温度分布が均一化されて、電流集中による素
子破壊を抑えることができる。その他、この逆導通型Ｉ
ＧＢＴは、ＩＧＢＴにおけるコレクタ短絡層がダイオー
ドのエミッタ層を兼ねた構成であるので、ＩＧＢＴとダ
イオードとを個別に構成し、それらを組み合わせた構造
のもの比べ、素子面積を小さくすることができる。

【００１６】前記第２の手段によれば、この逆導通型Ｉ
ＧＢＴを得る場合に、通常の手段を順に用いるだけであ
って、ＩＧＢＴとダイオードとを一体化させ、かつ、Ｉ
ＧＢＴに電流集中を生じない逆導通型ＩＧＢＴを容易に
製造することができる。

【００１７】

【実施例】以下、本発明を実施例を図面を用いて詳細に
説明する。

【００１８】図１は、本発明による逆導通型ＩＧＢＴの
第１の実施例を示す構造図であり、図１（ａ）はその縦
断面図、同図（ｂ）はその平面図である。

【００１９】図１（ａ）及び（ｂ）において、１は一方
導電型（例えば、ｎ型）の低不純物濃度の基体（ｎ−ド
リフト層）、２は他方導電型（例えば、ｐ型）のベース
層、３は一方導電型（例えば、ｎ型）の高不純物濃度の
ソース層、４は他方導電型（例えば、ｐ型）の高不純物
濃度のコレクタ層、５は絶縁ゲート電極、６はゲート電
極絶縁層、７はソース電極、８はコレクタ電極、９は他
方導電型（例えば、ｐ型）の低不純物濃度のエミッタ
層、１０は一方導電型の（例えば、ｎ型）の高不純物濃
度のコレクタ短絡層、１１はＩＧＢＴチャネル、１２は
ダイオードチャネル、１３はＭＯＳ領域チャネルであ
る。

【００２０】そして、基体１は、第１及び第２の主表面
を有し、その第１の主表面に所定間隔を置いてベース層
２が形成され、それらベース層２の中の中央部分にソー
ス層３が形成される。１つのベース層２とそれに隣合う
他のベース層２を橋絡するように絶縁ゲート電極５が設
けられ、この絶縁ゲート電極５の周囲はゲート電極絶縁
層６により隣接部材と電気的に絶縁されている。絶縁ゲ
ート電極５の外側にソース電極７が形成され、このソー
ス電極７の両端部はベース層２とソース層３に導電接触
している。絶縁ゲート電極５の下側の基体１の表面にＩ
ＧＢＴチャネル１１が形成され、ベース層２からソース
層３を経てＩＧＢＴチャネル１１に到る部分にＭＯＳ領
域チャネル１３が形成される。基体１の第２の主表面の
絶縁ゲート電極５に略対向する位置にコレクタ層４が設
けられ、このコレクタ層４の外側にコレクタ電極８が形
成される。以上の構成によりＩＧＢＴが形成される。

【００２１】また、基体１の第１の主表面における絶縁
ゲート電極５の橋絡されていない１つのベース層２とそ
れに隣合う他のベース層２との間にエミッタ層９が形成
され、そのエミッタ層９の外側にソース電極７が形成さ
れ、エミッタ層９の基体１側にダイオードチャネル１２
が形成される。基体１の第２の主表面におけるコレクタ
層４間にはコレクタ短絡層１０が形成され、そのコレク
タ短絡層１０の外側にコレクタ電極８が形成される。以
上の構成によりダイオードが形成される。

【００２２】さらに、平面的には、図１（ｂ）に示すよ
うに、ＭＯＳ領域チャネル１３が細長い楕円形状を有す
るように構成され、そのＭＯＳ領域チャネル１３内にソ
ース層３が設けられる。１つのＭＯＳ領域チャネル１３
と隣接するＭＯＳ領域チャネル１３間にエミッタ層９
（及びダイオードチャネル１２）が形成され、前記２つ
のＭＯＳ領域チャネル１３とエミッタ層９（及びダイオ
ードチャネル１２）からなる部分は、１つのＩＧＢＴと
ダイオードとからなる単位セルを構成している。これら
単位セルは、ストライプ状に、基体１内に順に一体化形
成されているものである。

【００２３】前記構成において、エミッタ層９及びベー
ス層２の横方向拡散領域におけるアノード側の投影部に
は、コレクタ短絡層１０が形成配置され、ダイオードの
両エミッタ層を結ぶ線と電界の方向とが一致するように
構成されているので、ダイオードのオン電圧を最も低く
することができる。また、前記構成においては、ダイオ
ードのエミッタ層９とＩＧＢＴチャネル１１が分かれて
いる、特に、エミッタ層９とＩＧＢＴチャネル１１とが
ソース層３を隔てて離れているので、ダイオードとＩＧ
ＢＴとの相互干渉をこれまでのこの種の素子に比べて大
幅に低減させることができる。さらに、ダイオードのエ
ミッタ層９の不純物総量をこれまでのこの種の素子に比
べて少なくすることができるので、基体１内に存在する
過剰キャリア濃度は少なくなり、ダイオードとＩＧＢＴ
との相互干渉を一層少なくすることができる。この他
に、ＩＧＢＴとダイオードを一体化した場合の面積利用
率を最大とすることができる。

【００２４】ところで、前記各単位セルは、前述のよう
に、基体１内に順に並置されているものであるが、ベー
ス層２は、ＩＧＢＴのＭＯＳ領域チャネル１３を形成す
るベース層として働くとともに、ダイオードチャネル１
２を形成する深い高不純物濃度層として働く。高不純物
濃度のコレクタ短絡層１０は、ｐエミッタ層９ととも
に、ダイオードのコレクタ側のエミッタ層としての働き
も有し、ＩＧＢＴのコレクタ層４と基体１とによって形
成されるｐｎ接合をコレクタ電極８側に電気的に短絡さ
せる機能を有している。このため、ＩＧＢＴとダイオー
ドとをそれぞれ独立に形成した場合に比べて、素子全体
の面積の縮小を図ることが可能になる。

【００２５】ここで、本実施例におけるＩＧＢＴ及びダ
イオードの各部の寸法及び特性の一例を挙げると、ＩＧ
ＢＴチャネル１１の幅は１７μｍ、ダイオードチャネル
１２の幅は５μｍである。また、基体１の部分は、抵抗
率が３０Ω・ｃｍ、厚さが５０μｍであり、ベース層２
は、表面濃度が５×１０¹⁸個／ｃｍ³ 、厚さが５μｍで
あり、ソース層３は、表面濃度が５×１０²⁰個／ｃｍ
³ 、厚さが１．５μｍであり、コレクタ層４は、表面濃
度が３×１０¹⁸個／ｃｍ³ 、厚さが２０μｍであり、コ
レクタ短絡層１０は、表面濃度が５×１０²⁰個／ｃｍ
³ 、厚さが２５μｍである。さらに、平面パターンの寸
法は、図１（ｂ）に示されたゲート長ｌは２５μｍであ
り、ゲート幅ｗは２０００μｍである。

【００２６】続いて、図２乃至図６は、本発明による逆
導通型ＩＧＢＴの製造方法の実施例を示す構成図であ
る。

【００２７】図２乃至図６において、図１に示された構
成要素と同じ構成要素には同じ符号を付けている。

【００２８】以下、図２乃至図６に基づいて前記逆導通
型ＩＧＢＴの製造方法について説明する。

【００２９】まず、図２に示すように、ｎ型不純物、例
えばリンを含んだ低不純物濃度の基体（ｎ−ドリフト
層）１を用意し、その基体１の第２の主表面にさらにｎ
型不純物、例えばリンを既知の選択拡散技術を用いてコ
レクタ短絡層１０を形成する。

【００３０】次に、図３に示すように、基体１の第２の
主表面にｐ型不純物、例えばボロンを投射挿入し、同じ
く既知の選択拡散技術を用いてコレクタ短絡層１０より
も低不純物濃度のコレクタ層４を形成する。この場合、
ｐ型不純物、例えば、ボロンを第２の主表面全体に投射
挿入しても、先に形成したコレクタ短絡層１０の方が高
不純物濃度であるため、コレクタ層４はコレクタ短絡層
１０の存在しない領域に選択的に形成される。

【００３１】次いで、図４に示すように、基体１の第１
の主表面に適宜間隔をおいて、ゲート電極絶縁層６を介
して多結晶シリコンからなる絶縁ゲート電極５を形成
し、この絶縁ゲート電極５の形成後に、第１の主表面に
ｐ型不純物、例えばボロンを絶縁ゲート電極５の両端部
分に選択的に打ち込みを行い、ベース層２を形成する。

【００３２】続いて、図５に示すように、絶縁ゲート電
極５及びレジストをマスクとして、ベース層２の中にｎ
型不純物、例えばリンを打ち込み、高不純物濃度のソー
ス層３を選択的に形成する。

【００３３】次に、図６に示すように、絶縁ゲート電極
５の周辺部分にゲート電極絶縁層６を被着させ、そのゲ
ート電極絶縁層６におけるソース層３及びベース層２の
コンタクト部分を開口し、その後に、第１の主表面の全
体にシリコンを含有するアルミニウムを、例えばスパッ
タ法等により被着させ、さらに、その被着部分を４３０
乃至５７７℃の範囲で熱処理することによってソース電
極７を形成させる。このとき、ソース電極７は、高不純
物濃度のソース層３及びベース層２とオーミック接触
し、また、ソース電極７が基体１と接触するダイオード
チャネル１２の部分にアルミニウムが拡散し、１００ｎ
ｍ程度の極めて薄いｐ型導電層、即ち、低不純物濃度の
エミッタ層９が形成され、ソース電極７とエミッタ層９
の界面にショットキバリアが形成される。一方、前述の
場合と同様に、第２の主表面の全体にシリコンを含有す
るアルミニウム膜をスパッタ法等により被着させ、その
被着部分を４３０乃至５７７℃の範囲で熱処理すること
によってコレクタ電極８を形成する。このコレクタ電極
８の形成時に、コレクタ層４の表面は高不純物濃度であ
るため、コレクタ電極８とコレクタ層４はオーミック接
触になる。

【００３４】ここにおいて、低不純物濃度のエミッタ層
９は、キャリア濃度が１×１０¹⁴／ｃｍ² 以下であっ
て、その厚さが１００Å乃至１００ｎｍの範囲にあるこ
とが望ましい。

【００３５】その理由は、キャリア濃度が１×１０¹⁴ｃ
ｍ² 以上になると、エミッタ層９とソース電極７がオー
ミック接触に近づき、しかも、エミッタ層９が高不純物
濃度になるので、エミッタ層９から基体１にホールが注
入され易くなり、少数キャリアであるホール蓄積効果に
よりダイオードのリカバリ特性の高速度動作特性が損な
われることになる。

【００３６】また、ショットキバリア界面に、例えばワ
イアボンディングにおける欠陥が生じると、逆バイアス
時に電子が前記欠陥に生じた再結合中心に流れ込み、漏
れ電流が増えて、結果として耐圧の低下が生じるように
なる。この場合、エミッタ層９の厚さをある程度厚く選
ぶようにすれば、電子が前記欠陥にトンネル電流等によ
り遷移する確率が格段に小さくなる。このときのエミッ
タ層９の厚さの最小限界は概ね１００Å程度であり、従
って、エミッタ層９の厚さを１００Å以上に選べば、漏
れ電流が少なくなり、ダイオードの高耐圧化を図ること
ができる。しかも、エミッタ層９とソース電極７との間
にショットキバリアが形成されているので、ｐｎ接合に
よる空乏層がソース電極７までパンチスルーを起こして
も、耐圧の劣化が生じないという利点を有する。一方、
エミッタ層９の厚さを必要以上に厚くすると、エミッタ
層９内の不純物総量が増大し、基体１へのホールの注入
が増加するため、ダイオードの高速度動作特性が損なわ
れる。この際、前述の温度４３０乃至５７７℃の範囲に
おける熱処理によって得られるエミッタ層９の厚さは、
１００ｎｍ程度であり、この１００ｎｍ以下であれば、
ダイオードの高速度動作特性が損なわれることがない。

【００３７】次いで、図７は、本発明に係わる逆導電型
ＩＧＢＴの第２の実施例を示す構造図であり、図７
（ａ）はその断面斜視図、同図（ｂ）はその上面図であ
る。

【００３８】図７（ａ）及び（ｂ）において、１４は一
方導電型の（例えば、ｎ型）の高不純物濃度のコレクタ
バッファ層であり、その他、図１に示された構成要素と
同じ構成要素には同じ符号を付けている。

【００３９】そして、本実施例と前述の第１の実施例と
の違いは、第１の実施例が、細長い楕円形状のＭＯＳ領
域チャネル１３を有し、単位セルがそれぞれストライプ
状に形成されているのに対し、本実施例が、円形のＭＯ
Ｓ領域チャネル１３（図７の斜線を施した部分）を有
し、単位セルがそれぞれ同じく円形に形成されている
点、及び、第１の実施例が、各コレクタ層４間にコレク
タ短絡層１０を形成したものであるのに対し、本実施例
が、各コレクタ層４間とコレクタ層４の基体１側背面に
コレクタバッファ層１４を形成したものである点だけで
あって、その他、本実施例と第１の実施例との間には構
成上の差異はない。

【００４０】本実施例の機能は、本質的に前述の第１の
実施例の機能とほぼ同じであるが、本実施例の円形形状
の単位セルにおいて、ＭＯＳ領域チャネル１３以外の部
分はダイオード形成領域になっており、ＭＯＳ領域チャ
ネル１３の形状を円形にすることにより、ＭＯＳ領域チ
ャネル１３部分の抵抗を小さくできるので、前述の第１
の実施例におけるストライプ状のものに比べ、単位面積
当りの電流を大きくすることができるという利点があ
る。

【００４１】続いて、図８は、本発明に係わる逆導電型
ＩＧＢＴの第３の実施例を示す構造図であり、図８
（ａ）はその断面斜視図、同図（ｂ）はその上面図であ
る。

【００４２】図８（ａ）及び（ｂ）において、図７に示
された構成要素と同じ構成要素には同じ符号を付けてい
る。

【００４３】そして、本実施例と前述の第２の実施例と
の違いは、第２の実施例が、円形状の単位セルの外側部
分にダイオード領域が形成されているのに対し、本実施
例が、それとは逆に、円形状の単位セルの中心部分にダ
イオード領域が形成されている点だけであって、その
他、本実施例と第２の実施例との間に構成上の差異はな
い。

【００４４】本実施例の構成にすれば、前述の第２の実
施例のものに比べ、ＭＯＳ領域チャネル１３の抵抗をさ
らに小さくすることができるという利点がある。この場
合、単位セルの構造としてどのような形状のものを選択
するかは、ＩＧＢＴや逆並列ダイオードに流れる電流の
比等の使用条件により決めることができる。

【００４５】また、図９は、本発明に係わる逆導電型Ｉ
ＧＢＴの第４の実施例を示す構造図である。

【００４６】図９において、図１に示された構成要素と
同じ構成要素には同じ符号を付けている。

【００４７】そして、本実施例は、ダイオードのエミッ
タ層９を形成する場合に、第１の実施例のように、単独
に不純物の打ち込み等の手段を用いて形成するのではな
く、互いに隣接する２つのベース層２における横方向不
純物拡散を利用して形成した点に違いがあるだけであっ
て、その他、本実施例と第１の実施例との間に構成上の
差異はない。

【００４８】本実施例の構成にすれば、横方向不純物拡
散による不純物層の重なりにより、低濃度の接合を形成
することができ、かつ、空乏層のピンチオフ効果により
逆方向耐圧を十分に確保することができる。

【００４９】さらに、図１０は、本発明に係わる逆導電
型ＩＧＢＴの第５の実施例を示す構造図である。

【００５０】図１０において、１５はショットキバリア
であり、その他、図１に示された構成要素と同じ構成要
素には同じ符号を付けている。

【００５１】そして、本実施例は、ダイオードのエミッ
タ層９を形成する場合に、第１の実施例のように、単独
に不純物の打ち込み等の手段を用いて形成するのではな
く、基体１とソース電極７間にショットキバリヤ１５だ
けを形成した点に違いがあるだけであって、その他、本
実施例と第１の実施例との間に構成上の差異はない。

【００５２】本実施例の構成にすれば、ダイオードの高
速度動作特性を高めることができるとともに、互いに隣
接するベース層２間の距離を狭めることにより、リーク
電流の低減を図ることができるものである。

【００５３】以上の各実施例においては、第１の導電型
としてｎ型、第２の導電型としてｐ型であるｎチャネル
型逆導通型ＩＧＢＴについて説明したが、前記導電型と
しては前述のものに限られるものではなく、第１の導電
型としてｐ型、第２の導電型としてｎ型であるｐチャネ
ル型逆導通型ＩＧＢＴにおいても、前述のものと同様な
特性が得られることは明らかである。

【００５４】

【発明の効果】以上説明したように、本発明によれば、
ＩＧＢＴと逆並列ダイオードとを単位セルの形で基体１
内に一体化構成するようにしたので、基体１内にある前
記セル間の特性のばらつきによる電流集中を緩和させ、
素子の耐破壊限界を向上させることができるとともに、
素子の面積利用率を向上させ、同一面積に対して、より
大きな電流を流すことが可能な逆導通型絶縁ゲートバイ
ポーラトランジスタが得られるという効果がある。

【００５５】また、本発明によれば、ＩＧＢＴとダイオ
ードとを一体化し、かつ、ＩＧＢＴに電流集中を生じな
い逆導通型ＩＧＢＴを、通常の手段を用いて容易に製造
することができるという効果もある。

【図面の簡単な説明】

【図１】本発明に係わる逆導電型ＩＧＢＴの第１の実施
例を示す断面構造図及び平面図である。

【図２】図１に示された逆導電型ＩＧＢＴの製造方法の
実施例を示す構成図であって、その最初の工程を示す構
成図である。

【図３】図２の製造方法の実施例における２番目の工程
を示す構成図である。

【図４】図２の製造方法の実施例における３番目の工程
を示す構成図である。

【図５】図２の製造方法の実施例における４番目の工程
を示す構成図である。

【図６】図２の製造方法の実施例における最後の工程を
示す構成図である。

【図７】本発明に係わる逆導電型ＩＧＢＴの第２の実施
例を示す断面斜視図及び平面図である。

【図８】本発明に係わる逆導電型ＩＧＢＴの第３の実施
例を示す断面斜視図及び平面図である。

【図９】本発明に係わる逆導電型ＩＧＢＴの第４の実施
例を示す断面構造図である。

【図１０】本発明に係わる逆導電型ＩＧＢＴの第５の実
施例を示す断面構造図である。

【符号の説明】

１基体（ｎ−ドリフト層）２ベース層３ソース層４コレクタ層５絶縁ゲート電極６ゲート電極絶縁層７ソース電極８コレクタ電極９エミッタ層１０コレクタ短絡層１１ＩＧＢＴチャネル１２ダイオードチャネル１３ＭＯＳ領域チャネル１４コレクタバッファ層１５ショットキバリヤ

───────────────────────────────────────────────────── フロントページの続き (72)発明者中野安紀茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】一対の主表面を有し、低不純物濃度の第
１導電型の基体と、前記基体の第１主表面に形成された
第２導電型のベース層と、前記ベース層内に形成された
第１導電型のソース層と、前記基体の第２主表面に形成
された第２導電型のコレクタ層と、相隣れる２つのソー
ス層間に橋絡配置され、周囲と絶縁された絶縁ゲート電
極と、前記ソース層及びベース層に接触するとともに、
前記絶縁ゲート電極の外側に配置形成されたソース電極
と、前記コレクタ層の表面に形成されたコレクタ電極と
からなる絶縁ゲートバイポーラトランジスタ、及び、前
記絶縁ゲート電極の非設置領域における相隣れる２つの
ベース層間に形成され、前記ベース層よりも薄い低不純
物濃度の第２導電型のエミッタ層と、前記第２主表面に
おける前記コレクタ層間に形成された第１導電型のコレ
クタ短絡層と、前記エミッタ層の表面に形成されたソー
ス電極と、前記コレクタ短絡層の表面に形成されたコレ
クタ電極とからなるダイオードにより単位セルが構成さ
れ、前記単位セルが前記基体内に順に配置形成されてい
ることを特徴とする逆導通型絶縁ゲートバイポーラトラ
ンジスタ。
【請求項２】前記エミッタ層は、前記相隣れる２つの
ベース層の横方向拡散の重なりによって形成したことを
特徴とする請求項１記載の逆導通型絶縁ゲートバイポー
ラトランジスタ。
【請求項３】前記エミッタ層を形成する代わりに、前
記エミッタ層形成部分のソース電極を前記基体に接触さ
せ、そこにショットキバリアを形成したことを特徴とす
る請求項１記載の逆導通型絶縁ゲートバイポーラトラン
ジスタ。
【請求項４】前記基体と前記コレクタ層間に、前記基
体より高不純物濃度の第１導電型のコレクタバッファ層
を設けたことを特徴とする請求項１乃至３のいずれかに
記載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項５】前記エミッタ層は、キャリア濃度が１×
１０¹⁴／ｃｍ² 以下であって、その厚さが１００Å乃至
１００ｎｍの範囲にあることを特徴とする請求項１に記
載の逆導通型絶縁ゲートバイポーラトランジスタ。
【請求項６】以下の各工程からなることを特徴とする
逆導通型絶縁ゲートバイポーラトランジスタの製造方
法。１．第１及び第２主表面を有し、低不純物濃度の第１導
電型の基体の前記第２主表面に部分的に第１導電型の不
純物を導入して高不純物濃度のコレクタ短絡層を形成す
る工程、２．前記第２主表面に第２導電型の不純物を導入してコ
レクタ層を形成する工程、３．前記第１主表面に絶縁物を介して部分的にゲート電
極を形成する工程、４．前記第１主表面に選択的に第１導電型の不純物を打
ち込んで高不純物濃度のベース層を形成する工程、５．前記ベース層内に高不純物濃度の第１導電型のソー
ス層を形成する工程、６．前記第１主表面に絶縁膜を被着させ、続いて、前記
ベース層及びソース層と接触する部分の前記絶縁膜を開
口する工程、７．前記第１主表面にソース電極を加熱被着させるとと
もに、その加熱被着時にソース電極に直接接触する基体
内にエミッタ層を形成する工程、８．前記第２主表面にコレクタ電極を被着させる工程。
【請求項７】前記エミッタ層のキャリア濃度を１×１
０¹⁴／ｃｍ² 以下にし、かつ、その厚さを１００Å乃至
１００ｎｍの範囲になるように形成したことを特徴とす
る請求項６に記載の逆導通型絶縁ゲートバイポーラトラ
ンジスタの製造方法。