JPH06188677A - Signal input/output circuit - Google Patents
Signal input/output circuitInfo
- Publication number
- JPH06188677A JPH06188677A JP35561092A JP35561092A JPH06188677A JP H06188677 A JPH06188677 A JP H06188677A JP 35561092 A JP35561092 A JP 35561092A JP 35561092 A JP35561092 A JP 35561092A JP H06188677 A JPH06188677 A JP H06188677A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- input
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
- Networks Using Active Elements (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は信号入出力回路に関
し、さらに詳しく言えば、フォトカプラを介して信号の
授受を行なう信号入出力回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal input / output circuit, and more particularly to a signal input / output circuit for transmitting / receiving a signal via a photocoupler.
【0002】[0002]
【従来の技術】例えば2つの回路があり、その電源電位
が互いに異なる場合、通常、それらの各回路はフォトカ
プラを介して電気的に絶縁された状態で接続される。2. Description of the Related Art For example, when there are two circuits and their power supply potentials are different from each other, the respective circuits are usually connected via a photocoupler in an electrically insulated state.
【0003】図3において、例えば左側がコントローラ
側で、右側がそのコントローラにて制御されるロボット
機械などの被制御機器であるとすると、同図(a)には
そのコントローラから被制御機器に信号を送出する出力
回路が示されており、同図(b)にはその被制御機器か
らの入力回路が示されている。In FIG. 3, for example, if the left side is a controller side and the right side is a controlled machine such as a robot machine controlled by the controller, a signal from the controller to the controlled machine is shown in FIG. Is shown, and the input circuit from the controlled device is shown in FIG.
【0004】すなわち、同図(a)の出力回路において
はコントローラ側にフォトダイオードD1が設けられる
のに対し、被制御機器側にはその相手としてのフォトト
ランジスタTR1が設けられる。また、同図(b)の入
力回路ではコントローラ側にフォトトランジスタTR2
が設けられ、これに対して被制御機器側にはフォトダイ
オードD2が設けられる。That is, in the output circuit of FIG. 1A, the photodiode D1 is provided on the controller side, while the phototransistor TR1 as the counterpart is provided on the controlled device side. Further, in the input circuit of FIG. 7B, the phototransistor TR2 is provided on the controller side.
On the other hand, the photodiode D2 is provided on the controlled device side.
【0005】[0005]
【発明が解決しようとする課題】このように回路構成自
体は比較的簡単であるが、出力側と入力側とが分離され
ているため、信号の授受に2系統を必要とする、という
欠点があった。As described above, the circuit configuration itself is relatively simple, but since the output side and the input side are separated, there is a drawback that two systems are required for signal transmission / reception. there were.
【0006】[0006]
【課題を解決するための手段】この発明は上記従来の欠
点を解決するためになされたもので、その構成上の特徴
は、1次側回路と2次側回路とをフォトカプラにて接続
してなる信号入出力回路において、上記1次側回路は、
LレベルとHレベルとに択一的に切り替えられる第1入
出力端子と、所定の電源に接続された第1受光素子と、
同第1受光素子と上記第1入出力端子との間に接続され
た抵抗とコンデンサよりなる第1充放電回路と、同第1
充放電回路の両端に現れる電圧レベルに応じ所定条件で
出力を反転する第1論理素子と、同第1論理素子の出力
に応じて動作する第1発光素子とを有し、上記2次側回
路は、LレベルとHレベルとに択一的に切り替えられる
第2入出力端子と、所定の電源に接続され上記第1発光
素子からの光を受光する第2受光素子と、同第2受光素
子と上記第2入出力端子との間に接続された抵抗とコン
デンサよりなる第2充放電回路と、同第2充放電回路の
両端に現れる電圧レベルに応じ上記第1論理素子と同一
の条件で出力を反転する第2論理素子と、同第2論理素
子の出力に応じて動作し上記第1受光素子に向けて光を
照射する第2発光素子とを備え、上記第1入出力端子も
しくは上記第2入出力端子のいずれか一方のレベルを切
り替えることにより、他方の端子にそれと同一のレベル
が現れるようにしたことにある。The present invention has been made to solve the above-mentioned conventional drawbacks, and its structural feature is that the primary side circuit and the secondary side circuit are connected by a photocoupler. In the signal input / output circuit consisting of
A first input / output terminal that is selectively switched between an L level and an H level; a first light receiving element connected to a predetermined power source;
A first charging / discharging circuit including a resistor and a capacitor connected between the first light receiving element and the first input / output terminal;
The secondary side circuit includes a first logic element that inverts an output under a predetermined condition according to a voltage level appearing across the charge / discharge circuit, and a first light emitting element that operates according to an output of the first logic element. Is a second input / output terminal that is selectively switched between an L level and an H level, a second light receiving element that is connected to a predetermined power source and receives light from the first light emitting element, and a second light receiving element. A second charge / discharge circuit including a resistor and a capacitor connected between the second input / output terminal and the second input / output terminal, and under the same condition as the first logic element according to a voltage level appearing across the second charge / discharge circuit. A second logic element that inverts the output; and a second light emitting element that operates according to the output of the second logic element and emits light toward the first light receiving element, and the first input / output terminal or the above By switching the level of either one of the second input / output terminals Is to have to appear the other identical level to the terminal.
【0007】ここで、上記各充放電回路の両端にその電
圧レベルを反転する反転素子がそれぞれ接続される場合
には、上記第1論理素子および上記第2論理素子には、
その反転出力を2入力とするINVERT−NOR回路
が用いられる。Here, when inverting elements for inverting the voltage levels are connected to both ends of each of the charge / discharge circuits, the first logic element and the second logic element are connected to each other.
An INVERT-NOR circuit that uses the inverted output as two inputs is used.
【0008】これに対して、反転素子を用いない場合に
は、上記第1論理素子および上記第2論理素子は、上記
充放電回路の両端に現れる電圧レベルを2入力とするN
OR回路であって良い。On the other hand, in the case where the inverting element is not used, the first logic element and the second logic element have two inputs of the voltage level appearing at both ends of the charge / discharge circuit.
It may be an OR circuit.
【0009】[0009]
【作用】上記のように、1次側回路と2次側回路は対称
的な回路構成であるため、例えば第1入出力端子をLレ
ベルからHレベルに(もしくはHレベルからLレベル
に)切り替えることにより、第2入出力端子のレベルが
LレベルからHレベルに(もしくはHレベルからLレベ
ルに)に切り替えられる。As described above, since the primary side circuit and the secondary side circuit have symmetrical circuit configurations, for example, the first input / output terminal is switched from L level to H level (or from H level to L level). As a result, the level of the second input / output terminal is switched from the L level to the H level (or from the H level to the L level).
【0010】同様に、第2入出力端子をLレベルからH
レベルに(もしくはHレベルからLレベルに)切り替え
ることにより、第1入出力端子のレベルがLレベルから
Hレベルに(もしくはHレベルからLレベルに)に切り
替えられる。Similarly, the second input / output terminal is changed from L level to H level.
By switching to the level (or from the H level to the L level), the level of the first input / output terminal is switched from the L level to the H level (or from the H level to the L level).
【0011】[0011]
【実施例】以下、この発明の実施例を図1および図2を
参照しながら説明する。まず、図1のブロック線図にお
いて、便宜的にその左側がコントローラなどの1次側回
路A、右側がその被制御機器の2次側回路Bとする。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT An embodiment of the present invention will be described below with reference to FIGS. First, in the block diagram of FIG. 1, for convenience, the left side is a primary side circuit A such as a controller, and the right side is a secondary side circuit B of the controlled device.
【0012】これによると、1次側回路AはHレベルと
Lレベルとに択一的に切り替えられる第1入出力端子1
0と、同1次側回路電源Vacに接続されるフォトトラ
ンジスタTR1およびフォトダイオードD1とを備えて
いる。According to this, the primary side circuit A is selectively switched between the H level and the L level by the first input / output terminal 1
0, and a phototransistor TR1 and a photodiode D1 connected to the primary side circuit power supply Vac.
【0013】1次側回路Aから2次側回路Bへ信号を出
力する場合、第1入出力端子10は開放とされることに
よりHレベルとなり、図示しない切換端子にて接地端子
に接続されることによりLレベルとされる。When a signal is output from the primary side circuit A to the secondary side circuit B, the first input / output terminal 10 becomes H level by being opened, and is connected to the ground terminal at a switching terminal (not shown). As a result, the L level is set.
【0014】フォトトランジスタTR1はそのコレクタ
側が適当な抵抗Rを介して電源Vacに接続されている
が、同フォトトランジスタTR1のコレクタ側には抵抗
R1,R2を介して第1入出力端子10が接続されてい
る。この抵抗R1,R2の接続点と接地間には、同抵抗
R1とともに充放電回路11を構成するコンデンサC1
が接続されている。The collector side of the phototransistor TR1 is connected to the power supply Vac via an appropriate resistor R, but the first input / output terminal 10 is connected to the collector side of the phototransistor TR1 via resistors R1 and R2. Has been done. Between the connection point of the resistors R1 and R2 and the ground, a capacitor C1 that constitutes the charging / discharging circuit 11 together with the resistor R1 is provided.
Are connected.
【0015】この充放電回路11があるため、第1入出
力端子10を接地側に接続した場合、電源Vacによる
電圧の同端子10側への急激な流れ込みが防止されてい
る。Because of the charging / discharging circuit 11, when the first input / output terminal 10 is connected to the ground side, a sudden flow of voltage due to the power supply Vac to the terminal 10 side is prevented.
【0016】この実施例によると、上記充放電回路11
の両端には、その電圧レベルを反転するインバータ
12,13が接続されているとともに、このインバータ
12,13の反転出力を2入力とするINVERT−N
OR回路14が設けられている。そして、このINVE
RT−NOR回路14の出力側には、同出力によって
オンオフしてフォトダイオードD1を点滅させるための
ゲート素子G1が接続されている。According to this embodiment, the charge / discharge circuit 11 described above is used.
The inverters 12 and 13 for inverting the voltage level are connected to both ends of the INVERT-N and the inverted outputs of the inverters 12 and 13 are two inputs.
An OR circuit 14 is provided. And this INVE
To the output side of the RT-NOR circuit 14, a gate element G1 for turning on / off by the same output to blink the photodiode D1 is connected.
【0017】2次側回路Bは上記の1次側回路Aとほぼ
対称的に構成されている。すなわち、同2次側回路Bも
HレベルとLレベルとに択一的に切り替えられる第2入
出力端子20と、同2次側回路電源Vbcに接続される
フォトトランジスタTR2およびフォトダイオードD2
とを備えている。The secondary circuit B is constructed almost symmetrically with the above-mentioned primary circuit A. That is, the secondary side circuit B is also selectively switched between the H level and the L level, the second input / output terminal 20, the phototransistor TR2 and the photodiode D2 connected to the secondary side circuit power supply Vbc.
It has and.
【0018】この2次側回路Bから1次側回路Aへ信号
を出力する場合にも、第2入出力端子20は開放とされ
ることによりHレベルとなり、図示しない切換端子にて
接地端子に接続されることによりLレベルとされる。Even when a signal is output from the secondary side circuit B to the primary side circuit A, the second input / output terminal 20 becomes H level by being opened, and becomes a ground terminal by a switching terminal not shown. It is set to L level by being connected.
【0019】フォトトランジスタTR2はそのコレクタ
側が適当な抵抗Rを介して電源Vbcに接続されている
が、同フォトトランジスタTR2のコレクタ側には抵抗
R3,R4を介して第2入出力端子20が接続されてい
る。この抵抗R3,R4の接続点と接地間には、同抵抗
R3とともに充放電回路21を構成するコンデンサC2
が接続されている。The collector side of the phototransistor TR2 is connected to the power supply Vbc via an appropriate resistor R, but the second input / output terminal 20 is connected to the collector side of the phototransistor TR2 via resistors R3 and R4. Has been done. Between the connection point of the resistors R3 and R4 and the ground, a capacitor C2 that forms a charging / discharging circuit 21 together with the resistor R3.
Are connected.
【0020】この実施例によると、上記充放電回路21
の両端には、その電圧レベルを反転するインバータ
22,23が接続されているとともに、このインバータ
22,23の反転出力を2入力とするINVERT−N
OR回路24が設けられている。そして、このINVE
RT−NOR回路24の出力側には、同出力によって
オンオフしてフォトダイオードD2を点滅させるための
ゲート素子G2が接続されている。According to this embodiment, the charge / discharge circuit 21 is
The inverters 22 and 23 for inverting the voltage level are connected to both ends of the INVERT-N and the inverted outputs of the inverters 22 and 23 are used as two inputs.
An OR circuit 24 is provided. And this INVE
To the output side of the RT-NOR circuit 24, a gate element G2 for turning on / off by the same output to blink the photodiode D2 is connected.
【0021】次に、図2のタイミングチャートを参照し
ながらこの発明の動作について説明する。なお、同図の
参照符号は図1の回路図に示されている部位と対応して
いる。Next, the operation of the present invention will be described with reference to the timing chart of FIG. The reference numerals in the figure correspond to the parts shown in the circuit diagram of FIG.
【0022】1次側回路Aから2次側回路Bに信号を出
力する場合について説明する。まず、前提として第1入
出力端子10が接地側に接続されているものとする。こ
の場合、端子の電圧レベルはともに「L」であり、
したがってインバータ12,13の出力はともに「H」
であるため、INVERT−NOR回路14の出力は
「H」で、これによりゲート素子G1がオンとなり、フ
ォトダイオードD1が発光する。A case where a signal is output from the primary side circuit A to the secondary side circuit B will be described. First, it is assumed that the first input / output terminal 10 is connected to the ground side. In this case, the voltage levels of the terminals are both “L”,
Therefore, the outputs of the inverters 12 and 13 are both "H".
Therefore, the output of the INVERT-NOR circuit 14 is "H", which turns on the gate element G1 and causes the photodiode D1 to emit light.
【0023】2次側回路Bではこの光を受けてフォトト
ランジスタTR2がオンとなるため、第2入出力端子2
0は「L」レベルとされる。このことは、端子が
「L」レベルであることを意味し、したがってインバー
タ22,23の出力がともに「H」、これによりINV
ERT−NOR回路24の出力が「H」となり、フォ
トダイオードD2が発光するため、1次側回路Aのフォ
トトランジスタTR1もオンの状態になる。In the secondary circuit B, the phototransistor TR2 is turned on upon receiving this light, so that the second input / output terminal 2
0 is set to the “L” level. This means that the terminals are at the “L” level, and therefore the outputs of the inverters 22 and 23 are both at the “H” level, which causes the INV
Since the output of the ERT-NOR circuit 24 becomes "H" and the photodiode D2 emits light, the phototransistor TR1 of the primary side circuit A is also turned on.
【0024】この状態において、t1時に第1入出力端
子10を接地側から開放端子側へ切り替えると、同端子
10(端子)の電圧レベルが「H」に転ずるため、イ
ンバータ12の出力が「L」に反転する。これにより、
INVERT−NOR回路14の出力が「L」、これ
に伴ってゲート素子G1がオフとなるため、フォトダイ
オードD1が消灯となる。これにより、2次側回路Bの
フォトトランジスタTR2がオフとなり、充放電回路2
1の所定の充電時間を経たt2時に端子、すなわち第
2入出力端子20のレベルが「H」になる。In this state, when the first input / output terminal 10 is switched from the ground side to the open terminal side at t1, the voltage level of the terminal 10 (terminal) shifts to "H", so that the output of the inverter 12 becomes "L". Invert. " This allows
Since the output of the INVERT-NOR circuit 14 is "L", and the gate element G1 is turned off accordingly, the photodiode D1 is turned off. As a result, the phototransistor TR2 of the secondary circuit B is turned off, and the charge / discharge circuit 2
At time t2 after a predetermined charging time of 1, the level of the terminal, that is, the second input / output terminal 20, becomes "H".
【0025】これを受けて、インバータ22の出力が
「L」に反転するため、INVERT−NOR回路24
の出力が「L」に転じ、ゲート素子G2がオフとなり、
フォトダイオードD2が消灯する。In response to this, the output of the inverter 22 is inverted to "L", so the INVERT-NOR circuit 24
Output turns to "L", the gate element G2 turns off,
The photodiode D2 is turned off.
【0026】これにより、1次側回路Aのフォトトラン
ジスタTR1もオフとなりしたがって端子の部位が
「H」レベルに保たれる。As a result, the phototransistor TR1 of the primary side circuit A is also turned off, and the terminal portion is kept at "H" level.
【0027】そして、t3時に第1入出力端子10を接
地側に接続して同端子を「L」レベルにすると、端子
は瞬時に「L」レベルになるが、端子は充放電回路1
1の放電時間分遅れてt4時に「L」レベルとなるた
め、INVERT−NOR回路14の出力がこのt4
時に「H」となる。これにより、先に説明したのと同様
に、2次側回路BのフォトトランジスタTR2がオンす
るため、充放電回路21の放電時間を経た後のt5時に
端子が「L」レベルとなり、これを受けてINVE
RT−NOR回路24の出力が「H」に転じ、1次側
回路AのフォトトランジスタTR1もオンとなる。When the first input / output terminal 10 is connected to the ground side at t3 and the terminal is set to the "L" level, the terminal instantly becomes the "L" level, but the terminal becomes the charge / discharge circuit 1.
Since the output of the INVERT-NOR circuit 14 is delayed by the discharge time of 1 and becomes the “L” level at t4,
Sometimes it becomes "H". As a result, as described above, the phototransistor TR2 of the secondary side circuit B is turned on, so that the terminal becomes "L" level at t5 after the discharge time of the charge / discharge circuit 21 has passed, and this is received. INVE
The output of the RT-NOR circuit 24 turns to "H", and the phototransistor TR1 of the primary side circuit A is also turned on.
【0028】以上、1次側回路Aから2次側回路Bに信
号を送出する場合について説明したが、回路構成が対称
であるため、2次側回路Bからも同様にして1次側回路
Aに信号を伝達することができる。The case where a signal is sent from the primary side circuit A to the secondary side circuit B has been described above. However, since the circuit configuration is symmetrical, the secondary side circuit B similarly performs the primary side circuit A. The signal can be transmitted to.
【0029】なお、上記実施例ではインバータ12,1
3,22,23とINVERT−NOR回路14,24
とを組み合わせて用いているが、この論理回路はNOR
回路に置き換えることができる。In the above embodiment, the inverters 12, 1
3, 22, 23 and INVERT-NOR circuits 14, 24
Is used in combination, but this logic circuit is NOR
It can be replaced with a circuit.
【0030】[0030]
【発明の効果】以上説明したように、この発明によれ
ば、フォトカプラによる信号の授受を1系統で行なうこ
とができ、拡張I/Oなどに好適な信号入出力回路が提
供される。As described above, according to the present invention, a signal input / output circuit can be provided by which a signal can be transmitted / received by a photocoupler in a single system, which is suitable for expansion I / O and the like.
【図1】この発明の一実施例に係る回路図。FIG. 1 is a circuit diagram according to an embodiment of the present invention.
【図2】同実施例の動作説明用のタイミングチャート。FIG. 2 is a timing chart for explaining the operation of the embodiment.
【図3】従来例を示した回路図。FIG. 3 is a circuit diagram showing a conventional example.
10,20 入出力端子 11,21 充放電回路 12,13,22,23 インバータ 14,24 INVERT−NOR D1,D2 フォトダイオード TR1,TR2 フォトトランジスタ G1,G2 ゲート素子 10, 20 Input / output terminals 11, 21 Charge / discharge circuit 12, 13, 22, 23 Inverter 14, 24 INVERT-NOR D1, D2 Photodiode TR1, TR2 Phototransistor G1, G2 Gate element
Claims (3)
ラにて接続してなる信号入出力回路において、 上記1次側回路は、LレベルとHレベルとに択一的に切
り替えられる第1入出力端子と、所定の電源に接続され
た第1受光素子と、同第1受光素子と上記第1入出力端
子との間に接続された抵抗とコンデンサよりなる第1充
放電回路と、同第1充放電回路の両端に現れる電圧レベ
ルに応じ所定条件で出力を反転する第1論理素子と、同
第1論理素子の出力に応じて動作する第1発光素子とを
有し、 上記2次側回路は、LレベルとHレベルとに択一的に切
り替えられる第2入出力端子と、所定の電源に接続され
上記第1発光素子からの光を受光する第2受光素子と、
同第2受光素子と上記第2入出力端子との間に接続され
た抵抗とコンデンサよりなる第2充放電回路と、同第2
充放電回路の両端に現れる電圧レベルに応じ上記第1論
理素子と同一の条件で出力を反転する第2論理素子と、
同第2論理素子の出力に応じて動作し上記第1受光素子
に向けて光を照射する第2発光素子とを備え、 上記第1入出力端子もしくは上記第2入出力端子のいず
れか一方のレベルを切り替えることにより、他方の端子
にそれと同一のレベルが現れるようにしたことを特徴と
する信号入出力回路。1. A signal input / output circuit in which a primary side circuit and a secondary side circuit are connected by a photocoupler, wherein the primary side circuit is selectively switched between an L level and an H level. A first input / output terminal, a first light receiving element connected to a predetermined power source, and a first charging / discharging circuit including a resistor and a capacitor connected between the first light receiving element and the first input / output terminal. A first logic element that inverts an output under a predetermined condition according to a voltage level appearing across the first charge and discharge circuit, and a first light emitting element that operates according to an output of the first logic element, The secondary side circuit has a second input / output terminal that is selectively switched between an L level and an H level, a second light receiving element that is connected to a predetermined power source, and receives light from the first light emitting element.
A second charging / discharging circuit including a resistor and a capacitor connected between the second light receiving element and the second input / output terminal;
A second logic element that inverts the output under the same conditions as the first logic element according to the voltage level appearing across the charge / discharge circuit;
A second light emitting element that operates according to the output of the second logic element and emits light toward the first light receiving element, and either one of the first input / output terminal or the second input / output terminal A signal input / output circuit characterized in that the same level appears at the other terminal by switching the level.
ベルを反転する反転素子がそれぞれ接続され、上記第1
論理素子および上記第2論理素子は、その反転出力を2
入力とするINVERT−NOR回路からなることを特
徴とする請求項1に記載の信号入出力回路。2. An inverting element that inverts the voltage level is connected to both ends of each of the charge and discharge circuits, and
The logic element and the second logic element have an inverted output of 2
The signal input / output circuit according to claim 1, comprising an INVERT-NOR circuit as an input.
子は、上記充放電回路の両端に現れる電圧レベルを2入
力とするNOR回路からなることを特徴とする請求項1
に記載の信号入出力回路。3. The first logic element and the second logic element are NOR circuits having two inputs of a voltage level appearing at both ends of the charging / discharging circuit.
The signal input / output circuit described in.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35561092A JP3207955B2 (en) | 1992-12-18 | 1992-12-18 | Signal input / output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35561092A JP3207955B2 (en) | 1992-12-18 | 1992-12-18 | Signal input / output circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06188677A true JPH06188677A (en) | 1994-07-08 |
JP3207955B2 JP3207955B2 (en) | 2001-09-10 |
Family
ID=18444869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP35561092A Expired - Lifetime JP3207955B2 (en) | 1992-12-18 | 1992-12-18 | Signal input / output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3207955B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5878204A (en) * | 1993-10-01 | 1999-03-02 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
-
1992
- 1992-12-18 JP JP35561092A patent/JP3207955B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5878204A (en) * | 1993-10-01 | 1999-03-02 | Fujitsu Limited | Disk controlling method and apparatus for transferring a record from a disk to a host via an intermediate buffer |
Also Published As
Publication number | Publication date |
---|---|
JP3207955B2 (en) | 2001-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0320943B2 (en) | ||
JPH029493B2 (en) | ||
JP2781375B2 (en) | Switch circuit for signal path selection | |
JPH0448004B2 (en) | ||
JP3207955B2 (en) | Signal input / output circuit | |
JP2522486B2 (en) | Relay drive circuit | |
JP2665070B2 (en) | Bus circuit | |
SU1562898A1 (en) | Multichannel device for information input/output | |
KR0123208B1 (en) | A device for automatically controlling conversion between transmission and receiving in half duplex system | |
SU1199980A1 (en) | Electro-mechanical converter | |
JPS60500233A (en) | telecommunications terminal | |
JPH0136758B2 (en) | ||
RU1815775C (en) | Transistor inverter | |
JPS5862942A (en) | Bidirectional signal transmission circuit | |
JPH05122043A (en) | Input device | |
JPS6366454B2 (en) | ||
JPS61120523A (en) | Digital input and output circuit | |
KR930011483A (en) | Multiple serial communication method | |
JPH04172833A (en) | Bus transmission system | |
JPH05300052A (en) | Communication interface | |
JPH0422320B2 (en) | ||
JPS62183645A (en) | Drive circuit | |
JPH0669727A (en) | Oscillation circuit | |
JPH0313818B2 (en) | ||
JPH04175673A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010530 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080706 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 9 |