Nothing Special   »   [go: up one dir, main page]

JPH0593080U - High speed signal circuit board - Google Patents

High speed signal circuit board

Info

Publication number
JPH0593080U
JPH0593080U JP3458892U JP3458892U JPH0593080U JP H0593080 U JPH0593080 U JP H0593080U JP 3458892 U JP3458892 U JP 3458892U JP 3458892 U JP3458892 U JP 3458892U JP H0593080 U JPH0593080 U JP H0593080U
Authority
JP
Japan
Prior art keywords
signal
layer
layers
circuit board
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3458892U
Other languages
Japanese (ja)
Inventor
利幸 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3458892U priority Critical patent/JPH0593080U/en
Publication of JPH0593080U publication Critical patent/JPH0593080U/en
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 回路基板に簡単なパターンを付加して高速信
号に対して反射の少ない伝送特性の優れた高速信号用回
路基板を提供する。 【構成】 複数層の信号層(s0〜s2)とGND層
(g1〜g3)とを有し、この信号層とGND層の層間
に信号層の導体がインピーダンス整合されるように厚さ
をコントロールして形成した誘電体層c1〜c6を有す
る多層の回路基板であって、信号ライン2a,2b間を
接続するVIA4が設けられたVIAランド3aの周囲
に、このVIAランドを囲むように形成したグランドパ
ターン5a;5bを有する構造とからなる。
(57) [Summary] [Object] To provide a circuit board for high-speed signals, which is excellent in transmission characteristics with less reflection of high-speed signals by adding a simple pattern to the circuit board. [Structure] A plurality of signal layers (s0 to s2) and GND layers (g1 to g3) are provided, and the thickness is controlled so that the conductors of the signal layers are impedance-matched between the signal layers and the GND layers. A multilayer circuit board having dielectric layers c1 to c6 formed by forming a VIA land around a VIA land 3a provided with a VIA 4 connecting between the signal lines 2a and 2b so as to surround the VIA land. And a structure having ground patterns 5a and 5b.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【産業上の利用分野】[Industrial applications]

本考案は回路基板特に高速信号を回路基板を介して伝送する高速信号用回路基 板に関するものである。 The present invention relates to a circuit board, and more particularly to a high-speed signal circuit board that transmits high-speed signals through the circuit board.

【0002】[0002]

【従来の技術】[Prior Art]

図8〜図10は従来の高速信号用回路基板のVIA(バイア又はビアと呼ぶ) 部の3種の構造例を模式的に示す要部垂直断面図である。そして、図11〜図1 3はそれぞれ図8〜図10で示したA−A線,B−B線,C−C線に沿う各水平 断面図である。また、図14は図10のD−D線に沿う上面図である。 8 to 10 are vertical cross-sectional views of a main part schematically showing three structural examples of a VIA (referred to as a via or via) portion of a conventional high-speed signal circuit board. 11 to 13 are horizontal sectional views taken along the lines AA, BB, and CC shown in FIGS. 8 to 10, respectively. Further, FIG. 14 is a top view taken along the line DD of FIG.

【0003】 ここで、図8の従来例は、グランド/電源層(以下GND層という)g1,g 2,g3を有し、GND層g1とGND層g2の間の信号層s1に信号伝送ライ ン(以下信号ラインという)2aを形成し、GND層g2とGND層g3の間の 信号層s2に信号ライン2bを有し、信号ライン2aと信号ライン2bとを、V IAランド3a,3b,3cを介して、VIA4で層間連結したものである。ま た、図9の従来例は、GND層g1及びg3を有し、これらのGND層の間に信 号層s1及びs2を設け、信号層s1に設けた信号ライン2aと信号層s2に設 けた信号ライン2bをVIAランド3a,3cを介してVIA4で層間連結した ものである。さらに、図10の従来例はGND層g2及びGND層g3を有し、 GND層g2の上下にそれぞれ信号層s0,s2を設け、信号層s0に形成した 信号ライン2cと信号層s2に形成した信号ライン2bとをVIAランド3d, 3b,3cを介してVIA4で層間連結した構成によってなるものである。Here, the conventional example of FIG. 8 has ground / power supply layers (hereinafter referred to as GND layers) g1, g2, and g3, and a signal transmission line is provided on a signal layer s1 between the GND layer g1 and the GND layer g2. Signal line 2b is formed in the signal layer s2 between the GND layer g2 and the GND layer g3, and the signal line 2a and the signal line 2b are connected to the VIA lands 3a, 3b, The layers are connected via VIA4 through 3c. Further, the conventional example of FIG. 9 has GND layers g1 and g3, the signal layers s1 and s2 are provided between these GND layers, and the signal lines 2a and the signal layer s2 provided in the signal layer s1 are provided. The digitized signal line 2b is interlayer-connected by VIA 4 via VIA lands 3a and 3c. Further, the conventional example of FIG. 10 has a GND layer g2 and a GND layer g3, and signal layers s0 and s2 are provided above and below the GND layer g2, respectively, and formed on the signal line 2c and the signal layer s2 formed on the signal layer s0. The signal line 2b and the signal line 2b are interconnected via the VIA 4 via the VIA lands 3d, 3b and 3c.

【0004】 そして、図8〜図10に示す従来例においては、信号を伝送する信号層とGN D層はいずれも導電体からなる導体層で形成されているが、信号層とGND層の 間には、信号層の導体がインピーダンス整合されるように、厚さを制御して形成 された誘電体層c1〜c6が介在することによって高速信号用回路基板が構成さ れるようになっている。なお、GNDライン1a,1b,1cはそれぞれGND 層g1,g2,g3に形成されたラインパターンである。In the conventional example shown in FIGS. 8 to 10, both the signal layer for transmitting a signal and the GND layer are formed of a conductor layer made of a conductor, but between the signal layer and the GND layer. The high-speed signal circuit board is configured by interposing dielectric layers c1 to c6 formed by controlling the thickness so that the conductors of the signal layer are impedance-matched. The GND lines 1a, 1b, 1c are line patterns formed on the GND layers g1, g2, g3, respectively.

【0005】 上記のような図8〜図10における従来例のいずれにも共通して、信号ライン を層間接続するVIA4が図8及び図10場合のようにGND層g2の導体層を 貫通して形成される場合は、図12にみられるように、VIAランド3bの回り にGND層g2からなるGNDパターンが形成されている。しかしながら、図1 1,図13及び図14にみられるように、信号ライン2a,2b,2cの導体層 にはそれぞれVIAランド3a,3c,3dの回りにはGNDパターンが形成さ れていないものが使用されている。Common to any of the conventional examples shown in FIGS. 8 to 10 as described above, the VIA 4 connecting the signal lines between layers penetrates through the conductor layer of the GND layer g 2 as in the case of FIGS. 8 and 10. When it is formed, as seen in FIG. 12, a GND pattern including the GND layer g2 is formed around the VIA land 3b. However, as shown in FIGS. 11, 13 and 14, the GND layers are not formed around the VIA lands 3a, 3c and 3d in the conductor layers of the signal lines 2a, 2b and 2c, respectively. Is used.

【0006】[0006]

【考案が解決しようとする課題】[Problems to be solved by the device]

上記のような従来の高速信号用回路基板では、信号伝送ラインの導体層におい て、導波路にVIAのような不連続部があると信号の一部が反射する現象があり 、実際にはVIAランドの外周近傍で特に高速信号に対して信号の反射が著るし くなるので信号の伝送特性が悪化するということが問題となっていた。 In the conventional high-speed signal circuit board as described above, in the conductor layer of the signal transmission line, there is a phenomenon in which a part of the signal is reflected when there is a discontinuous portion such as VIA in the waveguide. There has been a problem in that the signal transmission characteristics are deteriorated near the outer periphery of the land, especially for high-speed signals, so that the signal transmission characteristics are deteriorated.

【0007】 本考案は上述のような信号伝送用の導体層においてVIAランドの外周近傍で 信号の反射が発生し、高速信号の伝送特性が悪化するという問題点を除去するた めになされたもので、高速信号の伝送特性の優れた高速信号用回路基板の構造を 提供することを目的とするものである。The present invention has been made in order to eliminate the above-mentioned problem that signal transmission occurs in the vicinity of the outer periphery of the VIA land in the conductor layer for signal transmission, which deteriorates the transmission characteristics of high-speed signals. Then, it is an object of the present invention to provide a structure of a circuit board for high-speed signals, which has excellent transmission characteristics of high-speed signals.

【0008】[0008]

【課題を解決するための手段】[Means for Solving the Problems]

本考案に係る高速信号用回路基板は、複数層の信号伝送用導体層とグランド/ 電源用導体層とを有し、この信号伝送用導体層とグランド/電源用導体層の層間 に、信号伝送用導体層の導体がインピーダンス整合されるように厚さを制御して 形成した誘電体層を有する回路基板であって、2つの信号伝送用導体層間を接続 するVIAが設けられた信号伝送用導体層のVIAランドの周囲にこのVIAラ ンドを囲むように形成したグランドパターンを有するものである。 A high-speed signal circuit board according to the present invention has a plurality of signal transmission conductor layers and a ground / power supply conductor layer, and a signal transmission layer is provided between the signal transmission conductor layer and the ground / power supply conductor layer. A circuit board having a dielectric layer formed by controlling the thickness so that the conductors of the conductor layer for signal transmission are impedance-matched, and a signal transmission conductor provided with a VIA for connecting two signal transmission conductor layers. The ground pattern is formed around the VIA land of the layer so as to surround the VIA land.

【0009】[0009]

【作用】[Action]

本考案においては、信号を信号層間で接続するVIAの部分で信号層のVIA ランドの回りに、これを取囲むようにグランドパターンを形成していることによ り、信号層のあるVIAランドの外周近傍においてグランドパターンのない場合 に起る高速信号の反射が抑えられ、無反射での透過を促進するようになるから高 速信号の伝送特性を所望の優れた特性に保持できるようになる。 In the present invention, the ground pattern is formed around the VIA land of the signal layer so as to surround the VIA land of the signal layer at the portion of the VIA that connects the signals between the signal layers. The reflection of high-speed signals that occurs when there is no ground pattern in the vicinity of the outer periphery is suppressed, and non-reflective transmission is promoted, so that the transmission characteristics of high-speed signals can be maintained at the desired excellent characteristics.

【0010】[0010]

【実施例】【Example】

図1は本考案による第一の実施例を模式的に示す要部垂直断面図である。そし て、図4,図5,図6は図1に示したそれぞれA−A線,B−B線,C−C線に 沿う水平断面図である。なお、実施例の説明図において、図8〜図14の従来例 と同一又は相当部分には同じ符号を付して示している。 FIG. 1 is a vertical sectional view of an essential part schematically showing a first embodiment according to the present invention. 4, 5 and 6 are horizontal sectional views taken along the lines AA, BB and CC shown in FIG. 1, respectively. In the explanatory views of the embodiments, the same or corresponding parts as those in the conventional example shown in FIGS. 8 to 14 are designated by the same reference numerals.

【0011】 図1及び図4〜図6において、信号を伝送する導体層の信号層s1,s2とグ ランド/電源用の導体層のGND層g1,g2,g3の間に、信号ライン2a, 2bがインピーダンス整合されるように、厚さをコントロールされた誘電体層c 1〜c6が介在して多層基板からなる高速信号用回路基板を構成している。した がって、本実施例の主構成は図8の従来例に対応するものとなっている。In FIGS. 1 and 4 to 6, between the signal layers s1 and s2 of the conductor layers for transmitting signals and the GND layers g1, g2 and g3 of the ground / power source conductor layers, the signal line 2a, A high-speed signal circuit board composed of a multi-layer board is formed with dielectric layers c1 to c6 whose thickness is controlled so that the impedance of 2b is matched. Therefore, the main configuration of this embodiment corresponds to the conventional example of FIG.

【0012】 この構成において、GND層g2を中間に挾んで配設された、信号層s1の信 号ライン2a及び信号層s2の信号ライン2bは、VIAランド3a,3b,3 cを介してVIA4で層間接続されている。この場合、図4,図6に示したよう に信号層s1及びs2のそれぞれVIAランド3a及び3cの回りに、このVI Aランドを囲むような格好からなるグランドパターン5a,5bがそれぞれ設け られている。なお、図5は特にこのようなグランドパターンは形成せず、図12 の従来例で図示したように、VIA3bはGND層g2で広く囲繞されている。 このように、VIAランド3a及びVIAランド3cを取りかこむように、グラ ンドパターン3a及び3cをそれぞれ信号層s1及びs2に設けたことにより、 VIA3a及び3cの外周近傍における信号の反射を押えることができるように なった。このため、特に高速信号の伝送特性を従来より著るしく向上させること ができた。In this configuration, the signal line 2a of the signal layer s1 and the signal line 2b of the signal layer s2, which are arranged with the GND layer g2 in between, are provided to the VIA 4 via the VIA lands 3a, 3b, 3c. Are connected between layers. In this case, as shown in FIGS. 4 and 6, around the VIA lands 3a and 3c of the signal layers s1 and s2, ground patterns 5a and 5b, respectively, are formed so as to surround the VIA lands. There is. Note that, in FIG. 5, such a ground pattern is not particularly formed, and as illustrated in the conventional example of FIG. 12, the VIA 3b is widely surrounded by the GND layer g2. In this way, by providing the ground patterns 3a and 3c on the signal layers s1 and s2 so as to surround the VIA lands 3a and 3a, respectively, it is possible to suppress signal reflection near the outer circumferences of the VIAs 3a and 3c. It became so. For this reason, the transmission characteristics of high-speed signals in particular can be significantly improved over the conventional one.

【0013】 また、図2は本考案の第二の実施例を模式的に示す要部垂直断面図である。図 にみられるように、2つのGND層g1及びg3の間に2層分の信号層s1及び s2が存在する場合の例である。したがって、本実施例の主構成は図9の従来例 に対応するものとなっている。図2のA−A線及びC−C線に沿う水平断面図は それぞれ図4及び図6に示されたものと同様であり、第一の実施例で説明したも のと同じ効果が得られる。FIG. 2 is a vertical cross-sectional view of a main part schematically showing a second embodiment of the present invention. As shown in the figure, this is an example in which two signal layers s1 and s2 exist between two GND layers g1 and g3. Therefore, the main configuration of this embodiment corresponds to the conventional example of FIG. The horizontal sectional views taken along the lines AA and CC of FIG. 2 are similar to those shown in FIGS. 4 and 6, respectively, and the same effects as those described in the first embodiment can be obtained. ..

【0014】 さらに、図3は本考案による第三の実施例を模式的に示す要部垂直断面図であ る。図に示したように、多層基板の表層に信号層が存在する場合であり、その主 構成は図10の従来例に対応するものとなっている。図7は図3に示したD−D 線に沿う上面図を示すものである。図7にみられるように、VIAランド3dを 取りかこむように信号層s0にグランドパターン5cを設けたものである。この グランドパターンも図6にも示したグランドパターン5bとともに、第一の実施 例の場合とほぼ同様の効果が得られる。Further, FIG. 3 is a vertical cross-sectional view of a main part schematically showing a third embodiment according to the present invention. As shown in the figure, the signal layer is present on the surface layer of the multi-layer substrate, and the main configuration thereof corresponds to the conventional example of FIG. FIG. 7 is a top view taken along the line D-D shown in FIG. As shown in FIG. 7, the signal layer s0 is provided with a ground pattern 5c so as to surround the VIA land 3d. With this ground pattern, the same effect as in the case of the first embodiment can be obtained together with the ground pattern 5b shown in FIG.

【0015】 なお、上述のグランドパターンの形状は図4,図6,図7の実施例に示したパ ターンの形状に限定されないことはいうまでもない。Needless to say, the shape of the ground pattern is not limited to the shape of the patterns shown in the embodiments of FIGS. 4, 6 and 7.

【0016】[0016]

【考案の効果】[Effect of the device]

以上のように本考案によれば、信号層とGND層の多層構造からなる高速信号 用回路基板において、2つの異なる層の信号ライン間をVIAで層間連結する信 号層にVIAランドの回りにこれを取りかこむようなグランドパターンを設けた ので、VIAランド周辺近傍における信号の反射を低減することができるように なった。このため、特に高速信号の伝送特性の向上が達成された。 As described above, according to the present invention, in a high-speed signal circuit board having a multi-layer structure of a signal layer and a GND layer, a signal layer that connects the signal lines of two different layers by VIA is provided around the VIA land. By providing a ground pattern to cover this, it is possible to reduce the signal reflection near the periphery of the VIA land. For this reason, an improvement in the transmission characteristics of high-speed signals has been achieved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本考案の第一の実施例を模式的に示す要部垂直
断面図である。
FIG. 1 is a vertical sectional view of an essential part schematically showing a first embodiment of the present invention.

【図2】本考案による第二の実施例を示す要部垂直断面
図である。
FIG. 2 is a vertical sectional view of an essential part showing a second embodiment according to the present invention.

【図3】本考案による第三の実施例を示す要部垂直断面
図である。
FIG. 3 is a vertical sectional view of an essential part showing a third embodiment according to the present invention.

【図4】図1に示したA−A線に沿う水平断面図であ
る。
FIG. 4 is a horizontal sectional view taken along the line AA shown in FIG.

【図5】図1に示したB−B線に沿う水平断面図であ
る。
5 is a horizontal sectional view taken along the line BB shown in FIG.

【図6】図1に示したC−C線に沿う水平断面図であ
る。
6 is a horizontal sectional view taken along the line CC shown in FIG.

【図7】図3に示したD−D線に沿う上面図である。FIG. 7 is a top view taken along the line DD shown in FIG.

【図8】高速信号用回路基板の一従来例を模式的に示す
要部垂直断面図である。
FIG. 8 is a vertical cross-sectional view of a main part schematically showing a conventional example of a high-speed signal circuit board.

【図9】高速信号用回路基板の他の従来例を示す要部垂
直断面図である。
FIG. 9 is a vertical cross-sectional view of a main part showing another conventional example of a high-speed signal circuit board.

【図10】高速信号用回路基板の他の従来例を示す要部
垂直断面図である。
FIG. 10 is a vertical sectional view of an essential part showing another conventional example of a high-speed signal circuit board.

【図11】図8,図9に示したA−A線に沿う水平断面
図である。
FIG. 11 is a horizontal sectional view taken along the line AA shown in FIGS. 8 and 9.

【図12】図8,図10に示したB−B線に沿う水平断
面図である。
FIG. 12 is a horizontal sectional view taken along the line BB shown in FIGS. 8 and 10.

【図13】図8,図9,図10に示したC−C線に沿う
水平断面図である。
FIG. 13 is a horizontal sectional view taken along the line CC shown in FIGS. 8, 9 and 10.

【図14】図10に示したD−D線に沿う上面図であ
る。
FIG. 14 is a top view taken along the line DD shown in FIG.

【符号の説明】[Explanation of symbols]

1a,1b,1c GNDライン(グランド/電源ライ
ン) 2a,2b,2c 信号ライン(信号伝送ライン) 3a,3b,3c,3d VIAランド 4 VIA 5a,5b,5c グランドパターン g1,g2,g3 GND層(グランド/電源層) s0,s1,s2 信号層 c1,c2,c3,c4,c5,c6 誘電体層
1a, 1b, 1c GND line (ground / power supply line) 2a, 2b, 2c Signal line (signal transmission line) 3a, 3b, 3c, 3d VIA land 4 VIA 5a, 5b, 5c Ground pattern g1, g2, g3 GND layer (Ground / power supply layer) s0, s1, s2 signal layer c1, c2, c3, c4, c5, c6 dielectric layer

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 複数層の信号伝送用導体層とグランド/
電源用導体層とを有する回路基板の前記信号伝送用導体
層とグランド/電源用導体層の層間に、前記信号伝送用
導体層における導体がインピーダンス整合されるように
厚さを制御して形成した誘電体層を有する高速信号用回
路基板において、 所定の前記信号伝送用導体層間を接続するVIAが設け
られた前記信号伝送用導体層のVIAランドの周囲にこ
のVIAランドを囲むように形成したグランドパターン
を有することを特徴とする高速信号用回路基板。
1. A plurality of signal transmission conductor layers and a ground /
Between the signal transmission conductor layer and the ground / power supply conductor layer of the circuit board having the power supply conductor layer, the thickness of the conductor in the signal transmission conductor layer is controlled so as to be impedance-matched. In a high-speed signal circuit board having a dielectric layer, a ground formed so as to surround the VIA land of the signal transmission conductor layer in which a predetermined VIA connecting the signal transmission conductor layers is provided. A high-speed signal circuit board having a pattern.
JP3458892U 1992-05-25 1992-05-25 High speed signal circuit board Pending JPH0593080U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3458892U JPH0593080U (en) 1992-05-25 1992-05-25 High speed signal circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3458892U JPH0593080U (en) 1992-05-25 1992-05-25 High speed signal circuit board

Publications (1)

Publication Number Publication Date
JPH0593080U true JPH0593080U (en) 1993-12-17

Family

ID=12418490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3458892U Pending JPH0593080U (en) 1992-05-25 1992-05-25 High speed signal circuit board

Country Status (1)

Country Link
JP (1) JPH0593080U (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005244010A (en) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd Circuit board mounting structure
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
JP2008211240A (en) * 1998-10-16 2008-09-11 Matsushita Electric Ind Co Ltd Multilayer circuit board, method for manufacturing the same, and method for adjusting characteristic impedance thereof
JP2019161360A (en) * 2018-03-09 2019-09-19 古河電気工業株式会社 High frequency transmission line

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008211240A (en) * 1998-10-16 2008-09-11 Matsushita Electric Ind Co Ltd Multilayer circuit board, method for manufacturing the same, and method for adjusting characteristic impedance thereof
US7405363B2 (en) 2003-09-30 2008-07-29 J.S.T. Mfg. Co., Ltd. Connecting sheet
JP2005244010A (en) * 2004-02-27 2005-09-08 Toppan Printing Co Ltd Circuit board mounting structure
JP2019161360A (en) * 2018-03-09 2019-09-19 古河電気工業株式会社 High frequency transmission line

Similar Documents

Publication Publication Date Title
JP5887537B2 (en) Circuit board
JP2000114722A (en) Printed wiring device
JPS62154697U (en)
JP6810001B2 (en) High frequency transmission line
CN101547552A (en) A printed circuit board
JP2005277028A (en) Substrate structure for high-speed transmission
US20020036099A1 (en) Circuit board for transmitting signals, method for producing the same, and electronic device having the same
JPH0593080U (en) High speed signal circuit board
JPH0745962A (en) Electromagnetic wave countermeasure pattern of multilayer printed board
WO2016075730A1 (en) Substrate structure for high-speed signal transmission
JPS58117701A (en) High frequency strip line
US10129974B2 (en) Multi-layer circuit structure
JPH08242078A (en) Printed board
TW200522818A (en) Multi-layer substrate structure for reducing layout area
JP2019096929A (en) High frequency transmission line
JP2015035468A (en) Printed circuit board
JP2664589B2 (en) Multilayer wiring board
JP2000353895A (en) Printed wiring board
CN218162982U (en) High-speed printed wiring board with via hole anti-bonding pad
JP2500155B2 (en) Multilayer circuit board
JP6978217B2 (en) Interlayer transmission line
CN222839876U (en) Circuit board
JPH04142795A (en) Multilayer wiring board
JPH0125228B2 (en)
JPS6334324Y2 (en)