JPH0567375A

JPH0567375A - 記録再生タイミング発生装置

Info

Publication number: JPH0567375A
Application number: JP3209973A
Authority: JP
Inventors: Mikiyoshi Suzuki; 幹芳鈴木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1990-08-07
Filing date: 1991-07-26
Publication date: 1993-03-19
Also published as: US5253243A

Abstract

(57)【要約】【目的】サンプリングサーボ方式の記録媒体に記録さ
れているクロックマークおよびサーボ信号を適切に読み
出せるようにする。【構成】記録データに先だって少なくとも１クロック
前後に記録ピットが現われない所定ビットパターンから
なるプリアンブル信号を記録し、プリアンブル信号の記
録ピットの前後のタイミングでサンプリングした再生デ
ータの差分データに基づいて、サンプリングクロックの
遅延時間を制御する。また、クロックマークの前後のタ
イミングでサンプリングした再生データの差分データに
基づいて、サンプリングクロックの遅延時間を制御す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロックマークを含む
サーボパターンが一定間隔で記憶媒体に記録されている
サンプリングサーボ方式により再生データのサンプリン
グクロックの位相を制御するとともに、そのサンプリン
グクロックでサンプリングした再生信号のレベルに基づ
いてサンプリングクロックの遅延時間を制御する記録再
生タイミング発生装置に関する。

【０００２】

【従来の技術】従来、例えば、光磁気ディスク装置など
において、サンプリングサーボ方式により再生データの
サンプリングクロックの位相を制御するとともに、デー
タ記録時に、所定領域に位相遅延量を測定するためのサ
ンプル信号を記録し、そのサンプル信号の再生レベルに
基づいてサンプリングクロックの遅延時間を制御する位
相制御装置としては、特開昭６３−２４４４４８号公報
に開示された「位相制御回路」が提案されている。

【０００３】また、一般に、光ディスクは１トラック中
にデータエリアから分離された複数のサーボエリアを有
しており、このサーボエリアには図３２に示すように、
トラッキング誤差を検出するためトラックに沿って一定
の間隔を置き、トラックを挾むように設けられた一組の
ウォブルピットと、記録再生のタイミングを検出するた
めのクロックピットがプリフォーマットされている。

【０００４】次に、このような光ディスクに対して、情
報の記録再生を行うための記録再生クロックを発生す
る、光ディスク装置における従来の記録再生タイミング
発生装置を図３３を参照して説明する。

【０００５】同図において、図示しない光ピックアップ
装置により再生された再生信号Ｓ１はＡ／Ｄ変換器１０
１及びパルス化回路１０２に入力される。Ａ／Ｄ変換器
１０１に入力された再生信号Ｓ１は、後述する記録再生
クロックに従ってＡ／Ｄ変換される。

【０００６】また、パルス化回路１０２に入力された再
生信号Ｓ１はパルス化回路２において、再生信号Ｓ１の
ピーク位置に対応したパルス信号Ｓ２となり、パルス信
号Ｓ２に同期した記録再生クロックを作る同期信号発生
回路（以下ＰＬＬ回路という）１０３に入力される。相
制御装置としては、特開昭６３−２４４４４８号公報に
開示された「位相制御回路」が提案されている。

【０００７】このＰＬＬ回路１０３に入力されたパルス
信号Ｓ２は、後述するデコーダからのウィンドウ信号Ｓ
３により、図３２に示すクロックピットに対応する再生
信号（以下クロックピット再生信号という）Ｓ１ａのパ
ルス信号Ｓ２のみを出力させるＡＮＤ回路１０４に入力
される。そして、このＡＮＤ回路１０４から出力された
パルス信号Ｓ２は、入力されたパルス信号Ｓ２の位相
と、後述する電圧制御発振器（以下ＶＣＯという）が発
生するクロックの位相とを比較し、位相差を求める位相
比較器（以下ＰＤという）１０５に入力される。

【０００８】ＰＤ１０５では、検出された位相差に応じ
た大きさの位相差信号をフィルタ１０６に出力し、フィ
ルタ１０６ではこの位相差信号に基づいた電圧信号をＶ
ＣＯ１０７に出力する。ＶＣＯ１０７は、フィルタ１０
６から電圧信号が入力されるまでは所定の位相のクロッ
クを発生しているが、フィルタ１０６から電圧信号が入
力されると、その電圧信号に従い発生しているクロック
の位相を修正し、記録再生クロックＳ４を発生する。

【０００９】この記録再生クロックＳ４はＡ／Ｄ変換器
１０１に入力されると共に、図示しない復調回路、トラ
ック信号検出回路等へ入力される。また、この記録再生
クロックＳ４はカウンタ１０８に入力され、カウンタ１
０８ではクロックをカウントし、ピット位置を示すカウ
ントデータをデコーダ１０９に出力する。デコーダ１０
９ではカウンタ１０８からのカウントデータをデコード
し、決まったタイミングでウィンドウ信号Ｓ３をＡＮＤ
回路４に、またフィードバック信号Ｓ５をＰＤ５にそれ
ぞれ出力する。

【００１０】ところで、Ａ／Ｄ変換器１０１に入力され
た記録再生クロックＳ４は、Ａ／Ｄ変換器１０１に入力
される再生信号Ｓ１のＡ／Ｄ変換のタイミングを決定す
るタイミング信号となるため、その位相はクロックピッ
ト再生信号Ｓ１ａのピーク位置に一致させる必要があ
る。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た従来の「位相制御回路」では、サンプル信号を書込ん
だエリアに媒体の欠陥などにより信号の欠落があった場
合、そのサンプル信号を得ることができないため、デー
タの読出クロックを位相制御が不可能になり、その結
果、読出データにエラーが多発するという不都合を生じ
る。

【００１２】また、図３３に示した従来の記録再生タイ
ミング発生回路においては、パルス化回路１０２の遅延
時間の変動、ＰＬＬ回路１０３の定常位相差の変動によ
り、記録再生クロックＳ４の位相が変動し、クロックピ
ット再生信号Ｓ１ａのピーク位置に正確に一致させるこ
とが困難であった。

【００１３】例えば、パルス化回路１０２の遅延時間が
Ｔ１であるとすると、パルス化回路１０２が出力するパ
ルス信号Ｓ２は、図３２に示すようにクロックピット再
生信号Ｓ１ａのピーク位置からＴ１だけずれたタイミン
グで発生する。

【００１４】さらに、ＰＬＬ回路１０３の定常位相差が
Ｔ２であるとすると、図３２に示す記録再生クロックＳ
４は、パルス信号Ｓ２に対してＴ２だけずれたタイミン
グで発生する。したがって、記録再生クロックＳ４は、
クロックピット再生信号Ｓ１ａのピーク位置からＴ１＋
Ｔ２だけずれたタイミングで発生することになる。

【００１５】一方、トラッキング誤差は２つのウォブル
ピットに対応する再生信号Ｓ１のレベルの差をとること
によって得られる。しかし、図３２に示すように、Ｔ１
＋Ｔ２だけずれた記録再生クロックＳ４により２つのウ
ォブルピットに対応する再生信号Ｓ１ｂの検出を検出す
ると、この検出のタイミングは、この再生信号Ｓ１ｂの
ピーク位置からＴ１＋Ｔ２だけずれたＷ１，Ｗ２のタイ
ミングとなり、正確な再生信号Ｓ１ｂの信号レベルの検
出ができない。

【００１６】このため、正確なトラッキング誤差を検出
できず、目標とするトラックに対する光スポットの位置
決めを行なうことができなくなる。また、データエリア
に記録されたデータピットの再生レベルも同様に正確に
検出することができなる。このように、記録再生クロッ
クの位相がクロックピット再生信号のピーク位置と一致
しない場合には、情報の記録再生を適切に行うことがで
きないという問題があった。

【００１７】本発明は、かかる従来装置の不都合を解消
するためになされたものであり、媒体の欠陥などが原因
となる信号欠落の影響を抑制でき、適切に記録データを
再生できるとともに、情報の記録再生を行う前に、クロ
ックピット再生信号のピーク位置と一致した位相を持つ
記録再生クロックを発生することができる記録再生タイ
ミング発生装置を提供することを目的としている。

【００１８】

【課題を解決するための手段】本発明は、クロックマー
クを含むサーボパターンが一定間隔で記憶媒体に記録さ
れているサンプリングサーボ方式により再生データのサ
ンプリングクロックの位相を制御するとともに、そのサ
ンプリングクロックでサンプリングした再生信号のレベ
ルに基づいてサンプリングクロックの遅延時間を制御す
る記録再生タイミング発生装置において、サンプリング
クロックの遅延時間の設定値を出力する遅延データ発生
手段と、サーボパターンの記録ピットの前後のサンプリ
ングクロックのタイミングで得られた再生データの信号
レベルの差分を検出する差分データ検出手段と、この差
分データ検出手段の検出値が極小値になるように上記遅
延データ発生手段から発生させるサンプリングクロック
の遅延時間を制御する制御手段を備えたものである。

【００１９】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、プリアンブル信号検出時、上記
遅延データ発生手段から出力させる遅延時間設定値を順
次切り換えてサンプリングクロックの遅延時間を切り換
え、上記差分データ検出手段により検出された差分デー
タに基づいてサンプリングクロックの最適遅延量を算出
し、プリアンブル信号検出後は、サンプリングクロック
の遅延量をその算出した最適遅延量に設定する制御手段
を備えたものである。

【００２０】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を所定サンプリングクロック
数単位に順次切り換えてサンプリングクロックの遅延時
間を切り換えるとともに、遅延時間設定値の切り換えタ
イミングに応じて上記差分データ平均値算出手段の算出
動作を行わせ、上記差分データ平均値算出手段により算
出された差分データ平均値に基づいてサンプリングクロ
ックの最適遅延量を算出し、プリアンブル信号検出後
は、サンプリングクロックの遅延量をその算出した最適
遅延量に設定する制御手段を備えたものである。

【００２１】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段から出
力された差分データの大きさが所定の範囲内にあること
を判別する差分データ判別手段と、プリアンブル信号検
出時、上記遅延データ発生手段から出力させる遅延時間
設定値を順次切り換えてサンプリングクロックの遅延時
間を切り換え、上記差分データ判別手段から判別出力が
あるときに上記差分データ検出手段から出力された差分
データに基づいてサンプリングクロックの最適遅延量を
算出し、プリアンブル信号検出後は、サンプリングクロ
ックの遅延量をその算出した最適遅延量に設定する制御
手段を備えたものである。

【００２２】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段から出
力された差分データの大きさが所定の範囲内にあること
を判別する差分データ判別手段と、プリアンブル信号検
出時、上記差分データ判別手段から判別出力があるとき
に、上記遅延データ発生手段から出力させる遅延時間設
定値を順次切り換えてサンプリングクロックの遅延時間
を切り換えるとともに、上記差分データ検出手段から出
力された差分データに基づいてサンプリングクロックの
最適遅延量を算出し、プリアンブル信号検出後は、サン
プリングクロックの遅延量をその算出した最適遅延量に
設定する制御手段を備えたものである。

【００２３】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
上記差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記遅延データ発
生手段から出力させる遅延時間設定値を所定サンプリン
グクロック数単位に順次切り換えてサンプリングクロッ
クの遅延時間を切り換えるとともに、上記差分データ判
別手段から判別出力があるときに、遅延時間設定値の切
り換えタイミングに応じて上記差分データ平均値算出手
段の算出動作を行わせ、上記差分データ平均値算出手段
により算出された差分データ平均値に基づいてサンプリ
ングクロックの最適遅延量を算出するとともに、プリア
ンブル信号検出後は、サンプリングクロックの遅延量を
その算出した最適遅延量に設定する制御手段を備えたも
のである。

【００２４】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
上記差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記差分データ判
別手段から判別出力があるときに、上記遅延データ発生
手段から出力させる遅延時間設定値を所定サンプリング
クロック数単位に順次切り換えてサンプリングクロック
の遅延時間を切り換えるとともに、遅延時間設定値の切
り換えタイミングに応じて上記差分データ平均値算出手
段の算出動作を行わせ、上記差分データ平均値算出手段
により算出された差分データ平均値に基づいてサンプリ
ングクロックの最適遅延量を算出するとともに、プリア
ンブル信号検出後は、サンプリングクロックの遅延量を
その算出した最適遅延量に設定する制御手段を備えたも
のである。

【００２５】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
再生データにあらわれた上記プリアンブル信号パターン
を検出するパターン検出手段と、プリアンブル信号検出
時、上記遅延データ発生手段から出力させる遅延時間設
定値を所定サンプリングクロック数単位に順次切り換え
てサンプリングクロックの遅延時間を切り換えるととも
に、上記パターン検出手段から検出出力があるときに、
遅延時間設定値の切り換えタイミングに応じて上記差分
データ平均値算出手段の算出動作を行わせ、上記差分デ
ータ平均値算出手段により算出された差分データ平均値
に基づいてサンプリングクロックの最適遅延量を算出す
るとともに、プリアンブル信号検出後は、サンプリング
クロックの遅延量をその算出した最適遅延量に設定する
制御手段を備えたものである。

【００２６】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
再生データにあらわれた上記プリアンブル信号パターン
を検出するパターン検出手段と、プリアンブル信号検出
時、上記パターン検出手段から検出出力があるときに、
上記遅延データ発生手段から出力させる遅延時間設定値
を所定サンプリングクロック数単位に順次切り換えてサ
ンプリングクロックの遅延時間を切り換えるとともに、
遅延時間設定値の切り換えタイミングに応じて上記差分
データ平均値算出手段の算出動作を行わせ、上記差分デ
ータ平均値算出手段により算出された差分データ平均値
に基づいてサンプリングクロックの最適遅延量を算出す
るとともに、プリアンブル信号検出後は、サンプリング
クロックの遅延量をその算出した最適遅延量に設定する
制御手段を備えたものである。

【００２７】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
再生信号を二値化して得られた二値化信号にあらわれた
上記プリアンブル信号パターンを検出するパターン検出
手段と、プリアンブル信号検出時、上記遅延データ発生
手段から出力させる遅延時間設定値を所定サンプリング
クロック数単位に順次切り換えてサンプリングクロック
の遅延時間を切り換えるとともに、上記パターン検出手
段から検出出力があるときに、遅延時間設定値の切り換
えタイミングに応じて上記差分データ平均値算出手段の
算出動作を行わせ、上記差分データ平均値算出手段によ
り算出された差分データ平均値に基づいてサンプリング
クロックの最適遅延量を算出するとともに、プリアンブ
ル信号検出後は、サンプリングクロックの遅延量をその
算出した最適遅延量に設定する制御手段を備えたもので
ある。

【００２８】また、クロックマークを含むサーボパター
ンが一定間隔で記憶媒体に記録されているサンプリング
サーボ方式により再生データのサンプリングクロックの
位相を制御するとともに、そのサンプリングクロックで
サンプリングした再生信号のレベルに基づいてサンプリ
ングクロックの遅延時間を制御する記録再生タイミング
発生装置において、記録データに先立って少なくとも１
クロック前後に記録ピットがあらわれない所定ビットパ
ターンからなるプリアンブル信号を記録するプリアンブ
ル記録手段と、サンプリングクロックの遅延時間の設定
値を出力する遅延データ発生手段と、プリアンブル信号
の記録ピットの前後のサンプリングクロックのタイミン
グで得られた再生データの信号レベルの差分を検出する
差分データ検出手段と、この差分データ検出手段により
検出された差分データを所定サンプリングクロック数に
ついて平均値を算出する差分データ平均値算出手段と、
再生信号を二値化して得られた二値化信号にあらわれた
上記プリアンブル信号パターンを検出するパターン検出
手段と、プリアンブル信号検出時、上記パターン検出手
段から検出出力があるときに、上記遅延データ発生手段
から出力させる遅延時間設定値を所定サンプリングクロ
ック数単位に順次切り換えてサンプリングクロックの遅
延時間を切り換えるとともに、遅延時間設定値の切り換
えタイミングに応じて上記差分データ平均値算出手段の
算出動作を行わせ、上記差分データ平均値算出手段によ
り算出された差分データ平均値に基づいてサンプリング
クロックの最適遅延量を算出するとともに、プリアンブ
ル信号検出後は、サンプリングクロックの遅延量をその
算出した最適遅延量に設定する制御手段を備えたもので
ある。

【００２９】また、光ディスクのトラックに一定の間隔
で予め記録されている記録再生のタイミングを検出する
ためのピットの再生信号をＡ／Ｄ変換するＡ／Ｄ変換器
と、上記ピットの再生信号をパルス化しパルス信号を発
生するパルス化回路と、上記パルス信号と同期した記録
再生クロックを発生する同期信号発生回路とを備えた記
録再生タイミング発生装置において、上記パルス信号を
遅延させる可変遅延部と、上記ピットの直前直後の記録
再生クロックによりＡ／Ｄ変換された再生信号のそれぞ
れの値の差分を演算する差分演算回路と、上記差分演算
回路からの演算結果に基づき、上記差分を零とするよう
に上記可変遅延部の遅延量を修正する制御部とを備えた
ものである。

【００３０】また、上記ピットの直前直後の記録再生ク
ロックによりＡ／Ｄ変換された再生信号のそれぞれの値
の差分演算を複数回行ない、この差分演算結果を積算す
る差分積算回路と、上記差分積算回路の演算結果から差
分の平均値を求め、この差分の平均値を零とするように
上記可変遅延部の遅延量を修正する制御部とを備えたも
のである。

【００３１】

【作用】したがって、プリアンブル信号の記録ピットお
よびクロックマークの記録ピットの前後のタイミングで
サンプリングした再生データの差分データに基づいて、
サンプリングクロックの遅延量を制御しているので、記
録ピットが得られない場合でも、サンプリングクロック
の遅延量を適切に制御することができる。また、プリア
ンブル信号の記録領域に記録欠陥が生じていて、誤差が
大きい差分データが得られたときには、その差分データ
を用いないようにしているので、サンプリングクロック
の遅延量をより精度よく制御することができる。また、
遅延量が可変な可変遅延部にパルス信号を通し、可変遅
延部の遅延量に応じて記録再生クロックの位相を変化さ
せることができる。

【００３２】また、クロックピットの直前直後の記録再
生クロックによりＡ／Ｄ変換された再生信号のそれぞれ
の値の差分を演算し、この差分を零とするように可変遅
延部の遅延量を修正することより、クロックピットのピ
ーク位置に対応する再生信号の位相と、記録再生クロッ
クとの位相を一致させることができる。

【００３３】

【実施例】以下、添付図面を参照しながら、本発明の実
施例を詳細に説明する。

【００３４】図１は、本発明の実施例を適用する光磁気
ディスクを示している。

【００３５】この光磁気ディスク１には、同心円状に所
定ピッチで記録トラックＴＫが形成されており、角速度
一定で回転駆動され、その記録トラックＴＫには、図２
に示すように、サンプリングサーボのための２バイト長
のサーボエリアＳＢＡと、１６バイト長のデータエリア
ＤＴＡが交互に配置されている。

【００３６】このサーボエリアＳＢＡには、図３（ａ）
に示すように、記録トラックＴＫの中心ＬＣに接してそ
れぞれ反対側に並ぶように千鳥状に配置されたピットＰ
Ａ，ＰＢ、および、記録トラックＴＫの中心ＬＣに中心
が一致するように配置されたピットＰＣが記録されてい
る。

【００３７】そして、再生信号ＲＦ（同図（ｂ）参照）
のうち、ピットＰＡ，ＰＢのタイミングの再生レベルに
基づいて、光ピックアップ（図示略）のレーザビーム
（図示略）のトラッキング誤差が検出され、そのトラッ
キング誤差に基づき、レーザビームを記録トラックＴＫ
の中心ＬＣに一致させるトラッキングサーボ制御が行な
われる。

【００３８】また、ピットＰＣのタイミングの再生レベ
ルに基づいて、再生信号ＲＦをサンプリングするための
サンプリングクロック（後述）の位相制御が行なわれ
る。

【００３９】また、ピットＰＡ，ＰＢとピットＰＣの中
間のタイミングで、光ピックアップのレーザビームのフ
ォーカシング誤差が検出され、そのフォーカシング誤差
に基づき、レーザビームの焦点を記録トラックＴＫに一
致させるためのフォーカシングサーボ制御が行なわれ
る。

【００４０】一方、データエリアＤＴＡは、所定数（例
えば、３２）の所定長のセクタに分割されており、それ
ぞれのセクタは、図４（ａ）に示すように、おのおのの
セクタを識別するためのアドレスエリアＳＳＡ（例え
ば、１６バイト）、および、所定データ長（例えば、６
７２バイト）のユーザデータエリアＵＤＴからなる。

【００４１】また、アドレスエリアＳＳＡには、同図
（ｂ）に示すように、セクタの先頭をあらわす所定ビッ
トパターンからなるセクタマークＳＭ、セクタを識別す
るためのアドレスがセットされるセクタアドレスＳＡ、
記録トラックＴＫを識別するためのトラックアドレスの
上位桁をあらわすトラックアドレス上位桁情報ＴＡＨ、
トラックアドレスの下位桁をあらわすトラックアドレス
下位桁情報ＴＡＬ、トラックアドレス下位桁情報ＴＡＬ
のビットパターンを反転したデータ（１の補数）がセッ
トされるトラックアドレス下位桁反転情報ＣＴＡＬ、ト
ラックアドレス上位桁情報ＴＡＨのビットパターンを反
転したデータがセットされるトラックアドレス上位桁反
転情報ＣＴＡＨ、セクタアドレスＳＡのビットパターン
を反転したデータがセットされるセクタアドレス反転情
報ＣＳＡ、１バイト長のギャップＧＡＰ、および、所定
ビットパターンからなる８バイト長のプリアンブル信号
からなる。

【００４２】ここで、トラックアドレス下位桁反転情報
ＣＴＡＬ、トラックアドレス上位桁反転情報ＣＴＡＨ、
および、セクタアドレス反転情報ＣＳＡは、それぞれト
ラックアドレス下位桁情報ＴＡＬ、トラックアドレス上
位桁情報ＴＡＨ、および、セクタアドレスＳＡの内容の
検査を行なうためのものである。

【００４３】プリアンブル信号のビットパターンは、そ
の記録ピットの前後に少なくとも１クロック以上の空間
に記録ピットがあらわれないようなデータパターンであ
り、例えば、図５（ａ）に示すように、「０１００１０
０１００１００１００…」からなる。また、この場合、
同図（ｂ）に示すように、データ１にピットが形成され
る記録変調規則を用いている。また、このプリアンブル
信号の記録ピットを再生して得られる再生信号ＲＦは、
同図（ｃ）に示すように変化する。

【００４４】さて、アドレスエリアＳＳＡに記録される
データのうち、セクタマークＳＭ、セクタアドレスＳ
Ａ、トラックアドレス上位桁情報ＴＡＨ、トラックアド
レス下位桁情報ＴＡＬ、トラックアドレス下位桁反転情
報ＣＴＡＬ、トラックアドレス上位桁反転情報ＣＴＡ
Ｈ、および、セクタアドレス反転情報ＣＳＡは、あらか
じめ光磁気ディスク１に記録されており、プリアンブル
信号は、データ記録時に、記録データを書込む直前に、
データ記録のために用いられる光ピックアップ装置を用
いて記録される。

【００４５】このようにして、プリアンブル信号はデー
タ記録と同じ系で連続的に記録されるので、プリアンブ
ル信号のサンプリングクロックと記録データのサンプリ
ングクロックは、同一位相になる。また、そのサンプリ
ングクロックの位相は、サーボエリアＳＢＡのピットＰ
Ｃの再生信号ＲＦを二値化した二値化信号（クロックマ
ーク）の立上がり端を基準として位相制御される。

【００４６】一方、データ再生時には、基本的には、サ
ーボエリアＳＢＡのピットＰＣの再生信号ＲＦを二値化
した二値化信号（クロックマーク）の立上がり端を基準
として位相制御されたサンプリングクロックを用いて、
再生信号ＲＦをサンプリングし、再生データを形成す
る。

【００４７】また、データ記録時におけるデータ記録系
の状態、あるいは、生成したクロックマークに含まれる
ピークシフトなどが原因して、データ再生時のサンプリ
ングクロックとデータ記録時のサンプリングクロックで
は、位相誤差が生じているので、さらに、プリアンブル
信号を検出してサンプリングクロックを位相微調整し、
そのサンプリングクロックを次のユーザデータエリアＵ
ＤＴのデータ再生時に用いるようにしている。

【００４８】本発明で行なうサンプリングクロックの位
相微調整について、図６および図７に基づいて説明す
る。

【００４９】例えば、記録トラックＴＫに記録された記
録ピット（図６（ａ）参照）の再生信号ＲＦ（図６
（ｂ）参照）のタイミングに対して、図６（ｄ）に示す
ように、サンプリングクロックが遅れている状態では、
記録ピットの直前のタイミングで発生したサンプリング
クロックで再生信号ＲＦをサンプリングして得たサンプ
ル値ＦＬ１，ＦＬ２，…は、記録ピットの直後のタイミ
ングで発生したサンプリングクロックで再生信号ＲＦを
サンプリングして得たサンプル値ＦＲ１，ＦＲ２，…よ
りもその値が大きい。

【００５０】また、記録トラックＴＫに記録された記録
ピットの再生信号ＲＦ（図６（ｅ）参照）のタイミング
に対して、図６（ｆ）に示すように、サンプリングクロ
ックが進んでいる状態では、記録ピットの直前のタイミ
ングで発生したサンプリングクロックで再生信号ＲＦを
サンプリングして得たサンプル値ＦＬ１，ＦＬ２，…
は、記録ピットの直後のタイミングで発生したサンプリ
ングクロックで再生信号ＲＦをサンプリングして得たサ
ンプル値ＦＲ１，ＦＲ２，…よりもその値が小さい。

【００５１】また、記録トラックＴＫに記録された記録
ピットの再生信号ＲＦ（図７（ｃ）参照）のタイミング
に対して、図７（ｄ）に示すように、サンプリングクロ
ックが一致している状態では、記録ピットの直前のタイ
ミングで発生したサンプリングクロックで再生信号ＲＦ
をサンプリングして得たサンプル値ＦＬ１，ＦＬ２，…
と、記録ピットの直後のタイミングで発生したサンプリ
ングクロックで再生信号ＲＦをサンプリングして得たサ
ンプル値ＦＲ１，ＦＲ２，…の値が等しい。

【００５２】したがって、記録ピットの再生信号ＲＦの
タイミングの前後で発生したサンプリングクロックでサ
ンプリングして得たサンプル値ＦＬ１，ＦＬ２，…，Ｆ
Ｒ１，ＦＲ２，…のレベルの差分を算出することで、デ
ータ記録時のサンプリングクロックとデータ再生時のサ
ンプリングクロックの位相誤差を判定することができ
る。

【００５３】そこで、本実施例では、まず、図８（ａ）
〜（ｅ）に示すように、プリアンブル信号を検出してい
る期間で、サンプリングクロックを遅延する時間を順次
変化し、おのおのの遅延時間に対する上述したサンプル
値ＦＬ１，ＦＬ２，…，ＦＲ１，ＦＲ２，…のレベルの
差分を算出する。

【００５４】ここで、例えば、図９に示したように、横
軸に遅延時間をとり、縦軸に差分データδをとったグラ
フを考え、このグラフに実際に検出した遅延時間と差分
データδの関係をプロットし、それらのプロット点を通
る近似直線ＬＬを形成する。

【００５５】そして、この近似直線ＬＬが横軸と交差す
る点を考えると、この点の横軸の値が、差分データδが
０になる遅延時間、すなわち、データ再生時のサンプリ
ングクロックとデータ記録時のサンプリングクロックの
位相差を０にする遅延時間に等しい。

【００５６】このように、プリアンブル信号を検出して
いる期間でサンプリングクロックの遅延時間を順次変更
して、それぞれ、記録ピットの再生信号ＲＦのタイミン
グの前後で発生したサンプリングクロックでサンプリン
グして得たサンプル値ＦＬ１，ＦＬ２，…，ＦＲ１，Ｆ
Ｒ２，…のレベルの差分を形成し、それらの遅延時間と
差分データに基づき直線近似演算を実行し、さらに、そ
の演算結果に基づき差分データが０に一致するときの遅
延時間を算出することで、サンプリングクロックの位相
微調整値を得ることができる。

【００５７】図１０は、本発明の一実施例にかかる位相
制御装置を示している。

【００５８】図において、光ピックアップ装置（図示
略）より得られる再生信号ＲＦは、二値化回路１０およ
びアナログ／デジタル変換器１１に加えられている。

【００５９】二値化回路１０は、再生信号ＲＦを二値化
して再生パルス信号ＤＰに変換するものであり、その再
生パルス信号ＤＰは、同期信号抽出部１２に加えられて
いる。

【００６０】同期検出抽出部１２は、再生パルス信号Ｄ
Ｐに基づいてセクタマークＳＭやクロックマークなどの
同期信号を検出するためのものであり、その検出モード
はタイミング発生部１３により設定され、検出結果はタ
イミング発生部１３に通知されるとともに、クロックマ
ークを検出したとき、そのクロックマークの信号ＣＭ
は、ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回
路１４に加えられる。

【００６１】ＰＬＬ回路１４は、所定周波数のサンプリ
ングクロックＳＰを発生するとともに、そのサンプリン
グクロックＳＰの位相を、入力した信号ＣＭに同期する
ものであり、そのサンプリングクロックＳＰは、書込制
御部１５に加えられるとともに、可変遅延線１６を介し
て所定量遅延された状態で、サンプリングクロックＳＰ
ａとしてアナログ／デジタル変換器１１に加えられてい
る。

【００６２】アナログ／デジタル変換器１１は、サンプ
リングクロックＳＰａが加えられるタイミングで入力さ
れる再生信号ＲＦをサンプリングし、その値を所定のデ
ジタル再生データＤＦに変換するものであり、そのデジ
タル再生データＤＦは、復調器１７に加えられるととも
に、差分検出部１８に加えられている。

【００６３】差分検出部１８は、タイミング発生部１３
より指定されたタイミングで、記録ピットの再生信号Ｒ
Ｆのタイミングの前後で発生したサンプリングクロック
ＳＰａでサンプリングして得たデジタル再生データＤＦ
の差分を順次算出するものであり、それによって得られ
た差分データＤｄは、直線近似計算部１９に加えられ
る。

【００６４】直線近似計算部１９は、差分データＤｄに
基づいて、上述した近似直線ＬＬを算出するものであ
り、その演算結果は、ゼロ位相遅延量計算部２０に加え
られている。

【００６５】ゼロ位相遅延量計算部２０は、直線近似計
算部１９の計算結果に基づいて、差分データＤｄの値が
０になる遅延量を計算するものであり、その計算結果
は、ゼロ位相遅延量指令値Ｄｚとして切換器２１の一方
の入力端に加えられている。

【００６６】遅延量発生部２２は、可変遅延線１６の遅
延量を指定する遅延量指令値Ｄｘを発生するとともに、
タイミング発生部１３の指令により、遅延量指令値Ｄｘ
の値を適宜に変更するものであり、その遅延量指令値Ｄ
ｘは、切換器２１の他方の入力端に加えられている。

【００６７】切換器２１は、タイミング発生部１３の指
令により、ゼロ位相遅延量指令値Ｄｚまたは遅延量指令
値Ｄｘのいずれか一方を選択するものであり、その選択
されたゼロ位相遅延量指令値Ｄｚまたは遅延量指令値Ｄ
ｘは、可変遅延線１６の遅延量指令値入力端に加えられ
ている。

【００６８】また、書込制御部１５は、サンプリングク
ロックＳＰに同期して、記録データＷＤの内容に基づ
き、光ピックアップ装置の光源である半導体レーザ素子
２３を駆動するものであり、復調器１７は、デジタル再
生データＤＦに基づいて、読出データＲＤを形成するも
のである。

【００６９】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、同期信号抽出
部１２をセクタマークＳＭの検出状態に設定する。

【００７０】これにより、光ピックアップ装置がセクタ
マークＳＭを読み取ると、セクタマークＳＭのデータパ
ターンが、二値化回路１０より出力される再生パルス信
号ＤＰにあらわれ、それにより、同期信号抽出部１２が
セクタマークＳＭを検出し、セクタマークＳＭを検出し
た旨をあらわす検出信号が同期信号抽出部１２からタイ
ミング発生部１３に出力される。

【００７１】それにより、タイミング発生部１３は、セ
クタマークＳＭの検出タイミングから、次のサーボエリ
アＳＢＡのピットＰＣの検出タイミングを想定し、その
想定タイミングで検出ウィンドを同期信号抽出部１２に
出力して、クロックマーク（ピットＰＣ）の検出動作を
行なわせる。同期信号抽出部１２がクロックマークを検
出できなければ、再度セクタマークＳＭの検出に戻り、
同様にして、同期信号抽出部１２にクロックマークを検
出させる。

【００７２】同期信号抽出部１２がクロックマークを検
出できると、それから、同期信号抽出部１２にクロック
マーク信号ＣＭの出力を指定する。

【００７３】これにより、それ以降では、同期信号抽出
部１２がクロックマークを検出すると、そのタイミング
でクロックマーク信号ＣＭがＰＬＬ回路１４に出力さ
れ、この動作が繰り返されて、サンプリングクロックＳ
Ｐのクロックマーク信号ＣＭに対する位相同期の引き込
みが完了する。

【００７４】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、図１１に示すように、プリアンブル信号
の検出開始タイミングからプリアンブル信号の読み取り
期間Ｔ１の間、切換器２１により遅延量指令値Ｄｘを選
択させるとともに、プリアンブル信号の記録ピットのタ
イミングで、遅延量発生部２２から発生させる遅延量指
令値Ｄｘを順次変化させる。それとともに、タイミング
発生部１３は、差分検出部１８の動作を開始させる。

【００７５】それによって、サンプリングクロックＳＰ
の遅延量が順次変化するとともに、それぞれの遅延時間
に対して、記録ピットの再生信号ＲＦのタイミングの前
後で発生したサンプリングクロックＳＰａでサンプリン
グして得たデジタル再生データＤＦの差分が差分検出部
１８によって演算され、その差分データＤｄが順次直線
近似計算部１９に出力される。

【００７６】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分データＤｄは、上述し
たように、直線近似計算部１９での近似直線ＬＬの演算
に使用され、その演算結果を用いて、ゼロ位相遅延量計
算部２０がゼロ位相遅延量を算出する。これらの直線近
似計算部１９およびゼロ位相遅延量計算部２０の計算
は、少なくとも、次のサーボエリアＳＢＡの読み取りに
要する期間Ｔ２の間に終了する。

【００７７】この期間Ｔ２を経過すると、タイミング発
生部１３は、切換器２１にゼロ位相遅延量計算部２０か
ら出力されるゼロ位相遅延量指令値Ｄｚを選択させ、次
のデータエリアＤＴＡ以降、そのセクタが終了するまで
の期間Ｔ３では、その状態を保持する。

【００７８】これにより、ゼロ位相遅延量計算部２０で
計算されたゼロ位相遅延量に対応したゼロ位相遅延量指
令値Ｄｚが、可変遅延線１６に加えられるので、可変遅
延線１６から出力されるサンプリングクロックＳＰａ
は、サンプリングクロックＳＰをゼロ位相遅延量だけ遅
延したものとなる。

【００７９】それにより、ユーザデータエリアＵＤＴを
読み取るときの再生信号ＲＦは、データ記録時のサンプ
リングクロックと同一タイミングのサンプリングクロッ
クＳＰａでサンプリングされ、デジタル再生データＤＦ
として復調器１７に加えられるので、復調器１７は、適
切にデータ復調を行なうことができ、再生デジタルデー
タＲＤが適切に形成される。

【００８０】このようにして、本実施例では、クロック
マークで位相同期されたサンプリングクロックＳＰを、
さらに、可変遅延線１６によって位相微調整し、データ
記録時のサンプリングクロックに完全に位相同期したサ
ンプリングクロックＳＰａを形成し、このサンプリング
クロックＳＰａによりアナログ／デジタル変換器１１の
サンプリング動作を行なっているので、適切に再生デジ
タルデータＲＤが得られる。

【００８１】また、プリアンブル信号の記録ピットの再
生信号ＲＦのタイミングの前後で発生したサンプリング
クロックＳＰａでサンプリングして得た複数のデジタル
再生データＤＦの差分に基づいて、位相微調整する制御
量を算出しているので、光磁気ディスク１の欠陥などに
よってプリアンブル信号の記録ピットが欠落しているよ
うな状態でも、適切に制御量を算出することができる。

【００８２】さて、上述した実施例では、プリアンブル
信号を検出している期間でサンプリングクロックの遅延
時間を、１サンプリングクロック毎に順次変更している
が、所定サンプリングクロック数毎に、サンプリングク
ロックの遅延時間を変更し、同一の遅延時間のサンプリ
ングクロックを発生しているときに得られた差分データ
の平均値を用いるようにすることもできる。

【００８３】すなわち、図１２および図１３に示すよう
に、プリアンブル信号を検出している期間のうち、最初
の１バイトに相当する期間、サンプリングクロックの遅
延時間をＤ１に設定し、上述した実施例と同様に、サン
プル値ＦＬ１１，ＦＬ１２，…，ＦＲ１１，ＦＲ１２，
…のレベルの差分を算出してさらにその平均値を算出
し、次の１バイトに相当する期間、サンプリングクロッ
クの遅延時間をＤ２（>Ｄ１）に設定し、サンプル値Ｆ
Ｌ２１，ＦＬ２２，…，ＦＲ２１，ＦＲ２２，…のレベ
ルの差分を算出してさらにその平均値を算出し、さらに
次の１バイトに相当する期間、サンプリングクロックの
遅延時間をＤ３（>Ｄ２）に設定し、サンプル値ＦＬ３
１，ＦＬ３２，…，ＦＲ３１，ＦＲ３２，…のレベルの
差分を算出してさらにその平均値を算出し、それ以降、
プリアンブル信号の１バイトに相当する期間毎に、サン
プリングクロックを遅延する時間を順次変化し、おのお
のの遅延時間に対する上述したサンプル値ＦＬ１，ＦＬ
２，…，ＦＲ１，ＦＲ２，…のレベルの差分を算出して
その平均値を算出する。

【００８４】そして、それらの平均値を用いて、上述と
同様に、ゼロ位相となるサンプリングクロックの遅延時
間を算出することで、サンプリングクロックの位相微調
整値を得ることができる。

【００８５】図１４は、本発明の他の実施例にかかる位
相制御装置を示している。同図において、図１０と同一
部分および相当する部分には、同一符号を付している。

【００８６】同図において、平均値計算部２５は、プリ
アンブルの１バイトに相当する期間に差分検出部１８が
算出した複数個の差分データＤｄの平均値を算出するも
のであり、その計算結果は、差分平均値データＡＶとし
て直線近似計算部１９に加えられている。

【００８７】直線近似計算部１９は、差分平均値データ
ＡＶに基づいて、上述した近似直線ＬＬを算出するもの
であり、その演算結果は、ゼロ位相遅延量計算部２０に
加えられている。

【００８８】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、同期信号抽出
部１２をセクタマークＳＭの検出状態に設定する。

【００８９】これにより、光ピックアップ装置がセクタ
マークＳＭを読み取ると、セクタマークＳＭのデータパ
ターンが、二値化回路１０より出力される再生パルス信
号ＤＰにあらわれ、それにより、同期信号抽出部１２が
セクタマークＳＭを検出し、セクタマークＳＭを検出し
た旨をあらわす検出信号が同期信号抽出部１２からタイ
ミング発生部１３に出力される。

【００９０】それにより、タイミング発生部１３は、セ
クタマークＳＭの検出タイミングから、次のサーボエリ
アＳＢＡのピットＰＣの検出タイミングを想定し、その
想定タイミングで検出ウィンドを同期信号抽出部１２に
出力して、クロックマーク（ピットＰＣ）の検出動作を
行なわせる。同期信号抽出部１２がクロックマークを検
出できなければ、再度セクタマークＳＭの検出に戻り、
同様にして、同期信号抽出部１２にクロックマークを検
出させる。

【００９１】同期信号抽出部１２がクロックマークを検
出できると、それから、同期信号抽出部１２にクロック
マーク信号ＣＭの出力を指定する。

【００９２】これにより、それ以降では、同期信号抽出
部１２がクロックマークを検出すると、そのタイミング
でクロックマーク信号ＣＭがＰＬＬ回路１４に出力さ
れ、この動作が繰り返されて、サンプリングクロックＳ
Ｐのクロックマーク信号ＣＭに対する位相同期の引き込
みが完了する。

【００９３】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、プリアンブル信号の検出開始タイミング
からプリアンブル信号の読み取り期間Ｔ１（図１１参
照）の間、切換器２１により遅延量指令値Ｄｘを選択さ
せるとともに、プリアンブル信号の１バイトに相当する
期間が経過するタイミングで、遅延量発生部２２から発
生させる遅延量指令値Ｄｘを順次変化させる。

【００９４】それとともに、タイミング発生部１３は、
差分検出部１８の動作を開始させ、さらに、遅延量指令
値Ｄｘを変化させるタイミングで、平均値計算部２５の
計算周期を開始させる。

【００９５】それによって、サンプリングクロックＳＰ
の遅延量が、プリアンブル信号の１バイトに相当する期
間毎に順次変化するとともに、それぞれの遅延時間に対
して、記録ピットの再生信号ＲＦのタイミングの前後で
発生したサンプリングクロックＳＰａでサンプリングし
て得たデジタル再生データＤＦの差分が差分検出部１８
によって演算され、おのおのの遅延時間における差分デ
ータＤｄの平均値が平均値計算部２５により計算され、
差分平均値データＡＶが順次直線近似計算部１９に出力
される。

【００９６】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分平均値データＡＶは、
上述したように、直線近似計算部１９での近似直線ＬＬ
の演算に使用され、その演算結果を用いて、ゼロ位相遅
延量計算部２０がゼロ位相遅延量を算出する。これらの
直線近似計算部１９およびゼロ位相遅延量計算部２０の
計算は、少なくとも、次のサーボエリアＳＢＡの読み取
りに要する期間Ｔ２の間に終了する。

【００９７】この期間Ｔ２を経過すると、タイミング発
生部１３は、切換器２１にゼロ位相遅延量計算部２０か
ら出力されるゼロ位相遅延量指令値Ｄｚを選択させ、次
のデータエリアＤＴＡ以降、そのセクタが終了するまで
の期間Ｔ３では、その状態を保持する。

【００９８】これにより、上述した実施例と同様に、ゼ
ロ位相遅延量計算部２０で計算されたゼロ位相遅延量に
対応したゼロ位相遅延量指令値Ｄｚが、可変遅延線１６
に加えられるので、可変遅延線１６から出力されるサン
プリングクロックＳＰａは、サンプリングクロックＳＰ
をゼロ位相遅延量だけ遅延したものとなり、その結果、
復調器１７は、適切にデータ復調を行なうことができ、
再生デジタルデータＲＤが適切に形成される。

【００９９】このようにして、本実施例では、プリアン
ブル信号の１バイトに相当する期間で得られるサンプリ
ングクロックの数だけ同一遅延時間における差分データ
を形成して、その差分データの平均値を、その時のサン
プリングクロックの遅延時間で得られた差分データとし
て用いているので、媒体欠陥などでプリアンブル信号の
記録ピットが欠落しているような状態でも、差分データ
を得ることができ、制御量の信頼度がより向上する。

【０１００】さて、例えば、図１５（ａ）〜（ｅ）に示
したように、プリアンブル信号の記録領域に媒体欠陥Ｍ
Ｍを生じていて、プリアンブル信号の５番目の記録ピッ
トの再生信号ＲＦのサンプル値ＦＬ５に誤差が生じてい
る場合、図１６に示すように、この５番目の記録ピット
のサンプル値ＦＬ５とサンプル値ＦＲ５の差分データδ
５’が、他の差分データに比べて、格段に大きな値とな
る。

【０１０１】このために、この場合、上述した図１０の
実施例の方法により形成される近似直線は、図１６に示
した直線ＬＬ１’のようになり、この近似直線ＬＬ１’
を用いて算出されるゼロ位相遅延量には、媒体欠陥ＭＭ
がない場合に得られる差分データδ５を用いて形成され
る近似直線ＬＬ１に基づいて算出されるゼロ位相遅延量
に比べて誤差ＥＤを含む。

【０１０２】このように、プリアンブル信号の記録領域
に媒体欠陥ＭＭを生じていて、プリアンブル信号の記録
ピットの再生信号ＲＦのサンプル値に誤差が生じている
場合、上述した実施例の方法では、得られたゼロ位相遅
延量に誤差を生じることがある。

【０１０３】かかる事態を回避するには、例えば、サン
プル値の差分データの適正範囲を規定し（±δｔ）、近
似直線を算出するときには、この適正範囲を超えるよう
な差分データを用いないようにすればよい。

【０１０４】図１７は、本発明のさらに別な実施例にか
かる位相制御装置を示している。なお、同図において、
図１０と同一部分、および、相当する部分には、同一符
号を付している。

【０１０５】同図において、差分検出部１８は、タイミ
ング発生部１３より指定されたタイミングで、記録ピッ
トの再生信号ＲＦのタイミングの前後で発生したサンプ
リングクロックＳＰａでサンプリングして得たデジタル
再生データＤＦの差分を順次算出するものであり、それ
によって得られた差分データＤｄは、直線近似計算部１
９および差分判別部２８に加えられる。

【０１０６】差分判別部２８は、差分データＤｄが所定
の適正範囲に入っているかどうかを判別するものであ
り、差分データＤｄが所定の適正範囲に入っていると判
別したときには、判別信号ＳＳを直線近似計算部１９に
出力する。

【０１０７】直線近似計算部１９は、差分判別部２８か
ら判別信号ＳＳが出力されているときに入力した差分デ
ータＤｄに基づいて、上述した近似直線ＬＬを算出する
ものであり、その演算結果は、ゼロ位相遅延量計算部２
０に加えられている。

【０１０８】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、上述した実施
例と同様に、まず、同期信号抽出部１２にセクタマーク
ＳＭを検出させ、クロックマーク（ピットＰＣ）の検出
動作を行なわせ、サンプリングクロックＳＰのクロック
マーク信号ＣＭに対する位相同期の引き込み動作を行な
わせる。

【０１０９】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、プリアンブル信号の検出開始タイミング
からプリアンブル信号の読み取り期間Ｔ１の間、切換器
２１により遅延量指令値Ｄｘを選択させるとともに、プ
リアンブル信号の記録ピットのタイミングで、遅延量発
生部２２から発生させる遅延量指令値Ｄｘを順次変化さ
せる。それとともに、タイミング発生部１３は、差分検
出部１８および差分判別部２８の動作を開始させる。

【０１１０】それによって、サンプリングクロックＳＰ
の遅延量が順次変化するとともに、それぞれの遅延時間
に対して、記録ピットの再生信号ＲＦのタイミングの前
後で発生したサンプリングクロックＳＰａでサンプリン
グして得たデジタル再生データＤＦの差分が差分検出部
１８によって演算される。

【０１１１】そして、その差分データＤｄのうち、差分
判別部２８で適正範囲内の値であると判定されたもの
が、直線近似計算部１９に出力される。

【０１１２】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分データＤｄのうち、適
正範囲内のものが上述したように、直線近似計算部１９
での近似直線ＬＬの演算に使用され、その演算結果を用
いて、ゼロ位相遅延量計算部２０がゼロ位相遅延量を算
出する。これらの直線近似計算部１９およびゼロ位相遅
延量計算部２０の計算は、少なくとも、次のサーボエリ
アＳＢＡの読み取りに要する期間Ｔ２の間に終了する。

【０１１３】この期間Ｔ２を経過すると、タイミング発
生部１３は、切換器２１にゼロ位相遅延量計算部２０か
ら出力されるゼロ位相遅延量指令値Ｄｚを選択させ、次
のデータエリアＤＴＡ以降、そのセクタが終了するまで
の期間Ｔ３では、その状態を保持する。

【０１１４】これにより、ゼロ位相遅延量計算部２０で
計算されたゼロ位相遅延量に対応したゼロ位相遅延量指
令値Ｄｚが、可変遅延線１６に加えられるので、可変遅
延線１６から出力されるサンプリングクロックＳＰａ
は、サンプリングクロックＳＰをゼロ位相遅延量だけ遅
延したものとなる。

【０１１５】それにより、ユーザデータエリアＵＤＴを
読み取るときの再生信号ＲＦは、データ記録時のサンプ
リングクロックと同一タイミングのサンプリングクロッ
クＳＰａでサンプリングされ、デジタル再生データＤＦ
として復調器１７に加えられるので、復調器１７は、適
切にデータ復調を行なうことができ、再生デジタルデー
タＲＤが適切に形成される。

【０１１６】このようにして、本実施例では、クロック
マークで位相同期されたサンプリングクロックＳＰを、
さらに、可変遅延線１６によって位相微調整し、データ
記録時のサンプリングクロックに完全に位相同期したサ
ンプリングクロックＳＰａを形成し、このサンプリング
クロックＳＰａによりアナログ／デジタル変換器１１の
サンプリング動作を行なっているので、適切な再生デジ
タルデータＲＤを得ることができる。

【０１１７】また、差分判別部２８により、直線近似計
算部１９が計算に使用する差分データＤｄを所定の適正
範囲内の値のものに限定しているので、プリアンブル信
号の記録領域に欠陥が生じていて、再生データＤＦのサ
ンプル値に誤差（ノイズ）が含まれている場合でも、そ
のノイズの影響を受けずに、ゼロ位相遅延量を精度よく
算出することができる。

【０１１８】図１８は、本発明のさらに別な実施例にか
かる位相制御装置を示している。なお、同図において、
図１７と同一部分、および、相当する部分には、同一符
号を付している。

【０１１９】同図において、差分判別部２８から出力さ
れる判別信号ＳＳは、直線近似計算部１９、および、遅
延量発生部２２に加えられている。

【０１２０】遅延量発生部２２は、可変遅延線１６の遅
延量を指定する遅延量指令値Ｄｘを発生するとともに、
タイミング発生部１３の指令により遅延量指令値Ｄｘの
値を変更するモードが設定された場合には、判別信号Ｓ
Ｓが加えられていることを条件に、遅延量指令値Ｄｘを
次の値に変更する。この遅延量指令値Ｄｘは、切換器２
１の他方の入力端に加えられている。

【０１２１】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、上述した実施
例と同様に、まず、同期信号抽出部１２にセクタマーク
ＳＭを検出させ、クロックマーク（ピットＰＣ）の検出
動作を行なわせ、サンプリングクロックＳＰのクロック
マーク信号ＣＭに対する位相同期の引き込み動作を行な
わせる。

【０１２２】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、プリアンブル信号の検出開始タイミング
からプリアンブル信号の読み取り期間Ｔ１の間、切換器
２１により遅延量指令値Ｄｘを選択させるとともに、プ
リアンブル信号の記録ピットのタイミングで、遅延量発
生部２２に遅延量指令値Ｄｘの切換を指令する。それと
ともに、タイミング発生部１３は、差分検出部１８およ
び差分判別部２８の動作を開始させる。

【０１２３】それによって、遅延量発生部２２によりサ
ンプリングクロックＳＰの遅延量が設定されるととも
に、それぞれの遅延時間に対して、記録ピットの再生信
号ＲＦのタイミングの前後で発生したサンプリングクロ
ックＳＰａでサンプリングして得たデジタル再生データ
ＤＦの差分が差分検出部１８によって演算される。

【０１２４】そして、その差分データＤｄのうち、差分
判別部２８で適正範囲内の値であると判定されたもの
が、直線近似計算部１９に出力されるとともに、その適
正範囲内の値の差分データＤｄが得られた次のタイミン
グで、遅延量発生部２２が設定するサンプリングクロッ
クＳＰの遅延量が順次変化される。

【０１２５】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分データＤｄのうち、適
正範囲内のものが直線近似計算部１９での近似直線ＬＬ
の演算に使用され、その演算結果を用いて、ゼロ位相遅
延量計算部２０がゼロ位相遅延量を算出する。これらの
直線近似計算部１９およびゼロ位相遅延量計算部２０の
計算は、少なくとも、次のサーボエリアＳＢＡの読み取
りに要する期間Ｔ２の間に終了する。

【０１２６】この期間Ｔ２を経過すると、タイミング発
生部１３は、切換器２１にゼロ位相遅延量計算部２０か
ら出力されるゼロ位相遅延量指令値Ｄｚを選択させ、次
のデータエリアＤＴＡ以降、そのセクタが終了するまで
の期間Ｔ３では、その状態を保持する。

【０１２７】これにより、ゼロ位相遅延量計算部２０で
計算されたゼロ位相遅延量に対応したゼロ位相遅延量指
令値Ｄｚが、可変遅延線１６に加えられるので、可変遅
延線１６から出力されるサンプリングクロックＳＰａ
は、サンプリングクロックＳＰをゼロ位相遅延量だけ遅
延したものとなる。

【０１２８】それにより、ユーザデータエリアＵＤＴを
読み取るときの再生信号ＲＦは、データ記録時のサンプ
リングクロックと同一タイミングのサンプリングクロッ
クＳＰａでサンプリングされ、デジタル再生データＤＦ
として復調器１７に加えられるので、復調器１７は、適
切にデータ復調を行なうことができ、再生デジタルデー
タＲＤが適切に形成される。

【０１２９】このようにして、本実施例では、差分判別
部２８で適正範囲内であると判別された差分データＤｄ
が得られているときには、連続してサンプリングクロッ
クＳＰの遅延量が変化するとともに、それ以外の場合に
は、サンプリングクロックＳＰの遅延量が変化しないの
で、曲線近似計算部１９が計算に必要とする全てのサン
プルデータを得ることができ、より精度のよい近似直線
を算出することができるので、ゼロ位相遅延量の精度が
より向上する。

【０１３０】図１９は、本発明のさらに別の実施例にか
かる位相制御装置を示している。なお、同図において、
図１４および図１７と同一部分には、同一符号を付して
いる。

【０１３１】同図において、差分判別部２８から出力さ
れる判別信号ＳＳは、平均値計算部２５に加えられてい
る。

【０１３２】平均値計算部２５は、差分判別部２８から
判別信号ＳＳが加えられていることを条件に、プリアン
ブルの１バイトに相当する期間に差分検出部１８が算出
した複数個の差分データＤｄの平均値を算出するもので
あり、その計算結果は、差分平均値データＡＶとして直
線近似計算部１９に加えられている。

【０１３３】したがって、この実施例では、平均値計算
部２５が差分平均値データＡＶを計算するときに使用す
る差分データＤｄは、差分判別部２８により所定の適正
範囲内の値であると判定されたものが用いられるので、
差分平均値データＡＶの精度が向上し、その結果、より
精度のよいゼロ位相遅延量を得ることができる。

【０１３４】ところで、上述した実施例では、差分デー
タＤｄの値を直接調べて、適正範囲内にある差分データ
Ｄｄを抽出することにより、直線近似計算部１９が計算
する近似直線の精度を向上するようにしているが、この
近似直線の精度を向上する方法は、これに限らない。

【０１３５】図２０は、本発明のさらに別な実施例にか
かる位相制御装置を示している。なお、同図において、
図１４と同一部分、および、相当する部分には、同一符
号を付している。

【０１３６】この実施例では、再生データＤＦにあらわ
れるプリアンブル信号パターンを検出する動作を行い、
プリアンブル信号パターンを検出できると、その時点で
検出しているプリアンブル信号の記録領域に媒体欠陥な
どがなく、適切に再生データＤＦが得られていると判定
している。

【０１３７】同図において、パターン検出部３０は、ア
ナログ／デジタル変換部１１から出力されている再生デ
ータＤＦにあらわれるプリアンブル信号パターンを検出
するものであり、プリアンブル信号パターンを検出する
と、検出信号ＳＺを直線近似計算部１９に出力する。

【０１３８】直線近似計算部１９は、パターン検出部３
０から検出されている状態で、平均値計算部２５から出
力される差分平均値データＡＶを入力し、上述した近似
直線ＬＬを演算し、その演算結果をゼロ位相遅延量計算
部２０に出力している。

【０１３９】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、同期信号抽出
部１２をセクタマークＳＭの検出状態に設定する。

【０１４０】これにより、上述した実施例と同様に、セ
クタマークＳＭが検出され、クロックマークの検出が行
われ、ＰＬＬ回路１４により、サンプリングクロックＳ
Ｐのクロックマーク信号ＣＭに対する位相同期の引き込
みが完了する。

【０１４１】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、プリアンブル信号の検出開始タイミング
からプリアンブル信号の読み取り期間Ｔ１の間、切換器
２１により遅延量指令値Ｄｘを選択させるとともに、プ
リアンブル信号の１バイトに相当する期間が経過するタ
イミングで、遅延量発生部２２から発生させる遅延量指
令値Ｄｘを順次変化させる。

【０１４２】それとともに、タイミング発生部１３は、
差分検出部１８およびパターン検出部３０の動作を開始
させ、さらに、遅延量指令値Ｄｘを変化させるタイミン
グで、平均値計算部２５の計算周期を開始させる。

【０１４３】それによって、サンプリングクロックＳＰ
の遅延量が、プリアンブル信号の１バイトに相当する期
間毎に順次変化するとともに、それぞれの遅延時間に対
して、記録ピットの再生信号ＲＦのタイミングの前後で
発生したサンプリングクロックＳＰａでサンプリングし
て得たデジタル再生データＤＦの差分が差分検出部１８
によって演算され、再生データＤＦにあらわれたおのお
のの遅延時間における差分データＤｄの平均値が平均値
計算部２５により計算され、差分平均値データＡＶが順
次直線近似計算部１９に出力される。

【０１４４】また、パターン検出部３０は、再生データ
ＤＦにあらわれるプリアンブル信号パターンを検出する
と検出信号ＳＺを直線近似計算部１９に出力し、それに
より、直線近似計算部１９は、検出信号ＳＺが加えられ
ている状態で、差分平均値データＡＶを入力して近似直
線ＬＬの演算を実行する。

【０１４５】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分平均値データＡＶは、
その値が適正値であると判断されるもののみが直線近似
計算部１９での近似直線ＬＬの演算に使用され、その演
算結果を用いて、ゼロ位相遅延量計算部２０がゼロ位相
遅延量を算出する。これらの直線近似計算部１９および
ゼロ位相遅延量計算部２０の計算は、少なくとも、次の
サーボエリアＳＢＡの読み取りに要する期間Ｔ２の間に
終了する。

【０１４６】この期間Ｔ２を経過すると、タイミング発
生部１３は、切換器２１にゼロ位相遅延量計算部２０か
ら出力されるゼロ位相遅延量指令値Ｄｚを選択させ、次
のデータエリアＤＴＡ以降、そのセクタが終了するまで
の期間Ｔ３では、その状態を保持する。

【０１４７】これにより、上述した実施例と同様に、ゼ
ロ位相遅延量計算部２０で計算されたゼロ位相遅延量に
対応したゼロ位相遅延量指令値Ｄｚが、可変遅延線１６
に加えられるので、可変遅延線１６から出力されるサン
プリングクロックＳＰａは、サンプリングクロックＳＰ
をゼロ位相遅延量だけ遅延したものとなり、その結果、
復調器１７は、適切にデータ復調を行なうことができ、
再生デジタルデータＲＤが適切に形成される。

【０１４８】また、本実施例では、再生データＤＦのプ
リアンブル信号パターンを正常に検出できる程度に記録
媒体の状態が良好な場合、すなわち、平均値計算部２５
から出力される差分平均値データＡＶの値が正常値であ
ると判断できる場合のみ、差分平均値データＡＶを直線
近似計算部１９に入力させ、それらの差分平均値データ
ＡＶを用いて近似直線ＬＬを演算させているので、近似
直線ＬＬの精度が向上し、その結果、サンプリングクロ
ックの遅延時間の制御量の信頼度がより向上する。

【０１４９】ところで、上述した実施例では、再生デー
タＤＦにあらわれるプリアンブル信号パターンを検出す
る動作を行い、プリアンブル信号パターンを検出できる
と、その時点で検出しているプリアンブル信号の記録領
域に媒体欠陥などがなく、適切に再生データＤＦが得ら
れていると判定しているが、二値化データＤＰにあらわ
れるプリアンブル信号パターンを検出する動作を行った
場合でも、同様な判定動作を行なうことができる。

【０１５０】図２１は、本発明のさらに別な実施例にか
かる位相制御装置を示している。なお、同図において、
図２０と同一部分、および、相当する部分には、同一符
号を付している。

【０１５１】同図において、パターン検出部３１は、二
値化回路１０から出力されている二値化データＤＰにあ
らわれるプリアンブル信号パターンを検出するものであ
り、プリアンブル信号パターンを検出すると、検出信号
ＳＺを直線近似計算部１９に出力する。

【０１５２】直線近似計算部１９は、パターン検出部３
０から検出されている状態で、平均値計算部２５から出
力される差分平均値データＡＶを入力し、上述した近似
直線ＬＬを演算し、その演算結果をゼロ位相遅延量計算
部２０に出力している。

【０１５３】したがって、この実施例でも、上述した実
施例と同様に、復調器１７が適切にデータ復調を行なう
ことができるとともに、サンプリングクロックの遅延時
間の制御量の信頼度が向上する。

【０１５４】図２２は、本発明のまたさらに他の実施例
にかかる位相制御装置を示している。なお、同図におい
て、図２０と同一部分、および、相当する部分には、同
一符号を付している。

【０１５５】同図において、パターン検出部３０は、ア
ナログ／デジタル変換部１１から出力されている再生デ
ータＤＦにあらわれるプリアンブル信号パターンを検出
するものであり、プリアンブル信号パターンを検出する
と、検出信号ＳＺを直線近似計算部１９、および、遅延
量発生部２２に加えられている。

【０１５６】直線近似計算部１９は、パターン検出部３
０から検出されている状態で、平均値計算部２５から出
力される差分平均値データＡＶを入力し、上述した近似
直線ＬＬを演算し、その演算結果をゼロ位相遅延量計算
部２０に出力している。

【０１５７】遅延量発生部２２は、可変遅延線１６の遅
延量を指定する遅延量指令値Ｄｘを発生するとともに、
タイミング発生部１３の指令により遅延量指令値Ｄｘの
値を変更するモードが設定された場合には、検出信号Ｓ
Ｚが加えられていることを条件に、プリアンブル信号の
１バイトに相当する期間毎に遅延量指令値Ｄｘを次の値
に変更する。この遅延量指令値Ｄｘは、切換器２１の他
方の入力端に加えられている。

【０１５８】以上の構成で、セクタデータの読み出しを
開始するとき、タイミング発生部１３は、上述した実施
例と同様に、まず、同期信号抽出部１２にセクタマーク
ＳＭを検出させ、クロックマーク（ピットＰＣ）の検出
動作を行なわせ、サンプリングクロックＳＰのクロック
マーク信号ＣＭに対する位相同期の引き込み動作を行な
わせる。

【０１５９】このようにして、サンプリングクロックＳ
Ｐがクロックマークに位相同期した状態で、タイミング
発生部１３は、プリアンブル信号の検出開始タイミング
からプリアンブル信号の読み取り期間Ｔ１の間、切換器
２１により遅延量指令値Ｄｘを選択させるとともに、プ
リアンブル信号の１バイトに相当する期間が経過するタ
イミングで、遅延量発生部２２から発生させる遅延量指
令値Ｄｘを順次変化させる。

【０１６０】それとともに、タイミング発生部１３は、
差分検出部１８およびパターン検出部３０の動作を開始
させ、さらに、遅延量指令値Ｄｘを変化させるタイミン
グで、平均値計算部２５の計算周期を開始させる。

【０１６１】それによって、サンプリングクロックＳＰ
の遅延量が、プリアンブル信号の１バイトに相当する期
間毎に順次変化するとともに、それぞれの遅延時間に対
して、記録ピットの再生信号ＲＦのタイミングの前後で
発生したサンプリングクロックＳＰａでサンプリングし
て得たデジタル再生データＤＦの差分が差分検出部１８
によって演算され、再生データＤＦにあらわれたおのお
のの遅延時間における差分データＤｄの平均値が平均値
計算部２５により計算され、差分平均値データＡＶが順
次直線近似計算部１９に出力される。

【０１６２】また、パターン検出部３０は、再生データ
ＤＦにあらわれるプリアンブル信号パターンを検出する
と検出信号ＳＺを直線近似計算部１９に出力し、それに
より、直線近似計算部１９は、検出信号ＳＺが加えられ
ている状態で、差分平均値データＡＶを入力して近似直
線ＬＬの演算を実行する。それとともに、パターン検出
部３０から検出信号ＳＺが出力された次のプリアンブル
信号の１バイトに相当する期間毎に、遅延量発生部２２
が設定するサンプリングクロックＳＰの遅延量が順次変
化される。

【０１６３】このようにして、プリアンブル信号の読み
取り期間Ｔ１の間で得られた差分平均値データＡＶは、
その値が適正値であると判断されるもののみが直線近似
計算部１９での近似直線ＬＬの演算に使用され、その演
算結果を用いて、ゼロ位相遅延量計算部２０がゼロ位相
遅延量を算出する。これらの直線近似計算部１９および
ゼロ位相遅延量計算部２０の計算は、少なくとも、次の
サーボエリアＳＢＡの読み取りに要する期間Ｔ２の間に
終了する。

【０１６４】このようにして、本実施例では、パターン
検出部３０が、プリアンブル信号パターンを検出してい
るときには、プリアンブル信号の１バイトに相当する期
間毎に、連続してサンプリングクロックＳＰの遅延量が
変化するとともに、それ以外の場合には、サンプリング
クロックＳＰの遅延量が変化しないので、曲線近似計算
部１９が計算に必要とする全てのサンプルデータを得る
ことができ、より精度のよい近似直線を算出することが
できるので、ゼロ位相遅延量の精度がより向上する。

【０１６５】図２３は、本発明のまたさらに別な実施例
にかかる位相制御装置を示している。なお、同図におい
て、図２１と同一部分、および、相当する部分には、同
一符号を付している。

【０１６６】同図において、パターン検出部３１は、二
値化回路１０から出力されている二値化データＤＰにあ
らわれるプリアンブル信号パターンを検出するものであ
り、プリアンブル信号パターンを検出すると、検出信号
ＳＺを直線近似計算部１９に出力する。

【０１６７】直線近似計算部１９は、パターン検出部３
１から検出されている状態で、平均値計算部２５から出
力される差分平均値データＡＶを入力し、上述した近似
直線ＬＬを演算し、その演算結果をゼロ位相遅延量計算
部２０に出力している。

【０１６８】遅延量発生部２２は、可変遅延線１６の遅
延量を指定する遅延量指令値Ｄｘを発生するとともに、
タイミング発生部１３の指令により遅延量指令値Ｄｘの
値を変更するモードが設定された場合には、検出信号Ｓ
Ｚが加えられていることを条件に、プリアンブル信号の
１バイトに相当する期間毎に遅延量指令値Ｄｘを次の値
に変更する。この遅延量指令値Ｄｘは、切換器２１の他
方の入力端に加えられている。

【０１６９】したがって、本実施例では、パターン検出
部３１が、プリアンブル信号パターンを検出していると
きには、プリアンブル信号の１バイトに相当する期間毎
に、連続してサンプリングクロックＳＰの遅延量が変化
するとともに、それ以外の場合には、サンプリングクロ
ックＳＰの遅延量が変化しないので、曲線近似計算部１
９が計算に必要とする全てのサンプルデータを得ること
ができ、より精度のよい近似直線を算出することができ
るので、ゼロ位相遅延量の精度がより向上する。

【０１７０】ところで、上述した実施例では、光磁気デ
ィスクの記録トラックが同心円状に形成されている場合
について説明したが、記録トラックが螺旋状に形成され
ている場合にも、本発明を同様にして適用することがで
きる。

【０１７１】また、上述した実施例では、光磁気ディス
クを角速度一定で回転駆動する場合について説明した
が、アクセスしている光磁気ディスクの半径方向の位置
に応じて角速度を切り換えるような駆動方式を用いる場
合にも、本発明を同様にして適用できる。

【０１７２】また、図２４は、本発明のさらに他の実施
例に係る記録再生タイミング発生回路のブロック構成図
を示したものである。同図において、図３３と同一符号
は同一または相当部分を示している。図２４において、
１０９ａはカウントデータをデコードし、決まったピッ
ト位置でタイミング信号としてウィンドウ信号Ｓ３、フ
ィードバック信号Ｓ５及びレジスタにＡ／Ｄ変換後の再
生信号Ｓ１の値を記憶させるためのサンプリングタイミ
ング信号（以下ＳＴ信号という）Ｓ６を出力するデコー
ダである。

【０１７３】１１０はパルス信号Ｓ２を遅延させる可変
遅延線であり、この可変遅延線１１０の遅延量は後述す
るＣＰＵからの遅延データＤ１により変化する。１１１
は図２５に示す再生信号Ｓ１のうち、図２５に示す記録
再生クロックＳ４のうちのクロックピットの直前、直後
に位置するそれぞれのクロックＣ１，Ｃ３によりＡ／Ｄ
変換される再生信号レベルＦ１，Ｆ３のＡ／Ｄ変換後の
値の差分を演算する差分演算回路である。

【０１７４】この差分演算回路１１１において、１１２
はデコーダ９ａから出力されたＳＴ信号Ｓ６ａに基づ
き、図２５に示すクロックピットの直前のクロックＣ１
によりＡ／Ｄ変換された再生信号レベルＦ１のＡ／Ｄ変
換後のデータをラッチするレジスタである。１１３はＳ
Ｔ信号Ｓ６ｂに基づき、クロックピットの直後のクロッ
クＣ３によりＡ／Ｄ変換された再生信号レベルＦ３に対
応するＡ／Ｄ変換後のデータをラッチするレジスタであ
る。なお、Ｃ２はクロックピットのピークの再生信号レ
ベルＦ２をＡ／Ｄ変換するためのクロックである。

【０１７５】１１４は２つのレジスタ１２，１３にラッ
チされるデータの差分演算を行い、差分データＤ２（＝
Ｆ１−Ｆ２）をＣＰＵに出力する差分演算器である。１
１５は差分演算器１１４からの差分データＤ２に基づ
き、その差分データＤ２が零になるように、可変遅延線
１１０に入力する遅延データＤ１を修正するＣＰＵであ
る。

【０１７６】次に、このように構成された記録再生タイ
ミング発生装置の記録再生クロックの位相補正動作につ
いて説明する。

【０１７７】情報の記録再生を行う前に、光ピックアッ
プ装置によりウォブルピット及びクロックピットの再生
を行う。光ピックアップ装置により再生された再生信号
Ｓ１は、Ａ／Ｄ変換器１とパルス化回路１０２に入力さ
れる。そして、図２５に示すような再生信号Ｓ１のう
ち、クロックピット再生信号Ｓ１ａは、図２５に示すよ
うに入力されたクロックピット再生信号Ｓ１ａのピーク
位置からＴ１だけ遅延したパルス信号Ｓ２となる。

【０１７８】このパルス信号Ｓ２はＰＬＬ回路１０３に
入力され、ＣＰＵ１１５から入力される遅延データＤ１
に従ってパルス信号Ｓ２を遅延させる可変遅延線１１２
を通り、図２５に示すようなクロックピット再生信号Ｓ
１ａのピーク位置からＴ１＋Ｄ１だけ遅延した遅延パル
ス信号Ｓ２ａとなる。

【０１７９】この遅延パルス信号Ｓ２ａは、ＡＮＤ回路
１０４に入力され、ウィンドウ信号Ｓ３によりＰＤ１０
５に出力される。ＰＤ１０５では、この遅延パルス信号
Ｓ２ａと、フィードバック信号Ｓ５として入力されるＶ
ＣＯ１０７が発生するクロックとの位相を比較し、位相
差を検出して、検出された位相差を表わす位相差信号を
フィルタ１０６に出力する。

【０１８０】フィルタ１０６では、その位相差信号に基
づいた電圧信号をＶＣＯ１０７に出力する。ＶＣＯ１０
７では、それまで発生していたクロックの位相をこの電
圧信号に基づき遅延パルス信号Ｓ２ａの位相と同一位相
となるよう修正し、記録記録再生クロックＳ４を発生す
る。ここで、このＶＣＯ１０７から発生した記録記録再
生クロックＳ４は、更にＴ２だけ遅延してカウンタ１０
８、Ａ／Ｄ変換器１及び図示しない復調回路、トラック
信号検出回路等へ入力される。

【０１８１】カウンタ１０８では、入力されたクロック
をカウントしてカウントデータを発生し、このカウント
データをデコーダ１０９に出力する。デコーダ１０９で
はこのカウントデータをデコードし、決まったタイミン
グでフィードバック信号をＰＤ５に、ウィンドウ信号Ｓ
３をＡＮＤ回路４に、ＳＴ信号Ｓ６ａ，Ｓ６ｂをレジス
タ１１２，１１３にそれぞれ出力する。

【０１８２】一方、Ａ／Ｄ変換器１０１に入力されＡ／
Ｄ変換された再生信号Ｓ１のうち、図２５に示すクロッ
クピットの直前のクロックＣ１によりＡ／Ｄ変換された
再生信号レベルＦ１のＡ／Ｄ変換後のデータと、クロッ
クピットの直後のクロックＣ３によりＡ／Ｄ変換された
再生信号レベルＦ３のＡ／Ｄ変換後のデータは、デコー
ダ９からのＳＴ信号Ｓ６ａ，Ｓ６ｂによりレジスタ１１
２，１１３にラッチされる。なお、ここで再生信号をＡ
／Ｄ変換するための各クロックＣ１〜Ｃ３は、記録再生
タイミング発生装置の有する遅延分を予め考慮して、遅
延がない場合に使用するクロックよりも１クロック分ず
らしたクロックとする。

【０１８３】ここで、この再生信号をＡ／Ｄ変換するた
めのクロックＣ１〜Ｃ３がクロックピット再生信号Ｓ１
ａのピーク位置に対して遅れ側の位相差を持つ場合に
は、クロックピットの直前直後のクロックＣ１，Ｃ３に
おける再生信号レベルＦ１，Ｆ３と、記録記録再生クロ
ックＳ４との関係は、図２６（ａ）のようになる。この
場合、クロックピットの直前のクロックＣ１における再
生信号レベルＦ１と、クロックピットの直後のクロック
Ｃ３における再生信号レベルＦ３とは等しくならず、Ｆ
１＜Ｆ３となる。

【０１８４】また、このクロックＣ１〜Ｃ３と、クロッ
クピット再生信号Ｓ１ａのピーク位置との位相が一致し
た場合は、図２６（ｂ）のようになり、Ｆ１＝Ｆ３とな
る。さらに、クロックＣ１〜Ｃ３がクロックピット再生
信号Ｓ１ａのピーク位置に対して進みの側の位相差を持
つ場合は、図２６（ｃ）のようになり、Ｆ１＞Ｆ３とな
る。

【０１８５】このように、Ａ／Ｄ変換するためのクロッ
クＣ１〜Ｃ３とクロックピット再生信号Ｓ１ａのピーク
位置再生信号Ｓ１との位相差がある場合、即ち記録記録
再生クロックＳ４と再生信号Ｓ１との位相差がある場合
には、Ｆ１とＦ３とが同じ値とならない。

【０１８６】そこで、ＣＰＵ１１５は差分演算器１１４
において求められるラッチされたデータの差分に対応す
る差分データＤ２が零となるような、即ちＦ１＝Ｆ３と
なるような遅延データＤ１の値を図２７に示すフローチ
ャートに従って求める。

【０１８７】まず、ＣＰＵ１１５は図２５に示す記録記
録再生クロックＳ４の１クロック分の時間Ｔよりも短い
所定の遅延データＤ１ａを可変遅延線１１０に入力する
（処理１３０）。この時の可変遅延線１１０の遅延量を
Ｇ１とし、図２６（ｂ）のように差分データＤ２が零、
即ちＦ１＝Ｆ３となる遅延データＤ１をＤ１ｂ、遅延量
をＧ２とする。

【０１８８】ここで、例えば図２８に示すようにＧ２＞
Ｇ１とすると、この所定の遅延データＤ１ａでは記録記
録再生クロックＳ４の遅延量が少ないため、記録記録再
生クロックＳ４がパルス信号Ｓ２に対して進みの側の位
相差を持つことになり、この状態でＦ１とＦ３との大き
さの比較すると（判断１３１）、図２６（ｃ）のように
Ｆ１＞Ｆ３となる（判断１３１のＹ）。

【０１８９】この場合には、ＣＰＵ１１５は差分データ
Ｄ２が正の値を持つことを検出して、遅延量を増加させ
るため、遅延データＤ１ａにΔＤ１を加えることにより
（処理１３２）、差分データＤ２の値を減少させ、差分
データＤ２が零となる遅延データＤ１を求める。

【０１９０】また、図２６（ａ）のように、記録記録再
生クロックＳ４がパルス信号Ｓ２に対して遅れの側の位
相差を持ち、Ｆ１＜Ｆ３となる場合（判断１３３のＹ）
には、ＣＰＵ１５は差分データＤ２が負の値を持つこと
を検出して遅延量を減少させるため、遅延データＤ１ａ
からΔＤ１を減じる（処理１３４）。これにより、差分
データＤ２の値を増加させ、差分データＤ２が零となる
遅延データＤ１を求める。

【０１９１】このように、可変遅延線の遅延量を変化さ
せることにより、この可変遅延線を通るパルス信号の位
相を変化させ、クロックピット再生信号Ｓ１ａのピーク
位置と記録再生クロックＳ４の位相を一致させることが
できる。

【０１９２】ところで、これまで述べた本発明の一実施
例による記録再生タイミング発生装置においては、１つ
の差分データをもとに位相差を補正するため、クロック
ピットに欠陥等があった場合、間違った差分データに基
づいて位相差補正を行うこととなり、適切な情報の記録
再生が行われないという問題があった。

【０１９３】次に、このような問題を解決するための本
発明の他の実施例による記録再生タイミング発生回路に
ついて説明する。

【０１９４】図２９は本発明のさらに他の実施例による
記録再生タイミング発生装置のブロック構成図を示した
ものである。同図において、図２４と同一符号は同一ま
たは相当部分を示している。

【０１９５】同図において、１１６はカウントデータを
デコードし、決まったタイミングでウィンドウ信号Ｓ
３、フィードバック信号Ｓ５、ＳＴ信号Ｓ６を出力する
と共に、差分データＤ２をラッチするレジスタに対する
クリア信号Ｓ７、ＣＰＵ１１５に差分積算値の出力を指
示する差分積算値出力信号Ｓ８及び遅延データＤ１の修
正動作が終了した後に動作終了信号Ｓ９を出力するデコ
ーダ／シーケンサである。

【０１９６】１１７は差分データＤ２を所定回数積算
し、これの平均をとることにより、差分データＤ２の平
均値を求める差分積算回路である。差分積算回路１１７
において、１１８は差分演算器１１４から出力される差
分データＤ２を、デコーダ／シーケンサ１１６からのＳ
Ｔ信号Ｓ６ｃに基づきラッチするレジスタである。１１
９は差分データＤ２を加算する加算器であり、１２０は
この加算器１１９の加算結果をデコーダ／シーケンサ１
１６からのＳＴ信号Ｓ６ｄに基づきラッチするレジスタ
である。

【０１９７】このように構成された記録再生タイミング
発生装置の記録記録再生クロック位相補正動作につい
て、図３０，３１に示すタイミングチャートを用いて説
明する。なお、これらのタイミングチャートは、ＣＰＵ
１１５で設定した遅延データＤ１ａを変えることなく、
８回連続してサーボエリアのクロックピットを再生し、
差分データＤ２を積算する場合についてのものである。

【０１９８】まず、ＣＰＵ１１５は図３０に示す記録記
録再生クロックＳ４の１クロック分の時間Ｔよりも短い
遅延データＤ１ａを可変遅延線１１０に入力すると共
に、この値を差分データ積算期間中保持する。

【０１９９】１回目の積算において、図３０に示すデコ
ーダ／シーケンサ１６からのクリア信号により、レジス
タ１１８，１２０はクリアされ、図３０に示すようにレ
ジスタ２０にラッチされている差分積算値Ｄ３は零とな
る。

【０２００】同時に、デコーダ／シーケンサ１１６から
の図３０に示すＳＴ信号Ｓ６ａにより１個目のクロック
ピット直前のクロックＣ１によりＡ／Ｄ変換された再生
信号レベルＦ１のＡ／Ｄ変換後のデータがレジスタ１１
２にラッチされる。次に、図３０に示すＳＴ信号Ｓ６ｂ
により、１個目のクロックピット直後のクロックＣ３に
よりＡ／Ｄ変換された再生信号レベルＦ３のＡ／Ｄ変換
後データがレジスタ１１３にラッチされる。

【０２０１】この２つのラッチされたデータは減算器１
１３により減算され、１回目の差分データＤ２が得られ
る。この差分データＤ２は図３０に示すＳＴ信号Ｓ６ｃ
によりレジスタ１１８にラッチされる。レジスタ１１８
の出力は、他のレジスタ１２０の出力と加算器１１９で
加算される。なお、１回目のレジスタ１２０の出力は零
であることから、加算結果はレジスタ１１８の出力と同
じである。

【０２０２】加算器１１９で加算されたこの値は、図３
０に示すＳＴ信号Ｓ６ｄによりレジスタ１２０にラッチ
される。このようにして、図３０に示す１回目の差分積
算値Ｄ３（１）がレジスタ１２０にラッチされる。

【０２０３】２回目の積算においては、２個目のクロッ
クピットを再生することにより得られる差分データＤ２
は、１回目の積算の場合と同様ＳＴ信号Ｓ６ｃによりレ
ジスタ１１８にラッチされる。この差分データＤ２は加
算器１１９において、レジスタ１２０にラッチされてい
る１回目の差分データＤ２と加算され、その結果がＳＴ
信号Ｓ６ｄによりレジスタ１２０にラッチされる。これ
により、２回分の差分データＤ２の差分積算値Ｄ３
（２）がレジスタ１２０にラッチされることになる。

【０２０４】この動作をさらに６回繰り返し、８回目の
積算が終了すると、図３１に示すように、デコーダ／シ
ーケンサ１１６からＣＰＵ１１５に対し差分積算値Ｄ３
（８）の出力を指示する差分積算値出力信号Ｓ８が出力
される。なお、差分データ積算中はデコーダ／シーケン
サ１１６はクリア信号を出力しないため、図３１に示す
８回分の差分積算値Ｄ３（８）がレジスタ１２０にラッ
チされたままになっている。

【０２０５】ＣＰＵ１１５はこれを検出したならば、レ
ジスタ１２０にラッチされている８回分の差分積算値Ｄ
３（８）を読出し、その平均を求め、それまで出力して
いる遅延データＤ１ａを修正する。なお、この差分積算
値出力信号Ｓ８は、ＣＰＵ１１５において行われるこの
遅延データＤ１ａの修正の期間中はオンとなっている
が、この修正のための動作が終了すると、デコーダ／シ
ーケンサ１１６から発せられる動作終了信号Ｓ９により
オフとなり、次の積算に備える。

【０２０６】そこで、ＣＰＵ１１５は、このようにして
求めた差分データＤ２の平均値が零となるような遅延デ
ータＤ１を前述の図２７に示すフローチャートに従って
求めることができる。

【０２０７】このように、差分データの平均値が零とな
るように可変遅延線の遅延量を変化させることにより、
この可変遅延線を通るパルス信号の位相を変化させ、ク
ロックピット再生信号Ｓ１ａのピーク位置と記録再生ク
ロックＳ４の位相を一致させることができる。

【０２０８】

【発明の効果】以上説明したように、本発明によれば、
プリアンブル信号の記録ピットおよびクロックマークの
記録ピットの前後のタイミングでサンプリングした再生
データの差分データに基づいて、サンプリングクロック
の遅延量を制御しているので、記録ピットが得られない
場合でも、サンプリングクロックの遅延量を適切に制御
することができる。また、プリアンブル信号の記録領域
に記録欠陥が生じていて、誤差が大きい差分データが得
られたときには、その差分データを用いないようにして
いるので、サンプリングクロックの遅延量をより精度よ
く制御することができる。また、遅延量が可変な可変遅
延部にパルス信号を通し、可変遅延部の遅延量に応じて
記録再生クロックの位相を変化させることができる。ま
た、クロックピットの直前直後の記録再生クロックによ
りＡ／Ｄ変換された再生信号のそれぞれの値の差分を演
算し、この差分を零とするように可変遅延部の遅延量を
修正することより、クロックピットのピーク位置に対応
する再生信号の位相と、記録再生クロックとの位相を一
致させることができるという効果を得る。

【図面の簡単な説明】

【図１】光磁気ディスクのトラック構造の一例を示す概
略図。

【図２】サーボエリアとデータエリアの関係を例示した
概略図。

【図３】サーボパターンの一例を示す概略図。

【図４】セクタのデータ形式の一例およびアドレスエリ
アに記録されるデータの一例を示す概略図。

【図５】プリアンブル信号の一例を示す概略図。

【図６】サンプリングクロックと再生信号の位相差によ
るサンプリング値の差分の変化を説明するための概略
図。

【図７】サンプリングクロックと再生信号の位相差によ
るサンプリング値の差分の変化を説明するための概略
図。

【図８】本発明の遅延量算出方法の一例を説明するため
の概略図。

【図９】近似直線の一例を示すグラフ図。

【図１０】本発明の一実施例にかかる位相制御装置の一
例を示すブロック図。

【図１１】図１０の装置の動作期間の一例を示す概略
図。

【図１２】サンプリングクロックと再生信号の位相差に
よるサンプリング値の差分の変化を説明するための概略
図。

【図１３】サンプリングクロックと再生信号の位相差に
よるサンプリング値の差分の変化を説明するための概略
図。

【図１４】本発明の他の実施例にかかる位相制御装置の
一例を示すブロック図。

【図１５】記録媒体に欠陥が生じているときに生じる不
具合を説明するための概略図。

【図１６】近似直線の他の例を示すグラフ図。

【図１７】本発明のさらに他の実施例にかかる位相制御
装置の一例を示すブロック図。

【図１８】本発明のさらに他の実施例にかかる位相制御
装置の一例を示すブロック図。

【図１９】本発明のさらに他の実施例にかかる位相制御
装置の一例を示すブロック図。

【図２０】本発明のさらに別な実施例にかかる位相制御
装置の一例を示すブロック図。

【図２１】本発明のさらに別な実施例にかかる位相制御
装置の一例を示すブロック図。

【図２２】本発明のさらに別な実施例にかかる位相制御
装置の一例を示すブロック図。

【図２３】本発明のさらに別な実施例にかかる位相制御
装置の一例を示すブロック図。

【図２４】本発明の他の実施例に係る記録再生タイミン
グ発生装置のブロック構成図。

【図２５】可変遅延線を通した場合の記録再生クロック
の状態を示すタイミングチャート。

【図２６】記録再生クロックとクロックピットの再生信
号レベルとの関係を示す図。

【図２７】差分データが零となる遅延データを求めるた
めのフローチャート。

【図２８】遅延データと遅延量の関係を示す図。

【図２９】本発明のさらに他の実施例に係る記録再生タ
イミング発生装置のブロック構成図。

【図３０】１回目の差分データ積算動作を示すタイミン
グチャート。

【図３１】８回目の差分データ積算動作及び差分積算値
出力動作を示すタイミングチャート。

【図３２】従来の記録再生タイミング発生装置の記録再
生クロックの状態を示すタイミングチャート。

【図３３】従来の記録再生タイミング発生装置のブロッ
ク構成図。

【符号の説明】

１０二値化回路１１アナログ／デジタル変換器１２同期信号抽出部１３タイミング発生部１４ＰＬＬ回路１６可変遅延線１８差分検出部１９直線近似計算部２０ゼロ位相遅延量計算部２１切換器２２遅延量発生部２５平均値計算部２８差分判別部３０，３１パターン検出部１０１Ａ／Ｄ変換器１０２パルス化回路１０３同期信号発生回路（ＰＬＬ回路）１１０可変遅延線１１１差分演算回路１１５ＣＰＵ１１６デコーダ／シーケンサ１１７差分積算回路

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号特願平3−191137 (32)優先日平３(1991)７月５日 (33)優先権主張国日本（ＪＰ）

Claims

【特許請求の範囲】

【請求項１】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、サーボパターンの記録ピットの前後のサンプリングクロ
ックのタイミングで得られた再生データの信号レベルの
差分を検出する差分データ検出手段と、この差分データ検出手段の検出値が極小値になるように
上記遅延データ発生手段から発生させるサンプリングク
ロックの遅延時間を制御する制御手段を備えたことを特
徴とする記録再生タイミング発生装置。
【請求項２】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を順次切り換えてサンプリン
グクロックの遅延時間を切り換え、上記差分データ検出
手段により検出された差分データに基づいてサンプリン
グクロックの最適遅延量を算出し、プリアンブル信号検
出後は、サンプリングクロックの遅延量をその算出した
最適遅延量に設定する制御手段を備えたことを特徴とす
る記録再生タイミング発生装置。
【請求項３】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を所定サンプリングクロック
数単位に順次切り換えてサンプリングクロックの遅延時
間を切り換えるとともに、遅延時間設定値の切り換えタ
イミングに応じて上記差分データ平均値算出手段の算出
動作を行わせ、上記差分データ平均値算出手段により算
出された差分データ平均値に基づいてサンプリングクロ
ックの最適遅延量を算出し、プリアンブル信号検出後
は、サンプリングクロックの遅延量をその算出した最適
遅延量に設定する制御手段を備えたことを特徴とする記
録再生タイミング発生装置。
【請求項４】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を順次切り換えてサンプリン
グクロックの遅延時間を切り換え、上記差分データ判別
手段から判別出力があるときに上記差分データ検出手段
から出力された差分データに基づいてサンプリングクロ
ックの最適遅延量を算出し、プリアンブル信号検出後
は、サンプリングクロックの遅延量をその算出した最適
遅延量に設定する制御手段を備えたことを特徴とする記
録再生タイミング発生装置。
【請求項５】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記差分データ判別手段から
判別出力があるときに、上記遅延データ発生手段から出
力させる遅延時間設定値を順次切り換えてサンプリング
クロックの遅延時間を切り換えるとともに、上記差分デ
ータ検出手段から出力された差分データに基づいてサン
プリングクロックの最適遅延量を算出し、プリアンブル
信号検出後は、サンプリングクロックの遅延量をその算
出した最適遅延量に設定する制御手段を備えたことを特
徴とする記録再生タイミング発生装置。
【請求項６】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、上記差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を所定サンプリングクロック
数単位に順次切り換えてサンプリングクロックの遅延時
間を切り換えるとともに、上記差分データ判別手段から
判別出力があるときに、遅延時間設定値の切り換えタイ
ミングに応じて上記差分データ平均値算出手段の算出動
作を行わせ、上記差分データ平均値算出手段により算出
された差分データ平均値に基づいてサンプリングクロッ
クの最適遅延量を算出するとともに、プリアンブル信号
検出後は、サンプリングクロックの遅延量をその算出し
た最適遅延量に設定する制御手段を備えたことを特徴と
する記録再生タイミング発生装置。
【請求項７】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、上記差分データ検出手段から出力された差分データの大
きさが所定の範囲内にあることを判別する差分データ判
別手段と、プリアンブル信号検出時、上記差分データ判別手段から
判別出力があるときに、上記遅延データ発生手段から出
力させる遅延時間設定値を所定サンプリングクロック数
単位に順次切り換えてサンプリングクロックの遅延時間
を切り換えるとともに、遅延時間設定値の切り換えタイ
ミングに応じて上記差分データ平均値算出手段の算出動
作を行わせ、上記差分データ平均値算出手段により算出
された差分データ平均値に基づいてサンプリングクロッ
クの最適遅延量を算出するとともに、プリアンブル信号
検出後は、サンプリングクロックの遅延量をその算出し
た最適遅延量に設定する制御手段を備えたことを特徴と
する記録再生タイミング発生装置。
【請求項８】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、再生データにあらわれた上記プリアンブル信号パターン
を検出するパターン検出手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を所定サンプリングクロック
数単位に順次切り換えてサンプリングクロックの遅延時
間を切り換えるとともに、上記パターン検出手段から検
出出力があるときに、遅延時間設定値の切り換えタイミ
ングに応じて上記差分データ平均値算出手段の算出動作
を行わせ、上記差分データ平均値算出手段により算出さ
れた差分データ平均値に基づいてサンプリングクロック
の最適遅延量を算出するとともに、プリアンブル信号検
出後は、サンプリングクロックの遅延量をその算出した
最適遅延量に設定する制御手段を備えたことを特徴とす
る記録再生タイミング発生装置。
【請求項９】クロックマークを含むサーボパターンが
一定間隔で記憶媒体に記録されているサンプリングサー
ボ方式により再生データのサンプリングクロックの位相
を制御するとともに、そのサンプリングクロックでサン
プリングした再生信号のレベルに基づいてサンプリング
クロックの遅延時間を制御する記録再生タイミング発生
装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、再生データにあらわれた上記プリアンブル信号パターン
を検出するパターン検出手段と、プリアンブル信号検出時、上記パターン検出手段から検
出出力があるときに、上記遅延データ発生手段から出力
させる遅延時間設定値を所定サンプリングクロック数単
位に順次切り換えてサンプリングクロックの遅延時間を
切り換えるとともに、遅延時間設定値の切り換えタイミ
ングに応じて上記差分データ平均値算出手段の算出動作
を行わせ、上記差分データ平均値算出手段により算出さ
れた差分データ平均値に基づいてサンプリングクロック
の最適遅延量を算出するとともに、プリアンブル信号検
出後は、サンプリングクロックの遅延量をその算出した
最適遅延量に設定する制御手段を備えたことを特徴とす
る記録再生タイミング発生装置。
【請求項１０】クロックマークを含むサーボパターン
が一定間隔で記憶媒体に記録されているサンプリングサ
ーボ方式により再生データのサンプリングクロックの位
相を制御するとともに、そのサンプリングクロックでサ
ンプリングした再生信号のレベルに基づいてサンプリン
グクロックの遅延時間を制御する記録再生タイミング発
生装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、再生信号を二値化して得られた二値化信号にあらわれた
上記プリアンブル信号パターンを検出するパターン検出
手段と、プリアンブル信号検出時、上記遅延データ発生手段から
出力させる遅延時間設定値を所定サンプリングクロック
数単位に順次切り換えてサンプリングクロックの遅延時
間を切り換えるとともに、上記パターン検出手段から検
出出力があるときに、遅延時間設定値の切り換えタイミ
ングに応じて上記差分データ平均値算出手段の算出動作
を行わせ、上記差分データ平均値算出手段により算出さ
れた差分データ平均値に基づいてサンプリングクロック
の最適遅延量を算出するとともに、プリアンブル信号検
出後は、サンプリングクロックの遅延量をその算出した
最適遅延量に設定する制御手段を備えたことを特徴とす
る記録再生タイミング発生装置。
【請求項１１】クロックマークを含むサーボパターン
が一定間隔で記憶媒体に記録されているサンプリングサ
ーボ方式により再生データのサンプリングクロックの位
相を制御するとともに、そのサンプリングクロックでサ
ンプリングした再生信号のレベルに基づいてサンプリン
グクロックの遅延時間を制御する記録再生タイミング発
生装置において、記録データに先立って少なくとも１クロック前後に記録
ピットがあらわれない所定ビットパターンからなるプリ
アンブル信号を記録するプリアンブル記録手段と、サンプリングクロックの遅延時間の設定値を出力する遅
延データ発生手段と、プリアンブル信号の記録ピットの前後のサンプリングク
ロックのタイミングで得られた再生データの信号レベル
の差分を検出する差分データ検出手段と、この差分データ検出手段により検出された差分データを
所定サンプリングクロック数について平均値を算出する
差分データ平均値算出手段と、再生信号を二値化して得られた二値化信号にあらわれた
上記プリアンブル信号パターンを検出するパターン検出
手段と、プリアンブル信号検出時、上記パターン検出手段から検
出出力があるときに、上記遅延データ発生手段から出力
させる遅延時間設定値を所定サンプリングクロック数単
位に順次切り換えてサンプリングクロックの遅延時間を
切り換えるとともに、遅延時間設定値の切り換えタイミ
ングに応じて上記差分データ平均値算出手段の算出動作
を行わせ、上記差分データ平均値算出手段により算出さ
れた差分データ平均値に基づいてサンプリングクロック
の最適遅延量を算出するとともに、プリアンブル信号検
出後は、サンプリングクロックの遅延量をその算出した
最適遅延量に設定する制御手段を備えたことを特徴とす
る記録再生タイミング発生装置。
【請求項１２】光ディスクのトラックに一定の間隔で
予め記録されている記録再生のタイミングを検出するた
めのピットの再生信号をＡ／Ｄ変換するＡ／Ｄ変換器
と、上記ピットの再生信号をパルス化しパルス信号を発
生するパルス化回路と、上記パルス信号と同期した記録
再生クロックを発生する同期信号発生回路とを備えた記
録再生タイミング発生装置において、上記パルス信号を遅延させる可変遅延部と、上記ピットの直前直後の記録再生クロックによりＡ／Ｄ
変換された再生信号のそれぞれの値の差分を演算する差
分演算回路と、上記差分演算回路からの演算結果に基づき、上記差分を
零とするように上記可変遅延部の遅延量を修正する制御
部とを備えたことを特徴とする記録再生タイミング発生
装置。
【請求項１３】上記ピットの直前直後の記録再生クロ
ックによりＡ／Ｄ変換された再生信号のそれぞれの値の
差分演算を複数回行ない、この差分演算結果を積算する
差分積算回路と、上記差分積算回路の演算結果から差分の平均値を求め、
この差分の平均値を零とするように上記可変遅延部の遅
延量を修正する制御部とを備えたことを特徴とする請求
項１２記載の記録再生タイミング発生装置。