JPH0562980A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH0562980A JPH0562980A JP24441691A JP24441691A JPH0562980A JP H0562980 A JPH0562980 A JP H0562980A JP 24441691 A JP24441691 A JP 24441691A JP 24441691 A JP24441691 A JP 24441691A JP H0562980 A JPH0562980 A JP H0562980A
- Authority
- JP
- Japan
- Prior art keywords
- pellet
- semiconductor device
- protective layer
- semiconductor
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置およびその
製造方法、特に、小形かつ薄形の実装を実現する技術に
関し、例えば、実装基板に表面実装される半導体集積回
路装置(以下、ICという。)に利用して有効な技術に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same, and more particularly to a technique for realizing small and thin mounting, for example, a semiconductor integrated circuit device (hereinafter referred to as IC) which is surface-mounted on a mounting substrate. () Related to effective technology.
【0002】[0002]
【従来の技術】一般に、実装基板に表面実装される小形
かつ薄形のICとして、リードレス・チップ・キャリア
形パッケージを備えているIC(以下、LCC・ICと
いう。)や、テープ・オートメーテッド・ボンディング
形パッケージを備えているIC(以下、TAB・ICと
いう。)がある。2. Description of the Related Art Generally, as a small and thin IC that is surface-mounted on a mounting board, an IC having a leadless chip carrier type package (hereinafter referred to as an LCC IC) and a tape-automated IC are provided. -There is an IC (hereinafter referred to as TAB IC) equipped with a bonding type package.
【0003】LCC・ICは、半導体ペレット(以下、
ペレットまたはチップという。)が封止された気密封止
パッケージまたは樹脂封止パッケージの側面に、アウタ
リードが密接または略密接するように形成されており、
このアウタリードが実装基板の実装面に形成されたラン
ド上に当接されてリフローはんだ付けされることによ
り、表面実装されるように構成されている。そして、ア
ウタリードがパッケージの表面に密接するように形成さ
れているため、小形かつ薄形の表面実装が実現されるこ
とになる。LCC / IC is a semiconductor pellet (hereinafter referred to as
It is called pellet or chip. ) Is formed on the side surface of the hermetically sealed package or the resin-sealed package in which the outer leads are intimately or substantially intimately contacted,
The outer leads are configured to be surface-mounted by being brought into contact with the lands formed on the mounting surface of the mounting substrate and being reflow-soldered. Since the outer leads are formed so as to be in close contact with the surface of the package, small and thin surface mounting can be realized.
【0004】TAB・ICは、次のように構成されてい
る。電子回路が作り込まれたペレットには、前記電子回
路を外部に電気的に引き出すための電極パッドが複数個
形成されているとともに、各電極パッドにバンプがそれ
ぞれ突設されている。他方、樹脂フイルム上には銅箔に
よって形成されたリード群が形成されている。そして、
前記ペレットがリード群のインナ部に前記バンプをギャ
ングボンディングされることにより、電気的かつ機械的
に接続されている。さらに、ペレットおよびリード群の
インナ部に樹脂がポッティングされることにより、樹脂
封止パッケージが小形かつ薄形に形成されている。The TAB IC is constructed as follows. A plurality of electrode pads for electrically extracting the electronic circuit to the outside are formed on the pellet in which the electronic circuit is formed, and bumps are provided on the electrode pads, respectively. On the other hand, a lead group made of copper foil is formed on the resin film. And
The pellet is electrically and mechanically connected to the inner portion of the lead group by gang-bonding the bump. Further, resin is potted on the inner portions of the pellets and the lead group, so that the resin-sealed package is formed in a small and thin shape.
【0005】そして、このTAB・ICは、樹脂フイル
ム上に形成されたリード群にペレットがバンプによって
直接的にボンディングされているとともに、樹脂封止パ
ッケージが小形かつ薄形にポッティング成形されている
ため、全体として小形かつ薄形に形成された状態になっ
ている。その結果、実装基板への実装後も、小形かつ薄
形の表面実装が実現されることになる。In this TAB / IC, the pellets are directly bonded to the leads formed on the resin film by bumps, and the resin-sealed package is formed into a small and thin potting. , It is in a state of being formed in a small size and a thin shape as a whole. As a result, even after mounting on the mounting substrate, small and thin surface mounting can be realized.
【0006】ところで、ICを実装基板に小形かつ薄形
で、しかも、高密度に実装する技術として、フリップチ
ップ法による実装技術がある。フリップチップ法とは、
チップを裏返しにしてその表面または実装基板に形成さ
れた接続端子を用いてボンディングする、所謂フェイス
ダウン・ボンディングすることから与えられた呼称であ
る。このフリップチップ法には形成するその接続端子の
形態によって、チップに金属ボールをつけるボール方
式、アルミニウムあるいは銀合金により突起電極をつけ
るバンプ方式、あるいは実装基板にペデスタルをつける
ペデスタル方式等がある。By the way, there is a mounting technology by a flip chip method as a technology for mounting an IC on a mounting substrate in a small and thin form and at a high density. What is the flip chip method?
It is a name given by so-called face-down bonding, in which the chip is turned upside down and bonding is performed using the connection terminals formed on the surface or the mounting substrate. The flip chip method includes a ball method in which a metal ball is attached to a chip, a bump method in which a protruding electrode is formed of aluminum or a silver alloy, or a pedestal method in which a pedestal is attached to a mounting substrate, depending on the form of the connection terminal to be formed.
【0007】ボール方式によるフリップチップの構造の
特徴は、相当厚い低融点ガラスをチップの保護膜として
いることと、電極接続用のバンプ(突起電極、Bum
p)がNiとAuメッキされたCuボールの表面を被覆
したはんだ(Pb−Sn)から形成されていることにあ
る。製法はまず、Al電極を形成した従来のプレーナ素
子の表面を保護用ガラスで被覆する。次いで、電極部の
ガラス膜を除去し、Cr−Cu−Auの多層金属で電極
下地を形成し、この上にNiとAuのメッキしたCuボ
ールをおいてはんだにて溶着したバンプを形成する。こ
の方法は、Cuボールを介して接続するので、電極数の
多いチップに対しては不向きである。The ball-type flip-chip structure is characterized in that a considerably thick low-melting glass is used as a chip protective film and that bumps for electrode connection (protruding electrodes, Bum) are used.
p) is formed from a solder (Pb-Sn) which covers the surface of a Cu ball plated with Ni and Au. In the manufacturing method, first, the surface of a conventional planar element having an Al electrode is covered with protective glass. Next, the glass film of the electrode portion is removed, an electrode base is formed of a multi-layer metal of Cr-Cu-Au, and Cu balls plated with Ni and Au are placed on the electrode base to form bumps welded by solder. This method is not suitable for a chip having a large number of electrodes because it is connected via Cu balls.
【0008】そこで、この方式の改良形に、コントロー
ルド・コラップス・リフロー・ボンディング方式(以
下、CCBという。)がある。これは、前記ボール方式
のCuボールに代えて、Sn−Pbを用いて半球状のバ
ンプを形成したものである。バンプはバリヤ金属(Cr
−Cu−Au)を介してAlパッド上に形成されてい
る。ボンディングにあたってはんだの流れすぎを防止す
るため、内部配線と接続しないパッドを持ったチップも
考え出されている。Therefore, as an improved form of this system, there is a controlled collapse reflow bonding system (hereinafter referred to as CCB). This is one in which hemispherical bumps are formed by using Sn-Pb instead of the ball type Cu balls. The bump is a barrier metal (Cr
-Cu-Au) on the Al pad. In order to prevent excessive solder flow during bonding, a chip having a pad that is not connected to internal wiring has been devised.
【0009】AlあるいはAg−Snバンプによるフリ
ップチップは、Al、Ag合金は加工がし易いことや、
ボンディング条件が得やすいことなどの点から用いられ
ている。製法は内部配線を形成したウエハにガラス膜あ
るいはSiO2 膜を被覆し、ホトレジスト技術で電極用
窓をあけるまでは前記ボール方式と同様である。次に、
CrあるいはTiを接着用金属として薄く蒸着した後、
バンプ金属を付着し、バンプ部分を残してエッチング除
去して形成する。バンプ金属の付着厚は、エッチング歩
留りとボンディング性とのかねあいで決められ、一般に
は25μm程度である。また、バンプの大きさはチップ
寸法で制限される。Al、Ag−Snの代わりにはんだ
を用いたフリップチップもある。Flip chips made of Al or Ag-Sn bumps are easy to work with Al and Ag alloys.
It is used because it is easy to obtain bonding conditions. The manufacturing method is the same as the above-mentioned ball method until the wafer having the internal wiring is covered with the glass film or the SiO 2 film and the window for the electrode is opened by the photoresist technique. next,
After thinly depositing Cr or Ti as an adhesive metal,
The bump metal is attached and the bump portion is left to be removed by etching. The adhesion thickness of the bump metal is determined by the balance between the etching yield and the bondability, and is generally about 25 μm. Also, the size of the bump is limited by the chip size. There is also a flip chip using solder instead of Al and Ag—Sn.
【0010】なお、パッケージ技術を述べてある例とし
ては、株式会社工業調査会発行「IC化実装技術」昭和
55年1月15日発行 P135〜P150、がある。As an example in which the package technology is described, there is "IC mounting technology" issued by Industrial Research Institute Co., Ltd., issued January 15, 1980, P135-P150.
【0011】また、フリップチップ技術を述べてある例
としては、株式会社工業調査会発行「IC化実装技術」
昭和55年1月15日発行 P81、P103〜P10
5、がある。As an example in which the flip chip technology is described, "IC mounting technology" issued by the Industrial Research Institute Co., Ltd.
Published January 15, 1980 P81, P103 to P10
There are five.
【0012】[0012]
【発明が解決しようとする課題】しかし、LCC・IC
やTAB・ICにおいては、ペレットと実装基板との間
にリードが介在するため、小形かつ薄形化の促進に限界
がある。[Problems to be Solved by the Invention] However, LCC / IC
In TAB and IC, since leads are interposed between the pellet and the mounting substrate, there is a limit in promoting miniaturization and thinning.
【0013】他方、フリップチップ法による実装技術に
おいては、ペレットが裸のまま実装基板に実装されるた
め、実装時の取り扱いによってはペレットが損傷された
り、実装の品質および信頼性が低下するという問題点が
ある。On the other hand, in the mounting technology by the flip chip method, since the pellet is mounted on the mounting substrate as it is, the pellet is damaged depending on the handling at the time of mounting, and the quality and reliability of mounting are deteriorated. There is a point.
【0014】本発明の目的は、ペレットを保護しつつ、
小形かつ薄形化を促進することができる半導体装置およ
びその製造方法を提供することにある。The object of the present invention is to protect pellets while
It is an object of the present invention to provide a semiconductor device capable of promoting miniaturization and thinning and a manufacturing method thereof.
【0015】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
【0016】[0016]
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。The typical ones of the inventions disclosed in the present application will be outlined below.
【0017】すなわち、電子回路が作り込まれた半導体
ペレットに、この電子回路を外部に電気的に引き出すた
めの電極パッドが複数個形成されているとともに、各電
極パッドに実装基板に電気的かつ機械的に接続されるバ
ンプがそれぞれ突設されており、さらに、この半導体ペ
レットの少なくとも前記電極パッド群が形成された主面
に、絶縁性を有する樹脂から成る保護層が前記各バンプ
がそれぞれ露出するように形成されていることを特徴と
する。That is, a plurality of electrode pads for electrically pulling out the electronic circuit to the outside are formed on a semiconductor pellet in which the electronic circuit is formed, and each electrode pad is electrically and mechanically mounted on the mounting substrate. Bumps that are electrically connected to each other are projected, and a protective layer made of an insulating resin is exposed on at least the main surface of the semiconductor pellet on which the electrode pad group is formed. It is characterized in that it is formed as follows.
【0018】[0018]
【作用】前記した手段によれば、半導体ペレットの少な
くとも電極パッド群が形成された主面に、絶縁性を有す
る樹脂から成る保護層が各バンプがそれぞれ露出するよ
うに形成されているため、半導体ペレットは樹脂製の保
護層により充分に保護されることになる。According to the above-described means, since the protective layer made of resin having an insulating property is formed so as to expose each bump, on the main surface of the semiconductor pellet on which at least the electrode pad group is formed, The pellet will be sufficiently protected by the protective layer made of resin.
【0019】他方、半導体ペレットは各バンプが実装基
板にボンディングされることによって、機械的かつ電気
的に直接接続されるため、その実装状態における形態
は、きわめて小形かつ薄形になる。On the other hand, since the semiconductor pellets are mechanically and electrically directly connected to each other by bonding the bumps to the mounting substrate, the mounting state of the semiconductor pellet becomes extremely small and thin.
【0020】[0020]
【実施例】図1は本発明の一実施例である半導体装置を
示す一部省略拡大正面断面図、図2はその斜視図、図3
はその実装基板への実装状態を示す一部省略正面断面
図、図4はそれに使用されている実装基板を示す一部省
略斜視図、図5はその一部省略正面断面図、図6および
図7は本発明の一実施例である半導体装置の製造方法に
おける保護層の形成工程を示す各正面断面図である。1 is a partially omitted enlarged front sectional view showing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a perspective view thereof, and FIG.
Is a partially omitted front sectional view showing a mounting state on the mounting board, FIG. 4 is a partially omitted perspective view showing a mounting board used therein, FIG. 5 is a partially omitted front sectional view, FIG. 6 and FIG. 7A to 7C are front cross-sectional views showing steps of forming a protective layer in a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【0021】本実施例において 本発明に係る半導体装
置30は、集積回路が作り込まれた半導体ペレット(以
下、ペレットという。)31が、実装基板としてのコン
ピュータモジュール基板(以下、基板という。)11に
CCB法によって形成された複数個の接続端子23によ
り、機械的かつ電気的に接続されるものとして構成され
ている。この半導体装置30の最大の特徴は、電子回路
としての集積回路(図示せず)が作り込まれたペレット
31に、この集積回路を外部に電気的に引き出すための
電極パッド34が複数個形成されているとともに、各電
極パッド34には実装基板11に電気的かつ機械的に接
続されるバンプ32がそれぞれ突設されており、さら
に、このペレット31の全面には絶縁性を有する樹脂か
ら成る保護層41が、前記各バンプ32がそれぞれ露出
するように形成されている点に、ある。In the semiconductor device 30 according to the present embodiment of the present invention, a semiconductor pellet (hereinafter referred to as pellet) 31 in which an integrated circuit is formed is a computer module substrate (hereinafter referred to as substrate) 11 as a mounting substrate. In addition, the plurality of connection terminals 23 formed by the CCB method are configured to be mechanically and electrically connected. The greatest feature of the semiconductor device 30 is that a plurality of electrode pads 34 for electrically pulling out the integrated circuit are formed on a pellet 31 in which an integrated circuit (not shown) as an electronic circuit is formed. In addition, each electrode pad 34 is provided with a bump 32 electrically and mechanically connected to the mounting substrate 11, and the entire surface of the pellet 31 is protected by an insulating resin. The layer 41 is formed so that each of the bumps 32 is exposed.
【0022】ここで、本実施例に係る半導体装置および
その製造方法を説明する前に、この半導体装置が実装さ
れる基板11の構成について説明する。Before describing the semiconductor device and the method of manufacturing the same according to this embodiment, the structure of the substrate 11 on which the semiconductor device is mounted will be described.
【0023】図4および図5に示されているように、基
板11はアルミナセラミックが用いられて形成されたベ
ース12を備えており、ベース12はコンピュータモジ
ュール基板として供され得るように適当な強度および大
きさを有する四角形のボード形状に形成されている。本
実施例において、ベース12の構成材料としてはアルミ
ナセラミックが用いられているが、これに限らず、炭化
シリコンや、ムライト、窒化アルミニウム等のセラミッ
ク、さらには、エポキシ樹脂等々の絶縁材料を用いるこ
とができる。As shown in FIGS. 4 and 5, the substrate 11 comprises a base 12 formed of alumina ceramic, the base 12 having a suitable strength so that it can be used as a computer module substrate. And a square board shape having a size. In the present embodiment, alumina ceramic is used as the constituent material of the base 12, but not limited to this, it is possible to use insulating materials such as silicon carbide, ceramics such as mullite and aluminum nitride, and epoxy resin. You can
【0024】ベース12上には第1絶縁層13が積層さ
れており、この第1絶縁層13はポリイミド樹脂が用い
られてフィルム状に形成されている。この第1絶縁層1
3上には第1電気配線(以下、第1配線という。)14
が所望の形状にパターニングされて配線されている。本
実施例において、第1配線14は、第1絶縁層13上に
銅箔が密着金属としてチタンが用いられて接合され、リ
ソグラフィー処理により選択的にパターニングされるこ
とにより形成されている。A first insulating layer 13 is laminated on the base 12, and the first insulating layer 13 is formed in a film shape using a polyimide resin. This first insulating layer 1
A first electric wiring (hereinafter, referred to as a first wiring) 14 is provided on the surface 3.
Are patterned into a desired shape and wired. In the present embodiment, the first wiring 14 is formed by joining a copper foil on the first insulating layer 13 using titanium as an adhesion metal and selectively patterning it by a lithography process.
【0025】また、第1絶縁層13上には第2絶縁層1
5が積層されており、この第2絶縁層15は第1絶縁層
13と同様、ポリイミド樹脂が用いられてフィルム状に
形成されている。この第2絶縁層15上には第2電気配
線(以下、第2配線という。)16が所望の形状にパタ
ーニングされて配線されている。この第2配線16は、
第1配線14と同様に形成されている。The second insulating layer 1 is formed on the first insulating layer 13.
5 is laminated, and the second insulating layer 15 is formed in a film shape using a polyimide resin similarly to the first insulating layer 13. A second electric wiring (hereinafter referred to as a second wiring) 16 is patterned and wired in a desired shape on the second insulating layer 15. The second wiring 16 is
It is formed similarly to the first wiring 14.
【0026】さらに、第2絶縁層15にはスルーホール
17が複数本、リソグラフィー処理により開設されてお
り、各スルーホール17は第1配線14の所定の電極部
分をそれぞれ露出するようになっている。各スルーホー
ル17にはスルーホール導体18が第1配線14と同種
の導電材料が用いられて、蒸着法やスパッタリング法、
めっき法等の適当な手段によりそれぞれ充填されてい
る。そして、各スルーホール導体18は一端(以下、下
端とする。)が第1配線14の各電極部に電気的に接続
された状態になっているとともに、上端が第2絶縁層1
5上に露出した状態になっている。Further, a plurality of through holes 17 are formed in the second insulating layer 15 by a lithographic process, and each through hole 17 exposes a predetermined electrode portion of the first wiring 14. .. The through-hole conductor 18 is made of the same conductive material as that of the first wiring 14 for each through-hole 17, and a vapor deposition method, a sputtering method,
It is filled by an appropriate means such as a plating method. Then, each through-hole conductor 18 is in a state where one end (hereinafter, referred to as a lower end) is electrically connected to each electrode portion of the first wiring 14 and an upper end thereof is the second insulating layer 1.
5 is exposed.
【0027】図5に示されているように、第2絶縁層1
5上には保護絶縁層19が積層されており、この保護絶
縁層19は横弾性率の小さい絶縁材料の一例であるポリ
イミド樹脂が用いられて、比較的厚く形成されている。As shown in FIG. 5, the second insulating layer 1
5, a protective insulating layer 19 is laminated, and the protective insulating layer 19 is made relatively thick by using a polyimide resin which is an example of an insulating material having a small lateral elastic modulus.
【0028】保護絶縁層19には第2のスルーホール2
0が複数本、リソグラフィー処理により開設されてお
り、各第2スルーホール20は、第1配線14の各スル
ーホール導体18、および、第2配線16の所定の電極
部分をそれぞれ露出するようになっている。各第2スル
ーホール20には第2のスルーホール導体21が各配線
14、16と同種の材料が用いられて、蒸着法やスパッ
タリング法、めっき法等の適当な手段により充填されて
いる。そして、各スルーホール導体21は、下端が各第
1スルーホール導体18および第2配線16の各電極に
電気的にそれぞれ接続された状態になっているととも
に、上端が保護絶縁層19上に露出した状態になってい
る。The protective insulating layer 19 has a second through hole 2
A plurality of 0s are formed by a lithography process, and each second through hole 20 exposes each through hole conductor 18 of the first wiring 14 and a predetermined electrode portion of the second wiring 16. ing. The second through-hole conductors 21 are filled with the second through-hole conductors 21 by using the same material as that of the wirings 14 and 16 by an appropriate means such as a vapor deposition method, a sputtering method or a plating method. The lower ends of the through-hole conductors 21 are electrically connected to the first through-hole conductors 18 and the electrodes of the second wiring 16, respectively, and the upper ends thereof are exposed on the protective insulating layer 19. It is in a state of being.
【0029】各第2スルーホール導体21の上端部には
CCB用のパッド22がそれぞれ形成されている。この
パッド22は後記するバンプにおける本体のはんだとの
濡れ性が良好になるように予備はんだを兼ねるものとし
て形成されている。そして、各パッド22はペレット3
1における各バンプ32と対応するように配列されてい
るとともに、この配列群が基板11に搭載されるペレッ
ト31の個数分、配置されている。CCB pads 22 are formed on the upper ends of the respective second through-hole conductors 21. The pad 22 is formed also as a preliminary solder so that the bump described later has good wettability with the solder of the main body. And each pad 22 is a pellet 3
The bumps 32 in FIG. 1 are arranged so as to correspond to each bump 32, and the arrangement groups are arranged by the number of pellets 31 mounted on the substrate 11.
【0030】次に、本実施例に係る半導体装置30は、
次のような製造方法により製造されている。以下、この
半導体装置の製造方法を説明する。この説明により、前
記半導体装置30についての構成の詳細が明らかにされ
る。Next, the semiconductor device 30 according to the present embodiment is
It is manufactured by the following manufacturing method. Hereinafter, a method of manufacturing this semiconductor device will be described. This description clarifies the details of the configuration of the semiconductor device 30.
【0031】本実施例においては、図1および図2に示
されているペレット31が製造される。ペレット31の
接続側主面には接続端子23を形成するためのバンプ3
2が複数個、所定の間隔を置いて配列されて形成されて
いる。ペレット31およびバンプ32の製造作業は、半
導体装置の製造工程における所謂前工程において、ウエ
ハの形態で実施される。以下、バンプ32の形成工程を
主体に、ペレット31の製造工程を簡単に説明する。In this embodiment, the pellet 31 shown in FIGS. 1 and 2 is manufactured. Bumps 3 for forming the connection terminals 23 on the connection-side main surface of the pellet 31.
A plurality of 2 are formed at predetermined intervals. The manufacturing work of the pellets 31 and the bumps 32 is performed in the form of a wafer in a so-called pre-process in the manufacturing process of the semiconductor device. Hereinafter, the manufacturing process of the pellets 31 will be briefly described with a focus on the bump 32 forming process.
【0032】所謂、半導体装置の製造工程における前工
程においては、ウエハの形態で、所望の集積回路(図示
せず)が各ペレット31に対応するように作り込まれ
る。次いで、電気配線形成工程において、集積回路の絶
縁膜33上には電気配線34が形成される。この電気配
線34の形成作業はアルミニウムが用いられて、スパッ
タリングや蒸着等の適当な薄膜形成処理およびリソグラ
フィー処理により実施される。電気配線34上にはパッ
シベーション膜35が被着される。通例、このパッシベ
ーション膜35はシリコン酸化膜やシリコン窒化膜等の
硬質の絶縁膜により構成されている。In a so-called pre-process of manufacturing a semiconductor device, a desired integrated circuit (not shown) is formed in a wafer form so as to correspond to each pellet 31. Next, in the electric wiring forming step, the electric wiring 34 is formed on the insulating film 33 of the integrated circuit. Aluminum is used for the work of forming the electric wiring 34, and the work is performed by an appropriate thin film forming process such as sputtering or vapor deposition and a lithographic process. A passivation film 35 is deposited on the electric wiring 34. Usually, the passivation film 35 is composed of a hard insulating film such as a silicon oxide film or a silicon nitride film.
【0033】このパッシベーション膜35にはスルーホ
ール36が複数個(本実施例においては、8個)が、図
2に示されているように、ペレット31の外周辺部にお
いて互いに間隔を置かれた所定の箇所に配列されてそれ
ぞれ開設される。開設された各スルーホール36の底面
には所定の電気配線34が露出されている。このスルー
ホール36の開設作業は、リソグラフィー処理により選
択的に実施される。The passivation film 35 has a plurality of through holes 36 (eight in this embodiment), which are spaced from each other in the outer peripheral portion of the pellet 31, as shown in FIG. They are arranged in predetermined places and opened respectively. Predetermined electric wiring 34 is exposed on the bottom surface of each opened through hole 36. The operation of opening the through hole 36 is selectively performed by a lithography process.
【0034】その後、バンプ形成工程において、蒸着や
スパッタリング等の適当な薄膜形成処理およびリソグラ
フィー処理が用いられて、ペレット31の各スルーホー
ル36にはバンプ32が各電気配線34に電気的に接続
するようにそれぞれ形成される。例えば、バンプ32は
クロムから成る第1下地層37と、銅から成る第2下地
層38と、金から成る第3下地層39と、はんだ(Sn
−Pb)から成る本体40とから構成されている。Thereafter, in the bump forming step, a suitable thin film forming process such as vapor deposition or sputtering and a lithographic process are used to electrically connect the bump 32 to each electric wiring 34 in each through hole 36 of the pellet 31. To be formed respectively. For example, the bump 32 includes a first underlayer 37 made of chromium, a second underlayer 38 made of copper, a third underlayer 39 made of gold, and a solder (Sn).
-Pb) and a main body 40.
【0035】以上のようにして、ペレット31およびバ
ンプ32が形成されたウエハは、ダイシング工程におい
て各ペレット31にそれぞれ分割される。ダイシングさ
れた後のペレット31は、前記した基板21上のペレッ
ト搭載領域に対応する略正方形の微小な平板形状に形成
されている。As described above, the wafer on which the pellets 31 and the bumps 32 are formed is divided into the pellets 31 in the dicing process. The pellet 31 after being diced is formed into a substantially square minute flat plate shape corresponding to the pellet mounting region on the substrate 21 described above.
【0036】その後、図6および図7に示されているよ
うに、ポッティング処理工程において、ダイシングされ
たペレット31の全面には保持層41が、各バンプ32
がそれぞれ露出するように形成される。すなわち、図6
および図7に示されているように、処理槽43には絶縁
性を有する樹脂から成るポッティング樹脂42が貯留さ
れている。このポッティング樹脂42としては、例え
ば、熱可塑性のエポキシ系の樹脂が使用されており、処
理槽43において所定の粘度を有する液状となって貯留
されている。Thereafter, as shown in FIGS. 6 and 7, in the potting process, a holding layer 41 is formed on the entire surface of the diced pellet 31, and each bump 32 is formed.
Are formed to be exposed. That is, FIG.
Further, as shown in FIG. 7, the potting resin 42 made of a resin having an insulating property is stored in the processing tank 43. As the potting resin 42, for example, a thermoplastic epoxy resin is used, and is stored as a liquid having a predetermined viscosity in the processing tank 43.
【0037】そして、図6に示されているように、ペレ
ット31は処理治具44により真空吸着保持された状態
で、ハンドラ45により処理槽43に搬送されてポッテ
ィング樹脂42中に浸漬される。このとき、処理治具4
4によりバンプ32がそれぞれ吸着保持されるため、各
バンプ32は処理治具44によりそれぞれマスキングさ
れた状態になっている。Then, as shown in FIG. 6, the pellet 31 is transported to the processing tank 43 by the handler 45 and immersed in the potting resin 42 while being held by vacuum suction by the processing jig 44. At this time, the processing jig 4
Since the bumps 32 are suction-held by the nozzles 4, the bumps 32 are masked by the processing jig 44.
【0038】図7に示されているように、ペレット31
がポッティング樹脂42中から引き上げられると、ペレ
ット31の全面にはマスキングされた各バンプ32を除
いて液状のポッティング樹脂42が粘着した状態になっ
ている。その後、このポッティング樹脂42が硬化する
と、ペレット31の全面にはポッティング樹脂42から
成る保護槽41が各バンプ32をそれぞれ露出した状態
で、成形されることになる。As shown in FIG. 7, the pellet 31
When is removed from the potting resin 42, the liquid potting resin 42 is in an adhered state on the entire surface of the pellet 31 except for the masked bumps 32. Then, when the potting resin 42 is cured, a protective tank 41 made of the potting resin 42 is formed on the entire surface of the pellet 31 with each bump 32 exposed.
【0039】なお、図6および図7には1個のペレット
31が取り扱われるように(図示せず)されているが、
複数個のペレット31が一括してポッティング処理され
るように構成することができる。Although one pellet 31 is handled (not shown) in FIGS. 6 and 7,
The plurality of pellets 31 can be configured to be potted together.
【0040】以上のようにして製造された本実施例に係
る半導体装置30は、前記構成に係る基板11にCCB
法によって各パッド22群列毎にそれぞれギャングボン
ディングされる。すなわち、予備はんだ処理が施された
各パッド22にバンプ32が適合するフェイスダウンの
状態で、半導体装置30が基板11の各パッド22群列
に位置合わせされるとともに、仮接着される。The semiconductor device 30 according to this embodiment manufactured as described above has the CCB on the substrate 11 having the above-described structure.
Gang bonding is performed for each group of pads 22 by the method. That is, the semiconductor device 30 is aligned with each pad 22 group row of the substrate 11 and is temporarily bonded in a face-down state in which the bumps 32 are fitted to the pads 22 subjected to the preliminary soldering process.
【0041】この後、適当なリフローはんだ処理によ
り、各バンプ32のはんだ本体40がそれぞれ溶融され
ることにより、各接続端子23が図3に示されているよ
うにそれぞれ同時に形成される。この接続端子23群に
より、半導体装置30は基板11に機械的に接続された
状態になるとともに、その集積回路が接続端子23およ
びスルーホール導体21、18を介して第1配線14お
よび第2配線16に電気的に接続された状態になる。こ
のようにして、半導体装置30が基板11に実装された
実装体10が製造されたことになる。Thereafter, the solder body 40 of each bump 32 is melted by an appropriate reflow soldering process, so that each connection terminal 23 is simultaneously formed as shown in FIG. The semiconductor device 30 is mechanically connected to the substrate 11 by the group of connection terminals 23, and the integrated circuit of the semiconductor device 30 is connected to the first wiring 14 and the second wiring via the connection terminals 23 and the through-hole conductors 21 and 18. 16 is electrically connected. In this way, the mounting body 10 in which the semiconductor device 30 is mounted on the substrate 11 is manufactured.
【0042】前記実施例によれば次の効果が得られる。
半導体装置30において、ペレット31の全面に絶
縁性を有する樹脂から成る保護層41が、各バンプ32
がそれぞれ露出されるように形成されているため、ペレ
ット31は保護層41により充分に保護されることにな
る。According to the above embodiment, the following effects can be obtained.
In the semiconductor device 30, the protective layer 41 made of a resin having an insulating property is formed on the entire surface of the pellet 31 for each bump 32.
Therefore, the pellet 31 is sufficiently protected by the protective layer 41.
【0043】 ペレット31が保護層41によって充
分に保護されることにより、CCB法によって基板11
に実装される際や、その他のペレット31に対しての取
り扱い時に、ペレット31が損傷するのを防止すること
ができるため、半導体装置30についての歩留りを高め
ることができるとともに、その品質および信頼性を高め
ることができる。The pellet 31 is sufficiently protected by the protective layer 41 so that the substrate 11 can be formed by the CCB method.
Since it is possible to prevent the pellets 31 from being damaged when they are mounted on or when they are handled with respect to other pellets 31, the yield of the semiconductor devices 30 can be improved, and the quality and reliability thereof can be improved. Can be increased.
【0044】 他方、ペレット31は各バンプ32が
実装基板11にCCBされることによって、機械的かつ
電気的に直接接続されるため、その実装状態における形
態は、きわめて小形かつ薄形になる。On the other hand, since the pellets 31 are mechanically and electrically directly connected by the CCBs of the bumps 32 on the mounting substrate 11, the mounting state thereof is extremely small and thin.
【0045】 半導体装置30において、ペレット3
1の全面が樹脂から成る保護層41によって包囲されて
いるため、ペレット31の機械的強度が高められるとと
もに、電気絶縁性か高められる。In the semiconductor device 30, the pellet 3
Since the entire surface of No. 1 is surrounded by the protective layer 41 made of resin, the mechanical strength of the pellet 31 is enhanced and the electrical insulation is enhanced.
【0046】 バンプ32をペレット31の外周辺部
に配設することにより、CCB法によって形成された各
接続端子23の状態を全て外観検査することができるた
め、CCB法による実装体10の品質および信頼性を高
めることができる。By arranging the bumps 32 on the outer peripheral portion of the pellet 31, it is possible to visually inspect all the states of the connection terminals 23 formed by the CCB method. The reliability can be increased.
【0047】図8は本発明の他の実施例である半導体装
置を示す拡大正面断面図、図9以降は本発明の他の実施
例である半導体装置の製造方法を示す各説明図である。FIG. 8 is an enlarged front sectional view showing a semiconductor device according to another embodiment of the present invention, and FIG. 9 and subsequent drawings are explanatory views showing a method for manufacturing a semiconductor device according to another embodiment of the present invention.
【0048】本実施例2に係る半導体装置30Aが前記
実施例1に係る半導体装置30と異なる点は、絶縁性を
有する樹脂から成る保護層41Aがトランスファ成形法
により成形されており、また、ペレット31の電極パッ
ド34が配設されている主面と反対側の主面にヒートシ
ンク50が接合されているとともに、このヒートシンク
50の一主面が保護層41Aから外部に露出されている
点にある。The semiconductor device 30A according to the second embodiment differs from the semiconductor device 30 according to the first embodiment in that a protective layer 41A made of an insulating resin is formed by a transfer molding method, and pellets are formed. The heat sink 50 is bonded to the main surface of the electrode 31 opposite to the main surface on which the electrode pad 34 is arranged, and one main surface of the heat sink 50 is exposed to the outside from the protective layer 41A. ..
【0049】次に、ヒートシンク50の取付方法および
保護層41Aのトランスファ成形方法について説明す
る。この説明により、本実施例2に係る半導体装置30
Aの構成の詳細が明らかにされる。Next, a method for mounting the heat sink 50 and a transfer molding method for the protective layer 41A will be described. Based on this description, the semiconductor device 30 according to the second embodiment.
Details of the configuration of A are revealed.
【0050】本実施例2において、半導体装置30Aの
製造方法には、図9に示されているヒートシンク専用平
面形状構造物としての多連リードフレーム(以下、専用
多連リードフレームという。)51が使用されている。
この専用多連リードフレーム51は、銅(Cu)等のよ
うな比較的熱伝導性の良好な材料からなる薄板を用い
て、打ち抜きプレス加工またはエッチング加工等のよう
な適当な手段により一体成形されており、この専用多連
リードフレーム51にはヒートシンク専用の単位リード
フレーム(以下、専用単位リードフレームという。)5
2が複数個、一方向に1列に並設されている。In the second embodiment, in the method of manufacturing the semiconductor device 30A, a multiple lead frame (hereinafter referred to as a dedicated multiple lead frame) 51 as a heat sink dedicated planar structure shown in FIG. 9 is used. It is used.
This dedicated multiple lead frame 51 is integrally formed by a suitable means such as punching press working or etching using a thin plate made of a material having relatively good thermal conductivity such as copper (Cu). In this dedicated multiple lead frame 51, a unit lead frame dedicated to a heat sink (hereinafter referred to as a dedicated unit lead frame) 5
2 are arranged in a line in one direction.
【0051】専用単位リードフレーム52は位置決め孔
53aが開設されている外枠53を一対備えており、両
外枠53は一連にそれぞれ延設されている。隣り合う専
用単位リードフレーム52、52間には一対のセクショ
ン枠54が両外枠53、53間に互いに平行に配されて
一体的に架設されており、これら外枠53、セクション
枠54により形成される略長方形の枠体内に専用単位リ
ードフレーム52が構成されている。The dedicated unit lead frame 52 is provided with a pair of outer frames 53 having positioning holes 53a, and both outer frames 53 are extended in series. A pair of section frames 54 are arranged between the outer frames 53, 53 in parallel with each other between the dedicated unit lead frames 52, 52 adjacent to each other, and are integrally constructed. The dedicated unit lead frame 52 is formed in a substantially rectangular frame body.
【0052】各専用単位リードフレーム52において、
外枠53セクション枠54の各コーナ部にはヒートシン
ク吊り部材55がそれぞれ配されて、略45度方向内向
きに一体的に突設されており、各ヒートシンク吊り部材
55の先端部間にはヒートシンク50が架橋されて吊持
されている。In each dedicated unit lead frame 52,
A heat sink suspending member 55 is arranged at each corner portion of the outer frame 53 section frame 54 and integrally protrudes inwardly in a direction of approximately 45 degrees. A heat sink is provided between the tip ends of the heat sink suspending members 55. 50 is bridged and suspended.
【0053】ヒートシンク50はペレット31の平面形
状に対して大きめに形成されており、ヒートシンク51
の外周辺には切欠部56が複数個、周方向に略等間隔に
配されて径方向内向きにそれぞれ切設されている。そし
て、これら切欠部56は後述する保護層41Aの成形後
において、保護層41Aをペレット31に形状的に結合
させるようになっている。The heat sink 50 is formed to be larger than the planar shape of the pellet 31.
A plurality of cutout portions 56 are provided on the outer periphery of the, and are arranged radially inward at substantially equal intervals in the circumferential direction. The cutouts 56 are configured to formally bond the protective layer 41A to the pellet 31 after the protective layer 41A, which will be described later, is formed.
【0054】このように構成された専用多連リードフレ
ーム51には各専用単位リードフレーム52毎にペレッ
ト・ボンディング作業が実施される。このペレット・ボ
ンディング作業は専用多連リードフレーム51が横方向
にピッチ送りされることにより、各専用単位リードフレ
ーム52毎に順次実施される。The pellet-bonding work is carried out for each dedicated unit lead frame 52 on the dedicated multiple lead frame 51 thus constructed. This pellet bonding work is sequentially performed for each dedicated unit lead frame 52 by feeding the dedicated multiple lead frames 51 in the lateral direction with a pitch.
【0055】そして、ペレット・ボンディング作業によ
り、図10に示されているように、前記実施例1と同様
にして製造されたペレット31が、各専用単位リードフ
レーム52におけるヒートシンク50上に同心的に配さ
れて、ヒートシンク50とペレット31との間に形成さ
れたボンディング層57によって機械的に固着されるこ
とによりボンディングされる。ペレットボンディング層
57の形成手段としては、金−シリコン共晶層、はんだ
付け層および銀ペースト接着層等々によるボンディング
法を用いることが可能である。但し、必要に応じて、ペ
レットからヒートシンクへの熱伝達の障壁とならないよ
うに、ボンディング層57を形成することが望ましい。Then, as shown in FIG. 10, the pellet 31 manufactured in the same manner as in the first embodiment is concentrically formed on the heat sink 50 of each dedicated unit lead frame 52 by the pellet bonding operation. It is arranged and bonded by being mechanically fixed by a bonding layer 57 formed between the heat sink 50 and the pellet 31. As a means for forming the pellet bonding layer 57, a bonding method using a gold-silicon eutectic layer, a soldering layer, a silver paste adhesive layer, etc. can be used. However, it is desirable to form the bonding layer 57 so as not to act as a barrier for heat transfer from the pellet to the heat sink, if necessary.
【0056】このようにしてペレット・ボンディングさ
れた専用多連リードフレーム51には、各単位リードフ
レーム毎52に保護層41A群が、図11に示されてい
るようなトランスファ成形装置60が使用されて単位リ
ードフレーム群について同時成形される。For the dedicated multiple lead frame 51 thus pellet-bonded, the protective layer 41A group is used for each unit lead frame 52, and the transfer molding device 60 as shown in FIG. 11 is used. The unit lead frame group is simultaneously molded.
【0057】図11に示されているトランスファ成形装
置はシリンダ装置等(図示せず)によって互いに型締め
される一対の上型61と下型62とを備えており、下型
62の上型61との合わせ面にはキャビティー63が複
数組没設されている。キャビティー63の底面には凹部
70が複数個、ペレット31の各バンプ32にそれぞれ
対応するように没設されている。そして、上型61の合
わせ面にはポット64が開設されており、ポット64に
はシリンダ装置(図示せず)により進退されるプランジ
ャ65が成形材料としてのエポキシ系の樹脂(以下、レ
ジンという。)を送給し得るように挿入されている。The transfer molding apparatus shown in FIG. 11 includes a pair of upper mold 61 and lower mold 62 which are clamped together by a cylinder device or the like (not shown). A plurality of sets of cavities 63 are sunk in the mating surface with. A plurality of recesses 70 are formed on the bottom surface of the cavity 63 so as to correspond to the bumps 32 of the pellet 31, respectively. A pot 64 is provided on the mating surface of the upper die 61, and a plunger 65 that is moved forward and backward by a cylinder device (not shown) is provided in the pot 64 as an epoxy resin (hereinafter referred to as a resin) as a molding material. ) Has been inserted so that it can be sent.
【0058】下型62の合わせ面にはカル66がポット
64との対向位置に配されて没設されているとともに、
複数条のランナ67がポット64にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ67の
他端部はキャビティー63にそれぞれ接続されており、
そのキャビティー63のランナ67との接続部にはゲー
ト68がレジンをキャビティー63内に注入し得るよう
に形成されている。また、下型62の合わせ面には逃げ
凹所69が専用多連リードフレーム51の厚みを逃げ得
るように、その外形よりも若干大きめの長方形で、その
厚さと略等しい寸法の一定深さに没設されている。On the mating surface of the lower mold 62, a cull 66 is arranged at a position facing the pot 64 and is sunk.
A plurality of runners 67 are radially arranged so as to be connected to the pots 64 and are recessed. The other end of each runner 67 is connected to the cavity 63,
A gate 68 is formed at a connection portion of the cavity 63 with the runner 67 so that a resin can be injected into the cavity 63. Further, in order to allow the escape recess 69 to escape the thickness of the dedicated multiple lead frame 51 on the mating surface of the lower mold 62, it is a rectangle slightly larger than its outer shape, and has a constant depth of a dimension substantially equal to the thickness thereof. It is buried.
【0059】前記構成にかかる専用多連リードフレーム
51が用いられて保護層41Aがトランスファ成形され
る場合、下型62における各キャビティー63の開口縁
は各専用単位リードフレーム52における外枠53およ
びセクション枠54の内周辺にそれぞれ略対応される。When the protective multiple layer lead frame 51 having the above structure is used to transfer-mold the protective layer 41A, the opening edges of the cavities 63 in the lower mold 62 are the outer frame 53 of each dedicated unit lead frame 52 and The sections correspond to the inner and outer sides of the section frame 54.
【0060】トランスファ成形時において、前記構成に
かかる専用多連リードフレーム51は下型62に没設さ
れている逃げ凹所69内に、各専用単位リードフレーム
52におけるペレット31が各キャビティー63内にそ
れぞれ収容されるように配されてセットされる。このと
き、ペレット31はヒートシンク50にボンディングさ
れた状態でキャビティー33内において保持されてい
る。また、ペレット31の各バンプ32はキャビティー
63の底面に没設された各凹部70にそれぞれ収容され
る。At the time of transfer molding, the dedicated multiple lead frame 51 according to the above-described structure is placed in the escape recess 69 which is recessed in the lower die 62, and the pellet 31 of each dedicated unit lead frame 52 is placed in each cavity 63. It is arranged and set so as to be housed in each. At this time, the pellet 31 is held in the cavity 33 while being bonded to the heat sink 50. The bumps 32 of the pellet 31 are housed in the recesses 70 that are recessed in the bottom surface of the cavity 63.
【0061】続いて、上型61と下型62とが型締めさ
れ、ポット64からプランジャ65により成形材料とし
てのレジン71がランナ67およびゲート68を通じて
各キャビティー63に送給されて圧入される。Subsequently, the upper die 61 and the lower die 62 are clamped, and the resin 71 as a molding material is fed from the pot 64 to the respective cavities 63 through the runner 67 and the gate 68 by the plunger 65 and press-fitted. ..
【0062】注入後、レジンが熱硬化されて保護層41
Aがペレット31を全体的に包囲するように成形される
と、上型61および下型62は型開きされるとともに、
エジェクタ・ピン(図示せず)により保護層41A群が
離型される。このようにして、ペレット31の略全面に
保護層41Aが成形された専用多連リードフレーム51
はトランスファ成形装置60から脱装される。After the injection, the resin is heat-cured to protect the protective layer 41.
When A is molded so as to entirely surround the pellet 31, the upper mold 61 and the lower mold 62 are opened, and
The ejector pins (not shown) release the protective layer 41A group. In this manner, the dedicated multiple lead frame 51 in which the protective layer 41A is formed on substantially the entire surface of the pellet 31.
Is removed from the transfer molding device 60.
【0063】そして、このように樹脂成形された保護層
41A内部には、ペレット31が樹脂封止されることに
なる。この状態において、ヒートシンク50の一端面は
保護層41Aのバンプ32群と反対側の主面から露出さ
れた状態になっている。また、各バンプ32と対応する
位置には、キャビティー63の底面に没設された各凹部
70により凸部75がそれぞれ形成されている。The pellet 31 is resin-sealed inside the protective layer 41A thus resin-molded. In this state, one end surface of the heat sink 50 is exposed from the main surface of the protective layer 41A opposite to the bump 32 group. Further, at a position corresponding to each bump 32, a convex portion 75 is formed by each concave portion 70 that is recessed in the bottom surface of the cavity 63.
【0064】その後、図12および図13に示されてい
るバンプ修正工程において、保護層41Aについてエッ
チング処理および厚膜形成処理等が実施される。すなわ
ち、まず、図12に示されているように、保護層41の
バンプ側主面にマスキング治具73が当接される。この
とき、各バンプ32に対応して凹部70により形成され
た凸部72がマスキング治具73に開設された窓孔74
にそれぞれ嵌入されるとともに、凸部72は窓孔74か
ら露出される。この凸部72と窓孔74との嵌合によ
り、マスキング治具73と各保護層41Aとは互いに位
置決めされた状態になる。Thereafter, in the bump repairing process shown in FIGS. 12 and 13, the protective layer 41A is subjected to an etching process and a thick film forming process. That is, first, as shown in FIG. 12, the masking jig 73 is brought into contact with the bump-side main surface of the protective layer 41. At this time, the convex portion 72 formed by the concave portion 70 corresponding to each bump 32 has the window hole 74 formed in the masking jig 73.
The projection 72 is exposed through the window hole 74. By fitting the convex portion 72 and the window hole 74, the masking jig 73 and each protective layer 41A are positioned relative to each other.
【0065】次いで、マスキング治具73によって凸部
72群以外のマスキングされた保護層41Aの主面に
は、エッチング処理液がスプレー法や浸漬法等の適当な
手段により接触される。このエッチング液としては、発
煙硝酸等のエポキシ樹脂に対してエッチング加工の可能
なものが使用される。このエッチング処理により、保護
層41Aにおける凸部72が除去されるとともに、各バ
ンプ32の周囲が除去されて、各バンプ32が保護層4
1Aの主面からそれぞれ露出される。Then, the etching treatment liquid is brought into contact with the main surface of the protective layer 41A masked by the masking jig 73 except for the convex portions 72 by an appropriate means such as a spray method or a dipping method. As the etching liquid, a liquid capable of etching an epoxy resin such as fuming nitric acid is used. By this etching process, the convex portion 72 of the protective layer 41A is removed, and the periphery of each bump 32 is removed, so that each bump 32 becomes a protective layer 4.
Each is exposed from the main surface of 1A.
【0066】その後、スクリーン印刷法やスプレー印刷
法等の適当な選択厚膜形成手段により、図13に示され
ているように、各バンプ32のはんだ材から成る本体4
0上にはんだ材層75が補充される。このはんだ材層7
5の補充により、各バンプ32は保護層41Aの上面か
ら適度に突出した状態になる。Thereafter, as shown in FIG. 13, a main body 4 made of a solder material for each bump 32 is formed by an appropriate selective thick film forming means such as a screen printing method or a spray printing method.
0 is replenished with the solder material layer 75. This solder material layer 7
By replenishing each of the bumps 5, the bumps 32 are appropriately projected from the upper surface of the protective layer 41A.
【0067】以上のようにして、ペレット31の表面に
保護層41Aがトランスファ成形され、各バンプ32が
修正された専用多連リードフレーム51は、リード切断
成形工程において各単位リードフレーム52毎に順次、
リード切断装置(図示せず)により、外枠53、セクシ
ョン枠54およびヒートシンク吊り部材55を切り落さ
れる。このようにして、図8に示されている半導体装置
30Aが製造されたことになる。As described above, the dedicated multiple lead frame 51 in which the protective layer 41A is transfer-molded on the surface of the pellet 31 and the bumps 32 are corrected is sequentially manufactured for each unit lead frame 52 in the lead cutting molding process. ,
The outer frame 53, the section frame 54, and the heat sink suspension member 55 are cut off by a lead cutting device (not shown). In this way, the semiconductor device 30A shown in FIG. 8 is manufactured.
【0068】以上のようにして製造された半導体装置3
0Aは、前記実施例1と同様に基板11に実装される。
この場合、必要に応じて、この半導体装置30Aにはヒ
ートシンク50に放熱フィン(図示せず)が取り付けら
れたり、ヒートシンク50が押さえ具(図示せず)によ
り基板11に押さえられて固定されたりする。The semiconductor device 3 manufactured as described above
0A is mounted on the substrate 11 as in the first embodiment.
In this case, if necessary, a radiation fin (not shown) is attached to the heat sink 50 of the semiconductor device 30A, or the heat sink 50 is pressed and fixed to the substrate 11 by a pressing tool (not shown). ..
【0069】この実装状態において、半導体装置30A
が稼働されてペレット31が発熱した場合、その発熱は
ペレット31からヒートシンク50に直接的に熱伝導さ
れるとともに、ヒートシンク50の広い表面積から外気
に放熱されるため、相対的にペレット31は充分に冷却
される。また、ヒートシンク50に放熱フィンや、押さ
え具等が連設されている場合には、ヒートシンク50の
熱が放熱フィンや、押さえ具等を通じてさらに広い範囲
に熱伝導されるため、放熱効果はより一層高くなる。In this mounted state, the semiconductor device 30A
When the pellets 31 are operated and the pellets 31 generate heat, the generated heat is directly conducted from the pellets 31 to the heat sink 50 and is radiated to the outside air from the large surface area of the heat sink 50. To be cooled. In addition, when the heat sink 50 is provided with a radiation fin, a retainer, etc., the heat of the heat sink 50 is conducted to a wider range through the heat radiation fin, the retainer, etc., so that the heat dissipation effect is further enhanced. Get higher
【0070】前記実施例2によれば、前記実施例1の効
果に加えて次の効果が得られる。 ペレット31にヒ
ートシンク50を直接的にボンディングすることによ
り、ペレット31の発熱をヒートシンク50に熱伝導に
よって効果的に伝播して保護層41Aの外部に効果的に
放出させることができるため、高い放熱性能を確保する
ことができる。According to the second embodiment, the following effects can be obtained in addition to the effects of the first embodiment. By directly bonding the heat sink 50 to the pellet 31, the heat generated in the pellet 31 can be effectively propagated to the heat sink 50 by heat conduction and can be effectively released to the outside of the protective layer 41A. Can be secured.
【0071】 保護層41Aをトランスファ成形法に
よって成形することにより、この保護層41Aを緻密で
強固に構築することができるため、機械的強度および電
気絶縁性を高めることができるとともに、耐湿性を高め
ることができる。By molding the protective layer 41A by the transfer molding method, the protective layer 41A can be densely and strongly constructed, so that the mechanical strength and the electrical insulating property can be enhanced and the moisture resistance can be enhanced. be able to.
【0072】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。Although the invention made by the present inventor has been specifically described based on the embodiments, the invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.
【0073】例えば、保護層41、41Aは、ペレット
の全面を包囲するように形成するに限らず、ペレットの
少なくともバンプ群が形成された主面のみを被覆するよ
うに形成してもよい。また、保護層は逆にバンプ群が形
成された主面以外の面を被覆するように形成してもよ
い。For example, the protective layers 41 and 41A are not limited to be formed so as to surround the entire surface of the pellet, but may be formed so as to cover at least the main surface of the pellet on which the bump group is formed. Alternatively, the protective layer may be formed so as to cover the surface other than the main surface on which the bump group is formed.
【0074】また、バンプは、はんだ材料を用いて形成
するに限らず、アルミニウムや銀または金、その他の導
電性および熱可溶性を有する材料を用いて形成すること
ができる。Further, the bump is not limited to be formed by using a solder material, but can be formed by using aluminum, silver or gold, or any other conductive and heat-soluble material.
【0075】さらに、バンプはペレットの周辺部にのみ
配設するに限らず、中央部にも配設することができる。Further, the bumps can be arranged not only in the peripheral portion of the pellet but also in the central portion.
【0076】電気配線およびスルーホール導体を形成す
るための材料としては、銅を用いるに限らず、アルミニ
ウム等を用いてもよいし、接着金属層を形成するための
材料としては、チタンを用いるに限らず、クロム等を用
いてもよい。The material for forming the electric wiring and the through-hole conductor is not limited to copper, but aluminum or the like may be used, and titanium is used as the material for forming the adhesive metal layer. Not limited to this, chrome or the like may be used.
【0077】電気配線層は、2層に形成するに限らず、
1層に形成してもよいし、3層以上に形成してもよい。The electric wiring layer is not limited to two layers,
It may be formed in one layer, or may be formed in three or more layers.
【0078】ペレットを基板にフリップチップ・ボンデ
ィングする方法としては、CCB法を使用するに限ら
ず、他のフリップチップ法を使用してもよい。The method of flip-chip bonding the pellet to the substrate is not limited to the CCB method, but another flip-chip method may be used.
【0079】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるコンピ
ュータのモジュールに使用される半導体集積回路装置に
適用した場合について説明したが、それに限定されるも
のではなく、ペレットが基板にフリップチップ法により
ボンディングされるトランジスタやダイオード、半導体
回路装置等の半導体装置全般に適用することができる。
特に、本発明は、ペレットサイズが大きい場合に適用し
て、優れた効果が得られる。In the above description, the case where the invention made by the present inventor is mainly applied to the semiconductor integrated circuit device used for the module of the computer which is the background field of application has been described, but the invention is not limited thereto. Instead, it can be applied to all semiconductor devices such as transistors, diodes, and semiconductor circuit devices in which pellets are bonded to a substrate by a flip chip method.
In particular, the present invention is applied when the pellet size is large, and excellent effects can be obtained.
【0080】[0080]
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。The effects obtained by the typical ones of the inventions disclosed in the present application will be briefly described as follows.
【0081】半導体ペレットの少なくとも電極パッド群
が形成された主面に、絶縁性を有する樹脂から成る保護
層が各バンプがそれぞれ露出するように形成されている
ため、半導体ペレットは保護層により充分に保護される
ことになる。Since at least the main surface of the semiconductor pellet on which the electrode pad group is formed is formed with a protective layer made of an insulating resin so that each bump is exposed, the semiconductor pellet is sufficiently protected by the protective layer. Will be protected.
【0082】他方、半導体ペレットは各バンプが実装基
板にボンディングされることによって、機械的かつ電気
的に直接接続されるため、その実装状態における形態
は、小形かつ薄形になる。On the other hand, since the semiconductor pellet is mechanically and electrically directly connected by bonding each bump to the mounting substrate, the mounting state becomes small and thin.
【図1】図1は本発明の一実施例である半導体装置を示
す拡大正面断面図である。FIG. 1 is an enlarged front sectional view showing a semiconductor device according to an embodiment of the present invention.
【図2】その斜視図である。FIG. 2 is a perspective view thereof.
【図3】その実装基板への実装状態を示す一部省略正面
断面図である。FIG. 3 is a partially omitted front sectional view showing a mounting state on the mounting board.
【図4】それに使用されている実装基板を示す一部切断
斜視図である。FIG. 4 is a partially cutaway perspective view showing a mounting substrate used therein.
【図5】その一部省略正面断面図である。FIG. 5 is a partially omitted front cross-sectional view thereof.
【図6】本発明の一実施例である半導体装置の製造方法
における保護層形成工程のポッティング処理を示す正面
断面図である。FIG. 6 is a front cross-sectional view showing the potting process in the protective layer forming step in the method for manufacturing a semiconductor device which is an embodiment of the present invention.
【図7】本発明の一実施例である半導体装置の製造方法
における保護層形成工程のポッティング後を示す正面断
面図である。FIG. 7 is a front sectional view showing the state after potting in the protective layer forming step in the method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図8】本発明の他の実施例である半導体装置を示す拡
大正面断面図である。FIG. 8 is an enlarged front sectional view showing a semiconductor device according to another embodiment of the present invention.
【図9】本発明の他の実施例である半導体装置の製造方
法に使用されるヒートシンク専用多連リードフレームを
示す一部省略平面図である。FIG. 9 is a partially omitted plan view showing a heat sink dedicated multiple lead frame used in a method of manufacturing a semiconductor device according to another embodiment of the present invention.
【図10】そのペレット・ボンディング後を示す正面断
面図である。FIG. 10 is a front sectional view showing the state after the pellet bonding.
【図11】その保護層のトランスファ成形工程を示す一
部省略正面断面図である。FIG. 11 is a partially omitted front sectional view showing a transfer molding step of the protective layer.
【図12】そのバンプの露出工程を示す一部省略正面断
面図である。FIG. 12 is a partially omitted front sectional view showing the bump exposing process.
【図13】そのバンプの修正工程を示す一部省略正面断
面図である。FIG. 13 is a partially omitted front cross-sectional view showing the bump correction process.
11…基板、12…ベース、13…第1絶縁層、14…
第1電気配線(第1配線)、15…第2絶縁層、16…
第2電気配線(第2配線)、17…スルーホール、18
…スルーホール導体、19…保護絶縁層、20…第2の
スルーホール、21…スルーホール導体、22…パッ
ド、23…接続端子、30…半導体装置、31…ペレッ
ト、32…バンプ、33…絶縁膜、34…電気配線、3
5…パッシベーション膜、36…スルーホール、37…
第1下地層、38…第2下地層、39…第3下地層、4
0…本体、41、41A…保護層、42…ポッティング
樹脂、43…ポッティング処理槽、44…処理治具、4
5…ハンドラ、50…ヒートシンク、51…ヒートシン
ク専用多連リードフレーム、52…専用単位リードフレ
ーム、53…外枠、54…セクション枠、55…ヒート
シンク吊り部材、56…切欠部、57…ボンディング
層、60…トランスファ成形装置、61…上型、62…
下型、63…キャビティー、64…ポット、65…プラ
ンジャ、66…カル、67…ランナ、68…ゲート、6
9…凹所、70…凹部、71…レジン、72…凸部、7
3…マスキング治具、74…窓孔、75…はんだ材層。11 ... Substrate, 12 ... Base, 13 ... First insulating layer, 14 ...
First electric wiring (first wiring), 15 ... Second insulating layer, 16 ...
2nd electric wiring (2nd wiring), 17 ... through hole, 18
... through-hole conductor, 19 ... protective insulating layer, 20 ... second through-hole, 21 ... through-hole conductor, 22 ... pad, 23 ... connection terminal, 30 ... semiconductor device, 31 ... pellet, 32 ... bump, 33 ... insulation Membrane, 34 ... Electrical wiring, 3
5 ... Passivation film, 36 ... Through hole, 37 ...
First underlayer, 38 ... Second underlayer, 39 ... Third underlayer, 4
0 ... Main body, 41, 41A ... Protective layer, 42 ... Potting resin, 43 ... Potting treatment tank, 44 ... Treatment jig, 4
5 ... Handler, 50 ... Heat sink, 51 ... Heat sink dedicated multiple lead frame, 52 ... Dedicated unit lead frame, 53 ... Outer frame, 54 ... Section frame, 55 ... Heat sink hanging member, 56 ... Notch portion, 57 ... Bonding layer, 60 ... Transfer molding device, 61 ... Upper mold, 62 ...
Lower mold, 63 ... Cavity, 64 ... Pot, 65 ... Plunger, 66 ... Cull, 67 ... Runner, 68 ... Gate, 6
9 ... Recess, 70 ... Recess, 71 ... Resin, 72 ... Convex, 7
3 ... Masking jig, 74 ... Window hole, 75 ... Solder material layer.
Claims (6)
に、この電子回路を外部に電気的に引き出すための電極
パッドが複数個形成されているとともに、各電極パッド
に実装基板に電気的かつ機械的に接続されるバンプがそ
れぞれ突設されており、さらに、この半導体ペレットの
少なくとも前記電極パッド群が形成された主面に、絶縁
性を有する樹脂から成る保護層が前記各バンプがそれぞ
れ露出するように形成されていることを特徴とする半導
体装置。1. A semiconductor pellet having an electronic circuit formed therein is formed with a plurality of electrode pads for electrically drawing the electronic circuit to the outside, and each electrode pad is electrically and mechanically mounted on a mounting substrate. Bumps that are electrically connected to each other are projected, and a protective layer made of an insulating resin is exposed on at least the main surface of the semiconductor pellet on which the electrode pad group is formed. A semiconductor device characterized by being formed as described above.
周辺部にそれぞれ配設されていることを特徴とする請求
項1記載の半導体装置。2. The semiconductor device according to claim 1, wherein the electrode pad group is arranged on the outer peripheral portion of the semiconductor pellet, respectively.
ヒートシンクが接合されており、このヒートシンクが前
記保護層から外部に露出されていることを特徴とする請
求項1または請求項2に記載の半導体装置。3. The semiconductor device according to claim 1, wherein a heat sink is bonded to at least a part of the semiconductor pellet, and the heat sink is exposed to the outside from the protective layer. ..
る工程と、半導体ペレットに前記電子回路を外部に電気
的に引き出すための電極パッドが複数個形成される工程
と、各電極パッドに実装基板に電気的かつ機械的に接続
されるバンプがそれぞれ突設される工程と、半導体ペレ
ットの少なくとも前記電極パッド群が形成された主面
に、絶縁性を有する樹脂から成る保護層が前記各バンプ
がそれぞれ露出するように形成される工程とを備えてい
ることを特徴とする半導体装置の製造方法。4. A step of forming an electronic circuit on a semiconductor pellet, a step of forming a plurality of electrode pads on the semiconductor pellet for electrically drawing the electronic circuit to the outside, and a step of mounting each electrode pad on a mounting substrate. A step of providing bumps that are electrically and mechanically connected to each other, and a protective layer made of an insulative resin is formed on the main surface of the semiconductor pellet on which at least the electrode pad group is formed. And a step of forming so as to expose the semiconductor device.
ィング法により実施されるように構成されていることを
特徴とする請求項4記載の半導体装置の製造方法。5. The method of manufacturing a semiconductor device according to claim 4, wherein the step of forming the protective layer is configured to be performed by a potting method.
スファ成形法により実施されるように構成されているこ
とを特徴とする請求項4記載の半導体装置の製造方法。6. The method for manufacturing a semiconductor device according to claim 4, wherein the step of forming the protective layer is configured to be performed by a transfer molding method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24441691A JPH0562980A (en) | 1991-08-29 | 1991-08-29 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24441691A JPH0562980A (en) | 1991-08-29 | 1991-08-29 | Semiconductor device and manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0562980A true JPH0562980A (en) | 1993-03-12 |
Family
ID=17118342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24441691A Pending JPH0562980A (en) | 1991-08-29 | 1991-08-29 | Semiconductor device and manufacture thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0562980A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5967785A (en) * | 1996-06-12 | 1999-10-19 | Funai Electric Co. Ltd. | Cable holder and cable fixing method |
US6285085B1 (en) * | 1997-08-13 | 2001-09-04 | Citizen Watch Co., Ltd. | Semiconductor device, method of fabricating the same and structure for mounting the same |
JP2001351937A (en) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | Semiconductor device |
US6765293B2 (en) | 2000-05-12 | 2004-07-20 | Nec Corporation | Electrode structure of a carrier substrate of a semiconductor device |
US7023027B2 (en) | 2001-11-22 | 2006-04-04 | Renesas Technology Corp. | Diode package having an anode and a cathode formed on one surface of a diode chip |
WO2016084767A1 (en) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | Circular support substrate for semiconductor |
JP2017199937A (en) * | 2017-08-01 | 2017-11-02 | 新光電気工業株式会社 | Electronic component built-in substrate and method for manufacturing the same |
-
1991
- 1991-08-29 JP JP24441691A patent/JPH0562980A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5967785A (en) * | 1996-06-12 | 1999-10-19 | Funai Electric Co. Ltd. | Cable holder and cable fixing method |
US6285085B1 (en) * | 1997-08-13 | 2001-09-04 | Citizen Watch Co., Ltd. | Semiconductor device, method of fabricating the same and structure for mounting the same |
US6765293B2 (en) | 2000-05-12 | 2004-07-20 | Nec Corporation | Electrode structure of a carrier substrate of a semiconductor device |
JP2001351937A (en) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | Semiconductor device |
US7023027B2 (en) | 2001-11-22 | 2006-04-04 | Renesas Technology Corp. | Diode package having an anode and a cathode formed on one surface of a diode chip |
WO2016084767A1 (en) * | 2014-11-27 | 2016-06-02 | 国立研究開発法人産業技術総合研究所 | Circular support substrate for semiconductor |
JPWO2016084767A1 (en) * | 2014-11-27 | 2017-09-28 | 国立研究開発法人産業技術総合研究所 | Circular support substrate for semiconductor |
US10163674B2 (en) | 2014-11-27 | 2018-12-25 | National Institute Of Advanced Industrial Science And Technology | Circular support substrate for semiconductor |
JP2017199937A (en) * | 2017-08-01 | 2017-11-02 | 新光電気工業株式会社 | Electronic component built-in substrate and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6441475B2 (en) | Chip scale surface mount package for semiconductor device and process of fabricating the same | |
US6790710B2 (en) | Method of manufacturing an integrated circuit package | |
US5843808A (en) | Structure and method for automated assembly of a tab grid array package | |
JP3420057B2 (en) | Resin-sealed semiconductor device | |
US7364944B2 (en) | Method for fabricating thermally enhanced semiconductor package | |
JP3142723B2 (en) | Semiconductor device and manufacturing method thereof | |
US6429508B1 (en) | Semiconductor package having implantable conductive lands and method for manufacturing the same | |
US7015072B2 (en) | Method of manufacturing an enhanced thermal dissipation integrated circuit package | |
US6316287B1 (en) | Chip scale surface mount packages for semiconductor device and process of fabricating the same | |
US20040046241A1 (en) | Method of manufacturing enhanced thermal dissipation integrated circuit package | |
US7271032B1 (en) | Leadless plastic chip carrier with etch back pad singulation | |
US20020119603A1 (en) | Semiconductor device and method of manufacturing same | |
US20020117762A1 (en) | Surface mountable chip type semiconductor device and manufacturing method | |
JP3269025B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH0562980A (en) | Semiconductor device and manufacture thereof | |
JP2000040676A (en) | Manufacture of semiconductor device | |
JP2000150705A (en) | Semiconductor device and manufacture thereof | |
JP3655338B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
CN111199924A (en) | Semiconductor packaging structure and manufacturing method thereof | |
JPH08241940A (en) | Semiconductor device and its manufacture | |
JP3628991B2 (en) | Semiconductor device and manufacturing method thereof | |
TW202226464A (en) | Multi-layer semiconductor package with stacked passive components | |
TWI283048B (en) | New package system for discrete devices | |
JP4130277B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
JP2000091339A (en) | Semiconductor device and its manufacture |