JPH05315285A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05315285A JPH05315285A JP11485492A JP11485492A JPH05315285A JP H05315285 A JPH05315285 A JP H05315285A JP 11485492 A JP11485492 A JP 11485492A JP 11485492 A JP11485492 A JP 11485492A JP H05315285 A JPH05315285 A JP H05315285A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- dopant
- layer
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】微細なコンタクト孔においても、コンタクト抵
抗を十分に低減した半導体装置及びその製造方法を提供
する。 【構成】半導体基板１上の層間絶縁膜８にコンタクト孔
１６を形成し、これにドーパントを含有した反応ガスを
用いた化学気相成長法を行い、前記コンタクト孔１６内
及び層間絶縁膜８上に、当該ドーパントを含有した高融
点金属層１４を形成した後、熱処理を行ない、高融点金
属シリサイド層９を形成し、前記半導体基板１の高融点
金属シリサイド層９と接触する部分に、高濃度キャリア
濃度領域を形成した。
抗を十分に低減した半導体装置及びその製造方法を提供
する。 【構成】半導体基板１上の層間絶縁膜８にコンタクト孔
１６を形成し、これにドーパントを含有した反応ガスを
用いた化学気相成長法を行い、前記コンタクト孔１６内
及び層間絶縁膜８上に、当該ドーパントを含有した高融
点金属層１４を形成した後、熱処理を行ない、高融点金
属シリサイド層９を形成し、前記半導体基板１の高融点
金属シリサイド層９と接触する部分に、高濃度キャリア
濃度領域を形成した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、特に、コンタクト抵抗を低減した半導体
装置及びその製造方法に関する。
造方法に係り、特に、コンタクト抵抗を低減した半導体
装置及びその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の配線工程では、層間
絶縁膜にコンタクト孔を形成した後、金属材料を被着し
て配線の形成を行っているが、半導体装置の微細化及び
高集積化により、コンタクト孔のアスペクト比が大きく
なると、当該コンタクト孔内や段差部において、配線が
断線する可能性が高くなる。このため、前記コンタクト
孔内に、高融点金属シリサイド、高融点金属ナイトライ
ド、高融点金属等を埋め込んだ後に、Ａｌ等の金属配線
を形成する方法をとっている。そして、前記コンタクト
孔を介して、半導体基板と直接接触する金属としては、
一般的に、スパッタ法で形成したチタン（Ｔｉ）薄膜
に、熱処理を施して形成したチタンシリサイド（ＴｉＳ
ｉ2 ）が用いられている。
絶縁膜にコンタクト孔を形成した後、金属材料を被着し
て配線の形成を行っているが、半導体装置の微細化及び
高集積化により、コンタクト孔のアスペクト比が大きく
なると、当該コンタクト孔内や段差部において、配線が
断線する可能性が高くなる。このため、前記コンタクト
孔内に、高融点金属シリサイド、高融点金属ナイトライ
ド、高融点金属等を埋め込んだ後に、Ａｌ等の金属配線
を形成する方法をとっている。そして、前記コンタクト
孔を介して、半導体基板と直接接触する金属としては、
一般的に、スパッタ法で形成したチタン（Ｔｉ）薄膜
に、熱処理を施して形成したチタンシリサイド（ＴｉＳ
ｉ2 ）が用いられている。
【０００３】近年、半導体装置のデザインルールが、サ
ブミクロンのオーダーからディープサブミクロンのオー
ダーに入る範囲でのコンタクト孔は、その直径が０．６
μｍ以下と小さく、また、アスペクト比が１以上とな
る。従って、前記Ｔｉ薄膜の形成手段としては、微細な
コンタクト孔底部にＴｉ薄膜を制御性良く形成できる化
学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ、以下、『ＣＶＤ』という）法が用いられ
ている。このＣＶＤ法では、反応ガスとして、四塩化チ
タン（ＴｉＣｌ4 ）、窒素（Ｎ2 ）、水素（Ｈ2 ）等を
用いる方法が一般的であるが、Ｔｉを含む有機金属ガス
を原料ガスとするＴｉ薄膜の形成方法も紹介されてい
る。また、電子サイクロトン共鳴化学気相蒸着（Ｅｌｅ
ｃｔｒｏｎＣｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ、
以下、『ＥＣＲ』という）−ＣＶＤ法によるＴｉ薄膜の
形成方法も考案されている。
ブミクロンのオーダーからディープサブミクロンのオー
ダーに入る範囲でのコンタクト孔は、その直径が０．６
μｍ以下と小さく、また、アスペクト比が１以上とな
る。従って、前記Ｔｉ薄膜の形成手段としては、微細な
コンタクト孔底部にＴｉ薄膜を制御性良く形成できる化
学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ、以下、『ＣＶＤ』という）法が用いられ
ている。このＣＶＤ法では、反応ガスとして、四塩化チ
タン（ＴｉＣｌ4 ）、窒素（Ｎ2 ）、水素（Ｈ2 ）等を
用いる方法が一般的であるが、Ｔｉを含む有機金属ガス
を原料ガスとするＴｉ薄膜の形成方法も紹介されてい
る。また、電子サイクロトン共鳴化学気相蒸着（Ｅｌｅ
ｃｔｒｏｎＣｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ、
以下、『ＥＣＲ』という）−ＣＶＤ法によるＴｉ薄膜の
形成方法も考案されている。
【０００４】一方、微細なコンタクト孔のコンタクト抵
抗を低減させる方法としては、半導体基板にとってのｎ
型またはｐ型ドーパント（不純物）をスパッタターゲッ
ト中に含有させ、これをスパッタし、前記ドーパントを
含有するＴｉ薄膜を形成した後、熱処理を行うことで、
コンタクト抵抗を低減させるスパッタ方法が知られてい
る。即ち、前記Ｔｉ薄膜中に含有したドーパントを熱処
理により半導体基板中に拡散して、この部分のドーピン
グレベルを上げて、この部分に、キャリア領域を形成す
ることで、当該半導体基板表面のコンタクト抵抗を低減
した半導体装置を提供していた。
抗を低減させる方法としては、半導体基板にとってのｎ
型またはｐ型ドーパント（不純物）をスパッタターゲッ
ト中に含有させ、これをスパッタし、前記ドーパントを
含有するＴｉ薄膜を形成した後、熱処理を行うことで、
コンタクト抵抗を低減させるスパッタ方法が知られてい
る。即ち、前記Ｔｉ薄膜中に含有したドーパントを熱処
理により半導体基板中に拡散して、この部分のドーピン
グレベルを上げて、この部分に、キャリア領域を形成す
ることで、当該半導体基板表面のコンタクト抵抗を低減
した半導体装置を提供していた。
【０００５】
【発明が解決しようとする課題】しかしながら、前記Ｃ
ＶＤ法で形成した半導体装置は、半導体基板とチタンシ
リサイドとのコンタクト抵抗を低減することができない
という問題があった。また、前記スパッタ法で形成した
半導体装置は、半導体基板とチタンシリサイドとの界面
に、キャリア領域を形成して、コンタクト抵抗を低減し
ているが、コンタクト孔の直径が０．６μｍ以下と微細
になると、素子動作特性上問題のない値までコンタクト
抵抗を低減することが困難であるという問題があった。
即ち、素子の微細化が進むと、コンタクト抵抗低減を目
的としたコンタクト面へのドーパント導入量（ドーズ
量）が制限されるため、コンタクト抵抗を十分に低減す
るために必要な量のドーパントを導入することができ
ず、結果的に前記高濃度キャリア領域のキャリア密度が
低下してしまうためである。
ＶＤ法で形成した半導体装置は、半導体基板とチタンシ
リサイドとのコンタクト抵抗を低減することができない
という問題があった。また、前記スパッタ法で形成した
半導体装置は、半導体基板とチタンシリサイドとの界面
に、キャリア領域を形成して、コンタクト抵抗を低減し
ているが、コンタクト孔の直径が０．６μｍ以下と微細
になると、素子動作特性上問題のない値までコンタクト
抵抗を低減することが困難であるという問題があった。
即ち、素子の微細化が進むと、コンタクト抵抗低減を目
的としたコンタクト面へのドーパント導入量（ドーズ
量）が制限されるため、コンタクト抵抗を十分に低減す
るために必要な量のドーパントを導入することができ
ず、結果的に前記高濃度キャリア領域のキャリア密度が
低下してしまうためである。
【０００６】また、前記コンタクト孔が微細化するに伴
って、コンタクト面積も小さくなるため、コンタクト抵
抗率そのものが、より低い値にならないと、コンタクト
抵抗を十分に低減することができないという問題があっ
た。本発明は、このような問題を解決することを課題と
するものであり、微細なコンタクト孔においても、コン
タクト抵抗を十分に低減した半導体装置及びその製造方
法を提供することを目的とする。
って、コンタクト面積も小さくなるため、コンタクト抵
抗率そのものが、より低い値にならないと、コンタクト
抵抗を十分に低減することができないという問題があっ
た。本発明は、このような問題を解決することを課題と
するものであり、微細なコンタクト孔においても、コン
タクト抵抗を十分に低減した半導体装置及びその製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、半導体基板上の絶縁膜にコンタクト孔を
開口し、当該コンタクト孔内に高融点金属シリサイド層
を形成して、前記半導体基板と高融点金属シリサイド層
とを接触させた半導体装置において、前記半導体基板と
高融点金属シリサイド層との界面に、膜状の高濃度キャ
リア層を形成したことを特徴とする半導体装置を提供す
るものである。
に、本発明は、半導体基板上の絶縁膜にコンタクト孔を
開口し、当該コンタクト孔内に高融点金属シリサイド層
を形成して、前記半導体基板と高融点金属シリサイド層
とを接触させた半導体装置において、前記半導体基板と
高融点金属シリサイド層との界面に、膜状の高濃度キャ
リア層を形成したことを特徴とする半導体装置を提供す
るものである。
【０００８】そして、半導体基板上の絶縁膜に、コンタ
クト孔を形成する第１工程と、ドーパントを含有した反
応ガスを用いた化学気相成長法を行い、前記コンタクト
孔内及び絶縁膜上に、当該ドーパントを含有した高融点
金属層を形成する第２工程と、前記ドーパントを含有し
た高融点金属層が形成された半導体基板に熱処理を行う
第３工程と、を含むことを特徴とする半導体装置の製造
方法を提供するものである。
クト孔を形成する第１工程と、ドーパントを含有した反
応ガスを用いた化学気相成長法を行い、前記コンタクト
孔内及び絶縁膜上に、当該ドーパントを含有した高融点
金属層を形成する第２工程と、前記ドーパントを含有し
た高融点金属層が形成された半導体基板に熱処理を行う
第３工程と、を含むことを特徴とする半導体装置の製造
方法を提供するものである。
【０００９】
【作用】請求項１記載の半導体装置によれば、前記半導
体基板と高融点金属シリサイド層との界面に、膜状の高
濃度キャリア層を形成したため、当該高濃度キャリア層
のキャリア密度を常に高く保つことができる。従って、
半導体基板と高融点金属シリサイド層とのコンタクト抵
抗を十分に低減することができる。
体基板と高融点金属シリサイド層との界面に、膜状の高
濃度キャリア層を形成したため、当該高濃度キャリア層
のキャリア密度を常に高く保つことができる。従って、
半導体基板と高融点金属シリサイド層とのコンタクト抵
抗を十分に低減することができる。
【００１０】そして、請求項２記載の発明によれば、ド
ーパントを含有した反応ガスを用いた化学気相成長法に
より、ドーパントを含有した高融点金属層を形成した
後、これに熱処理を行うことで、当該ドーパントを含有
した高融点金属層を構成する高融点金属と半導体基板
（シリコン）とが反応するため、高融点金属シリサイド
層を形成することができる。また、前記ドーパントを含
有した高融点金属層内のドーパント量は、十分に確保す
ることができるため、当該ドーパントは、前記高融点金
属シリサイド層と接触する半導体基板表面に十分な量で
に拡散し、この部分のキャリア濃度を増大させることが
できる。従って、半導体基板と高融点金属シリサイド層
とのコンタクト抵抗を低減することができる。また、前
記高融点金属層に含有しているドーパントは、例えば、
５００〜８００℃程度の低温熱処理により、半導体基板
表面に拡散することができる。このため、従来、高温熱
処理により発生していた寄生容量の増大を防止し、素子
の動作速度が高速化することができる。
ーパントを含有した反応ガスを用いた化学気相成長法に
より、ドーパントを含有した高融点金属層を形成した
後、これに熱処理を行うことで、当該ドーパントを含有
した高融点金属層を構成する高融点金属と半導体基板
（シリコン）とが反応するため、高融点金属シリサイド
層を形成することができる。また、前記ドーパントを含
有した高融点金属層内のドーパント量は、十分に確保す
ることができるため、当該ドーパントは、前記高融点金
属シリサイド層と接触する半導体基板表面に十分な量で
に拡散し、この部分のキャリア濃度を増大させることが
できる。従って、半導体基板と高融点金属シリサイド層
とのコンタクト抵抗を低減することができる。また、前
記高融点金属層に含有しているドーパントは、例えば、
５００〜８００℃程度の低温熱処理により、半導体基板
表面に拡散することができる。このため、従来、高温熱
処理により発生していた寄生容量の増大を防止し、素子
の動作速度が高速化することができる。
【００１１】
【実施例】次に、本発明に係る一実施例について、図面
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程を示す一部断面図であ
る。図１に示す工程では、ｎ型ウエル領域２が形成され
た半導体基板１上の所望位置に、ゲート酸化膜３を介し
てゲート電極４を形成する。次に、前記ゲート電極４を
マスクとして、ドーズ量＝４．０×１０13ｃｍ-2程度、
エネルギー＝４０ｋｅＶ程度で、ＢＦ2 をイオン注入し
た後、前記ゲート酸化膜３及びゲート電極４の側壁に、
サイドウォール５を形成し、これをマスクとして、さら
に、ドーズ量＝２．０×１０15ｃｍ-2程度、エネルギー
＝４０ｋｅＶ程度で、ＢＦ2 をイオン注入し、これに、
９００℃程度の温度で熱処理を行い、ｐ- 層７及びｐ+
拡散層１０からなるソース１７、ｐ- 層７及びｐ+ 拡散
層１０からなるドレイン１８を形成する。
を参照して説明する。図１ないし図４は、本発明の実施
例に係る半導体装置の製造工程を示す一部断面図であ
る。図１に示す工程では、ｎ型ウエル領域２が形成され
た半導体基板１上の所望位置に、ゲート酸化膜３を介し
てゲート電極４を形成する。次に、前記ゲート電極４を
マスクとして、ドーズ量＝４．０×１０13ｃｍ-2程度、
エネルギー＝４０ｋｅＶ程度で、ＢＦ2 をイオン注入し
た後、前記ゲート酸化膜３及びゲート電極４の側壁に、
サイドウォール５を形成し、これをマスクとして、さら
に、ドーズ量＝２．０×１０15ｃｍ-2程度、エネルギー
＝４０ｋｅＶ程度で、ＢＦ2 をイオン注入し、これに、
９００℃程度の温度で熱処理を行い、ｐ- 層７及びｐ+
拡散層１０からなるソース１７、ｐ- 層７及びｐ+ 拡散
層１０からなるドレイン１８を形成する。
【００１２】次いで、前記ソース１７及びドレイン１８
が形成された半導体基板１上に、層間絶縁膜８を形成
し、これをパターニングして、コンタクト径が０．５μ
ｍ程度のコンタクト孔１６を開口する。尚、符号６は、
ソース１７とドレイン１８との間に形成されたチャネル
層である。次に、図２に示す工程では、図１に示す工程
で露出した半導体基板１及び層間絶縁膜８に、反応ガス
として、ＴｉＣｌ4 、Ｈ2 、Ａｒ、Ｂ2 Ｈ6 を用いたＥ
ＣＲ−ＣＶＤを行い、膜厚＝２００Å程度のドーパント
を含有した高融点金属層１４を形成する。この時、前記
ＴｉＣｌ4 とＢ2 Ｈ6 は、 ２ＴｉＣｌ4 ＋Ｂ2 Ｈ6 ＝Ｔｉ2 Ｂ5 ＋１０ＨＣｌ のように反応して、前記半導体基板１上に、Ｔｉ2 Ｂ5
を含むＴｉ層（ドーパントを含有した高融点金属層１
４）が形成される。
が形成された半導体基板１上に、層間絶縁膜８を形成
し、これをパターニングして、コンタクト径が０．５μ
ｍ程度のコンタクト孔１６を開口する。尚、符号６は、
ソース１７とドレイン１８との間に形成されたチャネル
層である。次に、図２に示す工程では、図１に示す工程
で露出した半導体基板１及び層間絶縁膜８に、反応ガス
として、ＴｉＣｌ4 、Ｈ2 、Ａｒ、Ｂ2 Ｈ6 を用いたＥ
ＣＲ−ＣＶＤを行い、膜厚＝２００Å程度のドーパント
を含有した高融点金属層１４を形成する。この時、前記
ＴｉＣｌ4 とＢ2 Ｈ6 は、 ２ＴｉＣｌ4 ＋Ｂ2 Ｈ6 ＝Ｔｉ2 Ｂ5 ＋１０ＨＣｌ のように反応して、前記半導体基板１上に、Ｔｉ2 Ｂ5
を含むＴｉ層（ドーパントを含有した高融点金属層１
４）が形成される。
【００１３】次いで、前記ドーパントを含有した高融点
金属層１４に、反応ガスとして、ＴｉＣｌ4 、Ｈ2 、Ａ
ｒ、Ｎ2 を用いたＥＲＣ−ＣＶＤを行い、膜厚＝５００
Å程度の高融点金属ナイトライド層（ＴｉＮ層）１５を
形成する。次に、図３に示す工程では、図２に示す工程
で得た半導体基板１に、８００℃程度の温度で、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）
を行い、半導体基板１とドーパントを含有した高融点金
属層１４とを反応させ、高融点金属シリサイド層９を形
成する。また、これと同時に、ドーパントを含有した高
融点金属層１４のドーパントが、半導体基板１表面に拡
散する。このようにして、前記半導体基板１の高融点金
属シリサイド層９と接触する部分に、ドーパントが拡散
された高濃度キャリア領域１１を形成する。
金属層１４に、反応ガスとして、ＴｉＣｌ4 、Ｈ2 、Ａ
ｒ、Ｎ2 を用いたＥＲＣ−ＣＶＤを行い、膜厚＝５００
Å程度の高融点金属ナイトライド層（ＴｉＮ層）１５を
形成する。次に、図３に示す工程では、図２に示す工程
で得た半導体基板１に、８００℃程度の温度で、ＲＴＡ
（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）
を行い、半導体基板１とドーパントを含有した高融点金
属層１４とを反応させ、高融点金属シリサイド層９を形
成する。また、これと同時に、ドーパントを含有した高
融点金属層１４のドーパントが、半導体基板１表面に拡
散する。このようにして、前記半導体基板１の高融点金
属シリサイド層９と接触する部分に、ドーパントが拡散
された高濃度キャリア領域１１を形成する。
【００１４】次いで、前記高融点金属ナイトライド層１
５上に、ＣＶＤ法によりタングステン（Ｗ）層を形成し
た後、エッチバックし、前記コンタクト孔１６内にＷを
埋め込み、タングステンプラグ１２を形成する。次に、
図４に示す工程では、図３に示す工程で得た半導体基板
１上に、所望パターンの金属配線１３を形成する。
５上に、ＣＶＤ法によりタングステン（Ｗ）層を形成し
た後、エッチバックし、前記コンタクト孔１６内にＷを
埋め込み、タングステンプラグ１２を形成する。次に、
図４に示す工程では、図３に示す工程で得た半導体基板
１上に、所望パターンの金属配線１３を形成する。
【００１５】その後、所望の工程を行い、半導体装置を
完成する。次に、このようにして製造した半導体装置の
ｎ型半導体基板１へのコンタクト抵抗率を調査したとこ
ろ、１×１０-8Ωｃｍ2 であり、従来より約５０％程度
減少していることが立証された。また、前記と同様にし
て形成したｐ型半導体基板１へのコンタクト抵抗率は、
１×１０-9Ωｃｍ2 であり、従来より約６０％程度減少
していることが立証された。
完成する。次に、このようにして製造した半導体装置の
ｎ型半導体基板１へのコンタクト抵抗率を調査したとこ
ろ、１×１０-8Ωｃｍ2 であり、従来より約５０％程度
減少していることが立証された。また、前記と同様にし
て形成したｐ型半導体基板１へのコンタクト抵抗率は、
１×１０-9Ωｃｍ2 であり、従来より約６０％程度減少
していることが立証された。
【００１６】尚、本実施例では、図１に示す工程で、ｎ
型ウエル領域２を形成したが、これに限らず、ｐ型ウエ
ル領域を形成してもよい。そして、図２に示す工程で
は、反応ガスとして、ＴｉＣｌ4 、Ｈ2 、Ａｒ、Ｂ 2 Ｈ
6 を用いたが、ｐウエルに対応してｎ型ドーパントを含
むガスとして、Ｂ2Ｈ6 の代わりに、ＡｓＨ3 やＰＨ3
等を用いてもよい。即ち、本実施例では、ドーパントと
して、ｐ型ドーパントを用いたが、所望により、ｐウエ
ルに対してＡｓ、Ｐ等のｎ型ドーパントを用いても同様
の効果を得ることができる。そして、例えば、ＡｓＨ3
を用いた場合は、 ３ＴｉＣｌ4 ＋４ＡｓＨ3 ＝Ｔｉ3 Ａｓ4 ＋１２ＨＣｌ ＰＨ3 を用いた場合は、 ３ＴｉＣｌ4 ＋４ＰＨ3 ＝Ｔｉ3 Ｐ4 ＋１２ＨＣｌ のように反応する。
型ウエル領域２を形成したが、これに限らず、ｐ型ウエ
ル領域を形成してもよい。そして、図２に示す工程で
は、反応ガスとして、ＴｉＣｌ4 、Ｈ2 、Ａｒ、Ｂ 2 Ｈ
6 を用いたが、ｐウエルに対応してｎ型ドーパントを含
むガスとして、Ｂ2Ｈ6 の代わりに、ＡｓＨ3 やＰＨ3
等を用いてもよい。即ち、本実施例では、ドーパントと
して、ｐ型ドーパントを用いたが、所望により、ｐウエ
ルに対してＡｓ、Ｐ等のｎ型ドーパントを用いても同様
の効果を得ることができる。そして、例えば、ＡｓＨ3
を用いた場合は、 ３ＴｉＣｌ4 ＋４ＡｓＨ3 ＝Ｔｉ3 Ａｓ4 ＋１２ＨＣｌ ＰＨ3 を用いた場合は、 ３ＴｉＣｌ4 ＋４ＰＨ3 ＝Ｔｉ3 Ｐ4 ＋１２ＨＣｌ のように反応する。
【００１７】また、図２に示す工程では、高融点金属と
して、Ｔｉを用いたが、こえに限らず、Ｗ、Ｍｏ等、他
の高融点金属を用いてもよい。さらに、図２に示す工程
では、ドーパントを含有した高融点金属層１４上に、高
融点金属ナイトライド層１５を形成したが、この高融点
金属ナイトライド層１５は、場合によっては形成しなく
てもよい。また、形成する場合も、ＴｉＮに限るもので
はなく、他の高融点金属からなるナイトライド層を形成
してもよい。
して、Ｔｉを用いたが、こえに限らず、Ｗ、Ｍｏ等、他
の高融点金属を用いてもよい。さらに、図２に示す工程
では、ドーパントを含有した高融点金属層１４上に、高
融点金属ナイトライド層１５を形成したが、この高融点
金属ナイトライド層１５は、場合によっては形成しなく
てもよい。また、形成する場合も、ＴｉＮに限るもので
はなく、他の高融点金属からなるナイトライド層を形成
してもよい。
【００１８】さらにまた、図２に示す工程では、ドーパ
ントを含有した高融点金属層１４の膜厚を２００Å程度
としたが、これに限らず、１０〜３０００Å程度の膜厚
とすることが好ましい。そして、図３に示す工程では、
８００℃程度の温度で熱処理を行ったが、これに限ら
ず、熱処理の温度は、５００〜８００℃程度とすること
が好ましい。
ントを含有した高融点金属層１４の膜厚を２００Å程度
としたが、これに限らず、１０〜３０００Å程度の膜厚
とすることが好ましい。そして、図３に示す工程では、
８００℃程度の温度で熱処理を行ったが、これに限ら
ず、熱処理の温度は、５００〜８００℃程度とすること
が好ましい。
【００１９】
【発明の効果】以上説明したように、請求項１記載の発
明によれば、前記半導体基板と高融点金属シリサイド層
との界面に、膜状の高濃度キャリア層を形成したため、
当該高濃度キャリア層のキャリア密度を常に高く保つこ
とができる。従って、半導体基板と高融点金属シリサイ
ド層とのコンタクト抵抗を低減することができる。この
結果、トランジスタの寄生容量が低減し、素子の動作速
度が高速化した半導体装置を提供することができる。
明によれば、前記半導体基板と高融点金属シリサイド層
との界面に、膜状の高濃度キャリア層を形成したため、
当該高濃度キャリア層のキャリア密度を常に高く保つこ
とができる。従って、半導体基板と高融点金属シリサイ
ド層とのコンタクト抵抗を低減することができる。この
結果、トランジスタの寄生容量が低減し、素子の動作速
度が高速化した半導体装置を提供することができる。
【００２０】そして、請求項２記載の発明によれば、ド
ーパントを含有した反応ガスを用いた化学気相成長法に
より、ドーパントを含有した高融点金属層を形成した
後、これに熱処理を行うことで、当該ドーパントを含有
した高融点金属層を構成する高融点金属と半導体基板と
が反応する結果、高融点金属シリサイド層を形成するこ
とができる。また、前記ドーパントを含有した高融点金
属層内のドーパント量は、十分に確保することができる
ため、当該ドーパントは、前記高融点金属シリサイド層
と接触する半導体基板表面に十分な量でに拡散し、この
部分のキャリア濃度を増大させることができる。この結
果、半導体基板と高融点金属シリサイド層とのコンタク
ト抵抗を低減することができ、トランジスタの寄生容量
が低減し、素子の動作速度が高速化することができる。
ーパントを含有した反応ガスを用いた化学気相成長法に
より、ドーパントを含有した高融点金属層を形成した
後、これに熱処理を行うことで、当該ドーパントを含有
した高融点金属層を構成する高融点金属と半導体基板と
が反応する結果、高融点金属シリサイド層を形成するこ
とができる。また、前記ドーパントを含有した高融点金
属層内のドーパント量は、十分に確保することができる
ため、当該ドーパントは、前記高融点金属シリサイド層
と接触する半導体基板表面に十分な量でに拡散し、この
部分のキャリア濃度を増大させることができる。この結
果、半導体基板と高融点金属シリサイド層とのコンタク
ト抵抗を低減することができ、トランジスタの寄生容量
が低減し、素子の動作速度が高速化することができる。
【図１】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図２】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図３】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
【図４】本発明の実施例に係る半導体装置の製造工程を
示す一部断面図である。
示す一部断面図である。
１ 半導体基板 ３ ゲート酸化膜 ４ ゲート電極 ８ 層間絶縁膜 ９ 高融点金属シリサイド層 １１ 高濃度キャリア領域 １４ ドーパントを含有した高融点金属層 １５ 高融点金属ナイトライド層 １６ コンタクト孔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (2)
- 【請求項１】 半導体基板上の絶縁膜にコンタクト孔を
開口し、当該コンタクト孔内に高融点金属シリサイド層
を形成して、前記半導体基板と高融点金属シリサイド層
とを接触させた半導体装置において、 前記半導体基板と高融点金属シリサイド層との界面に、
膜状の高濃度キャリア層を形成したことを特徴とする半
導体装置。 - 【請求項２】 半導体基板上の絶縁膜に、コンタクト孔
を形成する第１工程と、ドーパントを含有した反応ガス
を用いた化学気相成長法を行い、前記コンタクト孔内及
び絶縁膜上に、当該ドーパントを含有した高融点金属層
を形成する第２工程と、前記ドーパントを含有した高融
点金属層が形成された半導体基板に熱処理を行う第３工
程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11485492A JPH05315285A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11485492A JPH05315285A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315285A true JPH05315285A (ja) | 1993-11-26 |
Family
ID=14648367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11485492A Pending JPH05315285A (ja) | 1992-05-07 | 1992-05-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315285A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231091A (ja) * | 1994-02-17 | 1995-08-29 | Nec Corp | 半導体装置の製造方法 |
-
1992
- 1992-05-07 JP JP11485492A patent/JPH05315285A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07231091A (ja) * | 1994-02-17 | 1995-08-29 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| US4830971A (en) | Method for manufacturing a semiconductor device utilizing self-aligned contact regions | |
| US5953605A (en) | Fabrication process of semiconductor device | |
| US5721175A (en) | Method of manufacturing a semiconductor device | |
| US4597824A (en) | Method of producing semiconductor device | |
| US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
| JPH0923003A (ja) | 半導体装置、その製造方法、及びその製造装置 | |
| JP3149406B2 (ja) | 半導体装置の製造方法 | |
| US6879043B2 (en) | Electrode structure and method for fabricating the same | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JP3199015B2 (ja) | 半導体装置及びその製造方法 | |
| US6630393B2 (en) | Semiconductor device manufacturing method and semiconductor device manufacturing by the same method | |
| US20020009871A1 (en) | Method for fabricating local interconnect structure for integrated circuit devices, source structures | |
| KR100289372B1 (ko) | 폴리사이드 형성방법 | |
| US6150248A (en) | Method for fabricating semiconductor device | |
| US7112498B2 (en) | Methods of forming silicide layer of semiconductor device | |
| JP2705621B2 (ja) | 半導体装置の製造方法 | |
| US6156649A (en) | Method of forming uniform sheet resistivity salicide | |
| JPH05315285A (ja) | 半導体装置及びその製造方法 | |
| KR0161880B1 (ko) | 치밀한 티타늄 질화막 형성방법 및 이를 이용한 반도체 소자의 제조방법 | |
| JPH08130216A (ja) | 半導体装置およびその製造方法 | |
| JP2940492B2 (ja) | 半導体装置およびその製造方法 | |
| KR100379333B1 (ko) | 티타늄 실리사이드막 제조방법 | |
| JP3765968B2 (ja) | 電極構造体の形成方法及び半導体装置の製造方法 | |
| JP2996644B2 (ja) | 半導体装置の製造方法 |