Nothing Special   »   [go: up one dir, main page]

JPH05304226A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JPH05304226A
JPH05304226A JP3205885A JP20588591A JPH05304226A JP H05304226 A JPH05304226 A JP H05304226A JP 3205885 A JP3205885 A JP 3205885A JP 20588591 A JP20588591 A JP 20588591A JP H05304226 A JPH05304226 A JP H05304226A
Authority
JP
Japan
Prior art keywords
lead frame
frame
die
semiconductor element
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3205885A
Other languages
English (en)
Inventor
Tatsuya Hirai
達也 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3205885A priority Critical patent/JPH05304226A/ja
Priority to US07/928,285 priority patent/US5384286A/en
Publication of JPH05304226A publication Critical patent/JPH05304226A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 この発明は、成形金型に放熱板を位置決めす
る際の作業効率および正確さを向上させた、放熱板を内
蔵した半導体装置の製造方法および製造装置を得ること
を目的とする。 【構成】 半導体素子を搭載したリードフレーム部を複
数連ねて設けたリードフレームと、複数の放熱板を連ね
て設けたフラットな放熱板用フレームを使用し、成形金
型の下金型上にリードフレームおよび放熱板用フレーム
が、各放熱板とこれに対応するリードフレーム部がそれ
ぞれ互いに間隔をあけて重なるように位置決めされて載
置され、成形金型を型締めした後、樹脂を注入して半導
体素子を搭載したリードフレーム部および対応する放熱
板をそれぞれ一体に樹脂封止する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、封止樹脂内に半導体
素子と共に放熱板が埋設された半導体装置の製造方法お
よび製造装置に関するものである。
【０００２】
【従来の技術】図４は従来の放熱板を設けた半導体装置
の断面図である。リードフレーム(２)は半導体素子(１)
を搭載するダイパッド(２ａ)、封止樹脂(４)の内側に延
びるインナーリード(２ｂ)および封止樹脂(４)の外側に
延びるアウターリード(２ｃ)を有する。これらのインナ
ーリード(２ｂ)とアウターリード(２ｃ)は一続きになっ
て１本のリードを構成する。インナーリード(２ｂ)は金
属細線(３)により半導体素子(１)の表面電極(図示せず)
に接続されている。そして封止樹脂(４)が半導体素子
(１)、金属細線(３)、ダイパッド(２ａ)、インナーリー
ド(２ｂ)および放熱板(１６)を一体に封止している。
【０００３】また、図５は従来の半導体装置の製造方法
を説明するための斜視図である。成形金型(１１)は下金
型(１２)と上金型(１３)からなる。下金型(１２)には凹
部(１２ａ)および３本の位置決めピン(１２ｂ)が設けら
れている。３方の角に設けられた位置決めピン(１２ｂ)
には放熱板(１６)の各支持部(１６ａ)の穴がそれぞれ挿
嵌されて、放熱板(１６)の位置決めを行う。上金型(１
３)には凹部(１３ａ)および３つの受け穴(１３ｂ)が設
けられている。上下の金型(１２)(１３)が型締めされた
時、それぞれの凹部(１２ａ)(１３ａ)は半導体素子(１)
をマウントしたリードフレーム(２)および放熱板(１６)
を収納する空間を形成し、この空間に樹脂が注入され
る。上金型(１３)の受け穴(１３ｂ)は、型締めの際に位
置決めピン(１２ｂ)をそれぞれ受けるものである。な
お、放熱板(１６)にはリードフレーム(２)との間に隙間
を設けるように放熱板(１６)を沈めるための曲げ加工が
予め施され、従って曲げ部(１６ｂ)を有する。
【０００４】以下図に従って従来の製造方法を説明す
る。まず、リードフレーム(２)のダイパッド(２ａ)上に
半導体素子(１)を接合させる。次に、金属細線(３)によ
り半導体素子(１)の表面電極(図示せず)とリードフレー
ム(２)のインナーリード(２ｂ)とを接続する。次に、支
持部(１６ａ)の穴を位置決めピン(１２ｂ)に挿嵌させ
て、下金型(１２)上に放熱板(１６)を位置決めして固定
する。そして、リードフレーム(２)を放熱板(１６)上に
載置して、上金型(１３)と下金型(１２)を型締めし、リ
ードフレーム(２)および放熱板(１６)を収納した空間に
樹脂(図示せず)を注入し樹脂封止を行う。その後、リー
ドフレーム(２)および放熱板(１６)の不要部分を切除
し、さらにアウターリード(２ｃ)の整形を行うことによ
り図４に示す半導体装置が形成される。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので放熱板を１つずつ下金型
に位置決めして載置しなければならず、このため作業効
率が悪かった。また、放熱板に曲げ加工を施していたの
で、曲げ部(１６ｂ)(図５参照)のハンドリング等により
曲げ部の先の位置決め部(１６ａ)が曲がってしまい、こ
のため放熱板の位置決めに誤差が生じる等の問題点があ
った。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、放熱板を載置する際の作業効率
を向上させると共に、放熱板の位置決め精度を向上させ
た半導体装置の製造方法および製造装置を得ることを目
的とする。
【０００７】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、半導体素子を搭載した複数のリードフレーム部
を連ねて設けたフラットなリードフレームと、複数の放
熱板をレール部により連結させたフラットな放熱板用フ
レームを使用し、複数の金型部を連ねて設けた成形金型
の下金型に、それぞれ上記半導体素子を搭載した各リー
ドフレーム部と対応する放熱板がそれぞれ互いに間隔を
あけて重なるように段差を持たせて上記リードフレーム
および放熱板用フレームを位置決めし、次に上金型を下
金型に重ねて型締めし、その後、各半導体素子に対して
樹脂を注入して半導体素子と放熱板とをそれぞれ一体に
樹脂封止する半導体装置の製造方法にある。
【０００８】また、この発明の別の発明は、半導体素子
を搭載した各リードフレーム部と対応する放熱板とがそ
れぞれ間隔をあけて重なるように、段差を持たせてリー
ドフレームと放熱板用フレームを支持かつ位置決めする
下金型を有する成形金型にある。
【０００９】
【作用】この発明における半導体装置の製造方法では、
リードフレームのように複数の放熱板を連ねて設けた放
熱板用フレームを使用して、放熱板をリードフレームと
同様に下金型部上に位置決めするようにした。
【００１０】またこの発明の別の発明における成形金型
では、リードフレームおよび放熱板用フレームが、各リ
ードフレーム部と対応する放熱板とがそれぞれ互いに間
隔をあけて重なるように下金型に位置決めかつ載置され
る。
【００１１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の一実施例による半導体装
置の製造方法で使用される成形金型の分解斜視図であ
る。図２は図１の下金型にリードフレームおよび放熱板
用フレームを位置決めして載置した状態を示す斜視図で
ある。図３はこの発明の製造方法によって製造された半
導体装置の断面図である。
【００１２】各図において、図４および図５に示す従来
のものと同一符号で示す部分は同一もしくは相当部分を
示しその説明は省略する。図１において、リードフレー
ム(２０)はリードフレーム部(２)を両側のレール部(２
０ａ)によって複数個連結させたものである。放熱板用
フレーム(３０)も複数の放熱板(３１)を両側のレール部
(３０ａ)によって連結させたものである。図１および図
２ではそれぞれ１個分のリードフレーム部(２)および放
熱板(３１)が図示されている。
【００１３】成形金型(１１０)は下金型(１２０)および
上金型(１３０)からなる。実際には成形金型は、それぞ
れ図に示す上金型部(１３０)および下金型部(１２０)
を、連結された放熱板(３１)およびリードフレーム部
(２)の数と同じ数だけ並べて備えている。上金型部(１
３０)および下金型部(１２０)の間隔は、連結された放
熱板(３１)およびリードフレーム部(２)の間隔と同じで
ある。従って、所定の数の半導体素子および放熱板の樹
脂封止が同時に行われる。以下、上金型部(１３０)およ
び下金型部(１２０)からなる１つの金型部について説明
する。
【００１４】下金型(１２０)において、凹部(１２１)は
下金型(１２０)と上金型(１３０)とが型締めされた時に
上金型(１３０)に設けられた凹部(１３１)と共に、リー
ドフレーム(２)のダイパッド(２ａ)の周辺部分および放
熱板(３１)を収納する空間を形成する。溝(１２２)は放
熱板用フレーム(３０)のレール部(３０ａ)および吊り部
(３０ｃ)が嵌合されるように形成されている。支持面
(１２３)はリードフレーム部(２)を支持する(図２参
照)。これらの凹部(１２１)の底面(１２１ａ)、溝(１２
２)、支持面(１２３)は３段階に上下に段差が付けられ
ており、これにより後述するように放熱板(３１)がリー
ドフレーム部(２)との間に間隔があけられ、かつ外部に
露出しないように封止樹脂内に内蔵される。位置決めピ
ン(１２４)にはリードフレーム(２０)のレール部(２０
ａ)に形成された位置決め穴(２０ｂ)が挿嵌されて、リ
ードフレーム(２０)の位置決めが行われる。また位置決
めピン(１２５)には放熱板用フレーム(３０)のレール部
(３０ａ)に形成された位置決め穴(３０ｂ)が挿嵌され
て、フレーム(３０)の位置決めが行われる。
【００１５】一方、上金型(１３０)には、この上金型
(１３０)と下金型(１２０)とが型締めされた時に下金型
(１２０)の位置決めピン(１２４)(１２５)を受けるそれ
ぞれ受け穴(１３４)(１３５)、凹部(１２１)(１３１)に
よって形成される空間に樹脂(図示せず)を注入する注入
溝(１３３)、下金型(１２０)の各溝(１２２)をそれぞれ
塞いで注入された樹脂が溝(１２２)に漏れ出ないように
する各突出部(１３２)が設けられている。
【００１６】以下図に従ってこの発明の製造方法を説明
する。まず、リードフレーム(２０)の各リードフレーム
部(２)に対して、ダイパッド(２ａ)上に半導体素子(１)
を接合し、次に金属細線(３)により半導体素子(１)の表
面電極(図示せず)とリードフレーム(２)のインナーリー
ド(２ｂ)とを接続する。ここまではワイヤーボンディン
グ装置等の別の装置で行われ、かつ従来の製造方法と同
じである。
【００１７】次に、溝(１２２)および位置決めピン(１
２５)に嵌合するように、下金型(１２０)上に放熱板用
フレーム(３０)が載置され、かつ位置決めされる。溝
(１２２)の底面と凹部(１２１)の底面(１２１ａ)には段
差があり、従ってこの状態で放熱板(３１)は凹部(１２
１)の底面(１２１ａ)から浮いた状態にあり、放熱板(３
１)の下には隙間が設けられている。放熱板用フレーム
(３０)はフラットなものであり、かつ下金型(１２０)上
に載置された際に吊り部(３０ｃ)が溝(１２２)内に嵌合
している。このため、曲げ部がなくまた溝(１２２)に保
護されているので折れ曲がる可能性は殆どない。
【００１８】次に、リードフレーム(２０)が支持面(１
２３)上に載置され、かつ放熱板(３１)のほぼ中央にダ
イパッド(２ａ)が位置するように位置決めピン(１２４)
により位置決めされる。支持面(１２３)と溝(１２２)の
底面には段差があり、従ってこの状態でダイパッド(２
ａ)は放熱板(３１)から浮いた状態にあり、ダイパッド
(２ａ)と放熱板(３１)との間には隙間が設けられてい
る。これにより、リードフレーム(２０)と放熱板用フレ
ーム(３０)とが接触することはない。
【００１９】次に、上金型(１３０)と下金型(１２０)を
重ね合わせて型締めする。この状態で放熱板(３１)、半
導体素子(１)、ダイパッド(２ａ)、インナーリード(２
ｂ)および金属細線(３)は、上金型(１３０)および下金
型(１２０)のそれぞれの凹部(１３１)(１２１)で形成さ
れる空間に収納される。次にこの空間に注入溝(１３３)
から樹脂(図示せず)を注入し、上記各部分を樹脂封止す
る。この際、樹脂は凹部(１２１)の底面(１２１ａ)と放
熱板(３１)との間の隙間、および放熱板(３１)とダイパ
ッド(２ａ)との間の隙間を通ってスムーズに空間内に満
たされ、これにより封止樹脂(４)(図３参照)が形成され
る。
【００２０】そして樹脂封止された各半導体装置はフレ
ームを切断することによりそれぞれ分離され、さらにア
ウターリード(２ｃ)の整形を行うことにより、図３に示
すような半導体装置が複数個完成する。この半導体装置
ではダイパッド(２ａ)との間に間隔をあけてフラットで
面積の広い放熱板(３１)が半導体装置の一面全体に渡っ
て広がっている。この放熱板(３１)は曲げ部がないた
め、製造中に曲がる可能性は少なく、位置ずれ等がおこ
り難くい。また面積が広く放熱効果が高い。さらに、一
般にリードフレーム(２０)は鉄(Ｆｅ)、放熱板用フレー
ム(３０)は熱伝導の良好な銅(Ｃｕ)からなる。異種の金
属を接触させると錆び等の原因になるが、この発明では
リードフレーム(２０)と放熱板用フレーム(３０)とが製
造中および完成後においても接触することはなく、従っ
てより信頼性の高い半導体装置が得られる。
【００２１】
【発明の効果】以上説明したように、この発明による半
導体装置の製造方法では、リードフレームの様に複数の
放熱板をレール部に連結させた放熱板用フレームを使用
したので、作業効率の向上が可能となる。また、従来の
ものに比べて面積の広い、冷却効果の高い放熱板を設け
た半導体装置が得られる等の効果がある。
【図面の簡単な説明】
【図１】図１はこの発明の一実施例による半導体装置の
製造方法で使用される成形金型の分解斜視図である。
【図２】図２は図１の下金型にリードフレームおよび放
熱板用フレームを位置決めして載置した状態を示す斜視
図である。
【図３】図３はこの発明の製造方法によって製造された
放熱板を設けた半導体装置の断面図である。
【図４】図４は従来の放熱板を設けた半導体装置の断面
図である。
【図５】図５は従来の半導体装置の製造方法を説明する
ための斜視図である。
【符号の説明】
１ 半導体素子 ２ リードフレーム部 ２０ リードフレーム ３０ 放熱板用フレーム ３１ 放熱板 １１０ 成形金型(金型部) １２０ 下金型(下金型部) １３０ 上金型(上金型部)
【手続補正書】
【提出日】平成４年７月３０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【課題を解決するための手段】上記の目的に鑑み、この
発明は、半導体素子を搭載した複数のリードフレーム部
を連ねて設けたリードフレームと、複数の放熱板をレー
ル部により連結させたフラットな放熱板用フレームを使
用し、複数の金型部を連ねて設けた成形金型の下金型
に、それぞれ上記半導体素子を搭載した各リードフレー
ム部と対応する放熱板がそれぞれ互いに間隔をあけて重
なるように段差を持たせて上記リードフレームおよび放
熱板用フレームを位置決めし、次に上金型を下金型に重
ねて型締めし、その後、各半導体素子に対して樹脂を注
入して半導体素子と放熱板とをそれぞれ一体に樹脂封止
する半導体装置の製造方法にある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正内容】
【００２０】そして樹脂封止された各半導体装置はフレ
ームを切断することによりそれぞれ分離され、さらにア
ウターリード(２ｃ)の整形を行うことにより、図３に示
すような半導体装置が複数個完成する。この半導体装置
ではダイパッド(２ａ)との間に間隔をあけてフラットで
面積の広い放熱板(３１)が半導体装置の一面全体に渡っ
て広がっている。この放熱板(３１)は曲げ部がないた
め、製造中に曲がる可能性は少なく、位置ずれ等がおこ
り難くい。また面積が広く放熱効果が高い。さらに、例
えばリードフレーム(２０)を鉄系の金属、放熱板用フレ
ーム(３０)を銅系の金属で構成しても、相互の金属は接
触しないため、熱膨張差による反り、歪み等が発生する
ことがなく、さらに異種の金属を接触させておくと発生
する錆び等の問題もなく、信頼性の高い半導体装置が得
られる。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子が搭載されたリードフレーム
    および放熱板に封止樹脂をモールド成形する半導体装置
    の製造方法であって、 半導体素子を搭載したリードフレーム部を複数個連結さ
    せて設けたフラットなリードフレーム、複数の放熱板を
    連結させたフラットな放熱板用フレーム、および上金型
    部を複数個連ねて設けた上金型と下金型部を複数個連ね
    て設けた下金型からなる成形金型を使用し、 上記放熱板用フレームを上記各放熱板が上記各下金型部
    にそれぞれ対応するように上記下金型に位置決めし、か
    つ上記各放熱板の下側に隙間をあけるように載置する工
    程と、 上記リードフレームを上記各リードフレーム部が対応す
    る上記放熱板の上にそれぞれ位置するように位置決め
    し、かつ上記各リードフレーム部が上記放熱板と間隔を
    あけて重なるように載置する工程と、 上記上金型と下金型とを重ねて型締めする工程と、 型締めされた上記成形金型内の上記各半導体素子に対し
    て樹脂を注入して、上記半導体素子、リードフレーム部
    の一部および放熱板を一体に封止する封止樹脂をそれぞ
    れ形成する工程と、 を備えた、上記放熱板を上記リードフレーム部との間に
    間隔をおいて上記封止樹脂内に上記半導体素子と共に埋
    設する半導体装置の製造方法。
  2. 【請求項２】 半導体素子を搭載したダイパッドを含む
    リードフレーム部を複数連結したフラットなリードフレ
    ーム、および複数の放熱板をレール部により連結したフ
    ラットな放熱板用フレームを使用して、上記半導体素子
    を搭載したダイパッドと放熱板とを互いに間隔をあけて
    重なるように一体に樹脂封止した半導体装置を製造する
    ための、下金型と上金型からなる成形金型であって、 上記放熱板用フレームを所定の高さで支持する、上記フ
    レームの形に合わせて形成された溝と、上記ダイパッド
    を含むリードフレーム部の一部、放熱板および半導体素
    子を収納する、上記放熱板との間に間隔をあける程度に
    上記所定の高さより低い底面を有する凹部と、上記放熱
    板と上記ダイパッドの間に間隔をあける程度に上記所定
    の高さより高い、上記リードフレームを支持する支持面
    と、上記リードフレームおよび放熱板用フレームのそれ
    ぞれの一部と嵌合して位置決めを行うためのそれぞれの
    位置決めピンと、を含む下金型部を少なくとも１つ設け
    た上記下金型と、 この下金型の凹部と重ね合わされて上記ダイパッドを含
    むリードフレーム部の一部、放熱板および半導体素子を
    収納する空間を形成する凹部と、上記空間に樹脂を注入
    する注入溝と、上記下金型の溝に嵌合して上記樹脂が漏
    れ出るのを防ぐ突出部と、上記各位置決めピンを受ける
    それぞれの受け穴と、を含む上金型部を少なくとも１つ
    設けた上記上金型と、 を備えた成形金型。
JP3205885A 1991-08-16 1991-08-16 半導体装置の製造方法および製造装置 Pending JPH05304226A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3205885A JPH05304226A (ja) 1991-08-16 1991-08-16 半導体装置の製造方法および製造装置
US07/928,285 US5384286A (en) 1991-08-16 1992-08-12 Process for encapsulating a semiconductor chip, leadframe and heatsink

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3205885A JPH05304226A (ja) 1991-08-16 1991-08-16 半導体装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPH05304226A true JPH05304226A (ja) 1993-11-16

Family

ID=16514345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3205885A Pending JPH05304226A (ja) 1991-08-16 1991-08-16 半導体装置の製造方法および製造装置

Country Status (2)

Country Link
US (1) US5384286A (ja)
JP (1) JPH05304226A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5886396A (en) * 1995-06-05 1999-03-23 Motorola, Inc. Leadframe assembly for conducting thermal energy from a semiconductor die disposed in a package
US5787569A (en) * 1996-02-21 1998-08-04 Lucent Technologies Inc. Encapsulated package for power magnetic devices and method of manufacture therefor
JPH09260550A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp 半導体装置
US5604160A (en) * 1996-07-29 1997-02-18 Motorola, Inc. Method for packaging semiconductor devices
US5939781A (en) * 1996-09-26 1999-08-17 Texas Instruments Incorporated Thermally enhanced integrated circuit packaging system
US5939775A (en) * 1996-11-05 1999-08-17 Gcb Technologies, Llc Leadframe structure and process for packaging intergrated circuits
JP2936062B2 (ja) * 1996-11-11 1999-08-23 富士通株式会社 半導体装置の製造方法
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6214273B1 (en) * 1997-09-30 2001-04-10 Texas Instruments Incorporated Molding method with the use of modified runners
US5904504A (en) * 1998-02-19 1999-05-18 Fairchild Semiconductor Corp. Die attach method and integrated circuit device
US6114190A (en) * 1998-04-14 2000-09-05 Micron Technology, Inc. Method of forming heat sink and semiconductor chip assemblies
US6258630B1 (en) * 1999-02-04 2001-07-10 Nec Corporation Resin-sealed semiconductor device having island for mounting semiconductor element coupled to heat spreader
US6818963B1 (en) * 2000-09-07 2004-11-16 Stmicroelectronics, Inc. Surface mount package for linear array sensors
KR100395673B1 (ko) * 2001-01-03 2003-08-25 에쓰에쓰아이 주식회사 반도체 조립 프레임의 제조 방법 및 그 조립체
JP4969113B2 (ja) * 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7989931B2 (en) 2007-09-26 2011-08-02 Stats Chippac Ltd. Integrated circuit package system with under paddle leadfingers
JP5385886B2 (ja) * 2010-11-02 2014-01-08 Ｔｏｗａ株式会社 電気回路部品の樹脂封止成形方法及び装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4043027A (en) * 1963-12-16 1977-08-23 Texas Instruments Incorporated Process for encapsulating electronic components in plastic
GB1271833A (en) * 1968-07-10 1972-04-26 Hitachi Ltd Improvements in or relating to encapsulation processes
US3778887A (en) * 1970-12-23 1973-12-18 Hitachi Ltd Electronic devices and method for manufacturing the same
US4680617A (en) * 1984-05-23 1987-07-14 Ross Milton I Encapsulated electronic circuit device, and method and apparatus for making same
JPH02137249A (ja) * 1988-11-17 1990-05-25 Mitsubishi Electric Corp 半導体装置
JP2585771B2 (ja) * 1988-12-16 1997-02-26 三菱電機株式会社 半導体装置の製造方法
JP2604054B2 (ja) * 1990-06-13 1997-04-23 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US5384286A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
JPH05304226A (ja) 半導体装置の製造方法および製造装置
US7405107B2 (en) Semiconductor device, method and apparatus for fabricating the same
US5091341A (en) Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member
KR100396130B1 (ko) 반도체 장치
US5334872A (en) Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5767527A (en) Semiconductor device suitable for testing
US20070132073A1 (en) Device and method for assembling a top and bottom exposed packaged semiconductor
EP2577726B1 (en) Stacked interposer leadframes
JP6743916B2 (ja) 半導体装置及び半導体装置の製造方法
US8351217B2 (en) Wiring board
WO2018179981A1 (ja) 半導体装置
KR20000057831A (ko) 반도체 패키지 및 그 제조 방법
JP2020188152A (ja) 半導体モジュール、半導体モジュールの製造方法および段差冶具
US20020113305A1 (en) Dual-die integrated circuit package
JPH09232341A (ja) 半導体装置
JP2015095561A (ja) 半導体装置及びその製造方法
JP2020178026A (ja) 組立冶具セットおよび半導体モジュールの製造方法
US4865193A (en) Tape carrier for tape automated bonding process and a method of producing the same
WO2021140586A1 (ja) 半導体装置および半導体装置の製造方法
KR20070003514A (ko) 반도체 발광 장치를 위한 기판 제조 방법
JPH10125705A (ja) 半導体装置の製造方法及び半導体装置
JPH06104295A (ja) ハイブリッドｉｃのはんだ付け方法
JP3688760B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JP3442911B2 (ja) 樹脂パッケージ型半導体装置およびその製造方法
JPH02163954A (ja) 半導体装置