JPH05281297A - 半導体装置のテスト方法 - Google Patents
半導体装置のテスト方法Info
- Publication number
- JPH05281297A JPH05281297A JP4079624A JP7962492A JPH05281297A JP H05281297 A JPH05281297 A JP H05281297A JP 4079624 A JP4079624 A JP 4079624A JP 7962492 A JP7962492 A JP 7962492A JP H05281297 A JPH05281297 A JP H05281297A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- contact
- terminal
- points
- sent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 外部リードと測定端との接触不良に基づく誤
った判定のないICのテスト方法を提供する。 【構成】 IC1の外部リード2にコンタクト端子3及
び抵抗測定端子4を接続しこれらが接続された外部リー
ド2の2点間の抵抗が限界抵抗値外であるとき、繰り返
しこれら端子3,4の接続を行い、限界抵抗値内である
ときコンタクト端子3を介してIC1自体のテストを行
う。
った判定のないICのテスト方法を提供する。 【構成】 IC1の外部リード2にコンタクト端子3及
び抵抗測定端子4を接続しこれらが接続された外部リー
ド2の2点間の抵抗が限界抵抗値外であるとき、繰り返
しこれら端子3,4の接続を行い、限界抵抗値内である
ときコンタクト端子3を介してIC1自体のテストを行
う。
Description
【0001】
【産業上の利用分野】この発明は、半導体集積回路に接
続された外部リードを有する半導体装置(以下単にIC
という)のテスト方法に関するものである。
続された外部リードを有する半導体装置(以下単にIC
という)のテスト方法に関するものである。
【0002】
【従来技術】図2は、従来の半導体装置のテストに用い
られるハンドラコンタクト部の構成図である。IC1の
パッケージから外部に突出したリード端子2に接触する
テストシステム10と電気的に接続された導電体のコン
タクト端子3があり、IC1がコンタクト部に送られて
来ると、通常開放になっているコンタクト端子3を閉じ
IC1のリード端子2と接触させ、ハンドラ制御部9が
テストシステム10に測定(テスト)開始信号を出す。
テストシステム10は、測定開始信号がくるとIC1の
電気的特性の測定を行ない、IC1の良,不良を判定
し、ハンドラ制御部9に判定信号と測定終了信号を出
す。ハンドラ制御部9は、測定終了信号がきてIC1の
判定が良品の時コンタクト端子3を開放にし、IC1を
良品としてコンタクト部より送り出す。測定終了信号が
きてIC1の判定が不良の時コンタクト端子3を開放に
し、再度閉じ、テストシステム10に対し再測定開始の
信号を出す。再測定が終了したら判定が良,不良にかか
わらず、IC1をコンタクト部より送り出し、判定結果
によってIC1の収納先を振り分ける。
られるハンドラコンタクト部の構成図である。IC1の
パッケージから外部に突出したリード端子2に接触する
テストシステム10と電気的に接続された導電体のコン
タクト端子3があり、IC1がコンタクト部に送られて
来ると、通常開放になっているコンタクト端子3を閉じ
IC1のリード端子2と接触させ、ハンドラ制御部9が
テストシステム10に測定(テスト)開始信号を出す。
テストシステム10は、測定開始信号がくるとIC1の
電気的特性の測定を行ない、IC1の良,不良を判定
し、ハンドラ制御部9に判定信号と測定終了信号を出
す。ハンドラ制御部9は、測定終了信号がきてIC1の
判定が良品の時コンタクト端子3を開放にし、IC1を
良品としてコンタクト部より送り出す。測定終了信号が
きてIC1の判定が不良の時コンタクト端子3を開放に
し、再度閉じ、テストシステム10に対し再測定開始の
信号を出す。再測定が終了したら判定が良,不良にかか
わらず、IC1をコンタクト部より送り出し、判定結果
によってIC1の収納先を振り分ける。
【0003】
【発明が解決しようとする課題】しかし、以上述べたよ
うな従来のテスト方法では、ICのリード端子とコンタ
クト端子間に汚れ等により接触が悪くなり、抵抗性分を
持った時、この抵抗性分を検出出来ず、テストシステム
は抵抗を持ったまま測定を行なってしまう。このため、
正確な測定が出きず、誤った判定を行なうと云う課題が
あった。
うな従来のテスト方法では、ICのリード端子とコンタ
クト端子間に汚れ等により接触が悪くなり、抵抗性分を
持った時、この抵抗性分を検出出来ず、テストシステム
は抵抗を持ったまま測定を行なってしまう。このため、
正確な測定が出きず、誤った判定を行なうと云う課題が
あった。
【0004】この発明は、以上述べた接触不良による抵
抗性分の増大が検出できず、誤った判定を行ってしまう
という課題を解決するため、接触不良による誤判定のな
いICのテスト方法を提供することを目的とする。
抗性分の増大が検出できず、誤った判定を行ってしまう
という課題を解決するため、接触不良による誤判定のな
いICのテスト方法を提供することを目的とする。
【0005】
【課題を解決するための手段】この発明は前記課題を解
決するため、テスト装置としてのハンドラコンタクト部
に抵抗検出用の接触抵抗測定回路を設け、以下のステッ
プを含む方法によりICのテストを行うものである。
決するため、テスト装置としてのハンドラコンタクト部
に抵抗検出用の接触抵抗測定回路を設け、以下のステッ
プを含む方法によりICのテストを行うものである。
【0006】1) 内部の半導体集積回路に接続された
外部リードを具備するICを準備する第1ステップ。
外部リードを具備するICを準備する第1ステップ。
【0007】2) 前記外部リードの2点に導電体をそ
れぞれ接続し前記外部リードの2点間の抵抗を測定する
第2ステップ。
れぞれ接続し前記外部リードの2点間の抵抗を測定する
第2ステップ。
【0008】3) 測定された前記2点間の抵抗値が、
限界抵抗値内であるときテスト開始信号を送出する、又
は、限界抵抗値外であるとき前記外部リードに接続され
た前記導電体を接続し直して前記第2ステップからこの
ステップを繰り返す、第3ステップ。
限界抵抗値内であるときテスト開始信号を送出する、又
は、限界抵抗値外であるとき前記外部リードに接続され
た前記導電体を接続し直して前記第2ステップからこの
ステップを繰り返す、第3ステップ。
【0009】前記テスト開始信号に応答して少なくとも
前記外部リードの2点のどちらか一方に接続された前記
導電体を介して前記半導体集積回路をテストする第4ス
テップ。
前記外部リードの2点のどちらか一方に接続された前記
導電体を介して前記半導体集積回路をテストする第4ス
テップ。
【0010】
【作用】この発明は以上のように、ICの外部リードの
2点に導電体を接続しこの2点間の抵抗が限界抵抗値外
であるとき繰り返し導電体の接続を行い、限界抵抗値内
であるときそのまま2点に接続されたどちらか一方の導
電体を介してテストを行うようにしたので、接触不良に
よる抵抗性分をIC内部の半導体集積回路の抵抗性分と
して誤った判定を行うことがなくなる。
2点に導電体を接続しこの2点間の抵抗が限界抵抗値外
であるとき繰り返し導電体の接続を行い、限界抵抗値内
であるときそのまま2点に接続されたどちらか一方の導
電体を介してテストを行うようにしたので、接触不良に
よる抵抗性分をIC内部の半導体集積回路の抵抗性分と
して誤った判定を行うことがなくなる。
【0011】
【実施例】図1、図3、図4はこの発明のICのテスト
方法を説明するための、テスト装置に係るハンドラコン
タクト部の構成図であって、以下図面を用いて説明す
る。図1に示すように、IC1のパッケージされた半導
体集積回路に接続され外部に突出したリード端子2に接
触する端子は、テストシステム10に接続され、更にリ
レー5を介して抵抗測定回路7に接続されるコンタクト
端子3と、リレー6を介して抵抗測定回路7に接続され
る抵抗測定端子4がある。8は判定部、9はハンドラ制
御部である。
方法を説明するための、テスト装置に係るハンドラコン
タクト部の構成図であって、以下図面を用いて説明す
る。図1に示すように、IC1のパッケージされた半導
体集積回路に接続され外部に突出したリード端子2に接
触する端子は、テストシステム10に接続され、更にリ
レー5を介して抵抗測定回路7に接続されるコンタクト
端子3と、リレー6を介して抵抗測定回路7に接続され
る抵抗測定端子4がある。8は判定部、9はハンドラ制
御部である。
【0012】図3はコンタクト部にIC1が送られてき
た直後の図であり、コンタクト端子3と抵抗測定端子
4、リレー5とリレー6が開放になっている。
た直後の図であり、コンタクト端子3と抵抗測定端子
4、リレー5とリレー6が開放になっている。
【0013】図4はIC1のリード端子2にコンタクト
端子3と抵抗測定端子4が接触した図である。この時リ
レー5とリレー6はONになり、抵抗測定回路7が接続
される。その後、リード端子2のコンタクト端子3と抵
抗測定端子4の2端子間の抵抗を測定し、抵抗値を判定
部8に送る。判定部8ではあらかじめ設定する限界抵抗
値と抵抗測定回路7より送られた抵抗値を比較し、限界
抵抗値を超えていない場合はハンドラ制御部9に接触良
の信号を出し、限界抵抗値を超えていた場合は接触不良
の信号を出す。ハンドラ制御部9に接触良の信号がきた
とき、図1に示すように、リレー5とリレー6を開放に
し、テストシステム10に対して測定(テスト)開始の
信号を出す。そしてテストシステム10から測定終了の
信号がきたら、コンタクト端子3と抵抗測定端子4を開
放にし、IC1をコンタクト部よりテストシステム10
による測定結果に応じた振り分けを行って送り出す。接
触不良の信号がきたとき、リレー5とリレー6の状態は
変化させずに(閉じたまま)、コンタクト端子3と抵抗
測定端子4を一度開放にし、再びリード端子2に接触さ
せ、前述と同様に抵抗の測定、判定を繰り返し行ない、
接触良,不良の信号をハンドラ制御部9に出力する。ハ
ンドラ制御部9は接触良の信号がきたときは前述と同様
の動作を行ない、所定回数繰り返した後接触不良の信号
がきたときには、コンタクト端子3と抵抗測定端子4を
開放にし、IC1を不良又は未測定としてコンタクト部
より振り分けて送り出す。
端子3と抵抗測定端子4が接触した図である。この時リ
レー5とリレー6はONになり、抵抗測定回路7が接続
される。その後、リード端子2のコンタクト端子3と抵
抗測定端子4の2端子間の抵抗を測定し、抵抗値を判定
部8に送る。判定部8ではあらかじめ設定する限界抵抗
値と抵抗測定回路7より送られた抵抗値を比較し、限界
抵抗値を超えていない場合はハンドラ制御部9に接触良
の信号を出し、限界抵抗値を超えていた場合は接触不良
の信号を出す。ハンドラ制御部9に接触良の信号がきた
とき、図1に示すように、リレー5とリレー6を開放に
し、テストシステム10に対して測定(テスト)開始の
信号を出す。そしてテストシステム10から測定終了の
信号がきたら、コンタクト端子3と抵抗測定端子4を開
放にし、IC1をコンタクト部よりテストシステム10
による測定結果に応じた振り分けを行って送り出す。接
触不良の信号がきたとき、リレー5とリレー6の状態は
変化させずに(閉じたまま)、コンタクト端子3と抵抗
測定端子4を一度開放にし、再びリード端子2に接触さ
せ、前述と同様に抵抗の測定、判定を繰り返し行ない、
接触良,不良の信号をハンドラ制御部9に出力する。ハ
ンドラ制御部9は接触良の信号がきたときは前述と同様
の動作を行ない、所定回数繰り返した後接触不良の信号
がきたときには、コンタクト端子3と抵抗測定端子4を
開放にし、IC1を不良又は未測定としてコンタクト部
より振り分けて送り出す。
【0014】
【発明の効果】以上、詳細に説明したようにこの発明に
よれば、ICの外部リードと測定端子との接触抵抗を検
出し、その抵抗値によってハンドラを制御するようにし
たので、接触良のときのみテストシステムは測定を行な
うため、接触抵抗の影響が少なく、正確な測定及び判定
を行なうことが可能となる。更に、ダブルコンタクト
(2点における接続)制御もハンドラ自身が接触不良を
検出して行なうことによって、テストシステムで行なう
電気的特性のテストで不良と判定されたICは、接触に
よる不良ではなくIC自体の不良であるため、再度同じ
ICを測定する必要がなくなり、したがって生産性の向
上が期待できるのである。
よれば、ICの外部リードと測定端子との接触抵抗を検
出し、その抵抗値によってハンドラを制御するようにし
たので、接触良のときのみテストシステムは測定を行な
うため、接触抵抗の影響が少なく、正確な測定及び判定
を行なうことが可能となる。更に、ダブルコンタクト
(2点における接続)制御もハンドラ自身が接触不良を
検出して行なうことによって、テストシステムで行なう
電気的特性のテストで不良と判定されたICは、接触に
よる不良ではなくIC自体の不良であるため、再度同じ
ICを測定する必要がなくなり、したがって生産性の向
上が期待できるのである。
【0015】また高精度に電圧、電流、抵抗等を測定す
る場合にもICリードと測定端子としての導電体との接
触、抵抗を把握できるため正確な測定が可能である。
る場合にもICリードと測定端子としての導電体との接
触、抵抗を把握できるため正確な測定が可能である。
【図1】この発明のICのテスト方法を説明するため
の、テスト装置に係るハンドラコンタクト部の構成図。
の、テスト装置に係るハンドラコンタクト部の構成図。
【図2】従来のテスト方法を説明するためのハンドラコ
ンタクト部の構成図。
ンタクト部の構成図。
【図3】ICが送られてきたときのハンドラコンタクト
部の構成図。
部の構成図。
【図4】ICの外部リードの抵抗測定時におけるハンド
ラコンタクト部の構成図。
ラコンタクト部の構成図。
1 IC 2 リード端子 3 コンタクト端子 4 抵抗測定端子 5,6 リレー 7 抵抗測定回路 8 判定部 9 ハンドラ制御部 10 テストシステム
Claims (1)
- 【請求項1】 内部の半導体集積回路に接続された外部
リードを具備する半導体装置を準備する第1ステップ
と、 前記外部リードの2点に導電体をそれぞれ接続し前記外
部リードの2点間の抵抗を測定する第2ステップと、 測定された前記2点間の抵抗値が、限界抵抗値内である
ときテスト開始信号を送出する、又は、限界抵抗値外で
あるとき前記外部リードに接続された前記導電体を接続
し直して前記第2ステップからこのステップを繰り返
す、第3ステップと、 前記テスト開始信号に応答して少なくとも前記外部リー
ドの2点のどちらか一方に接続された前記導電体を介し
て前記半導体集積回路をテストする第4ステップと、 を含むことを特徴とする半導体装置のテスト方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079624A JPH05281297A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4079624A JPH05281297A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置のテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05281297A true JPH05281297A (ja) | 1993-10-29 |
Family
ID=13695232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4079624A Pending JPH05281297A (ja) | 1992-04-01 | 1992-04-01 | 半導体装置のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05281297A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037790A (en) * | 1997-02-25 | 2000-03-14 | International Business Machines Corporation | In-situ contact resistance measurement for electroprocessing |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
-
1992
- 1992-04-01 JP JP4079624A patent/JPH05281297A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6037790A (en) * | 1997-02-25 | 2000-03-14 | International Business Machines Corporation | In-situ contact resistance measurement for electroprocessing |
JP2023031729A (ja) * | 2021-08-25 | 2023-03-09 | 株式会社 東京ウエルズ | 電子部品の電気的計測装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6300771B1 (en) | Electrical inspection device for detecting a latent defect | |
EP0622733B1 (en) | Method and device for testing integrated power devices | |
JPH05281297A (ja) | 半導体装置のテスト方法 | |
KR20010021222A (ko) | 프로브 접촉상태 검출방법 및 프로브 접촉상태 검출장치 | |
KR101961536B1 (ko) | 기판 검사 장치 및 기판 검사 방법 | |
JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
JPS58102173A (ja) | コンデンサの漏洩電流測定回路 | |
JPS63119216A (ja) | 電解コンデンサの極性判別方法及びその装置 | |
JPH0222707Y2 (ja) | ||
JPS6145785B2 (ja) | ||
JPS58123472A (ja) | 半導体特性測定装置 | |
JPH07151822A (ja) | ポゴピン圧力チェック機能付きテストボード | |
JPH04120376U (ja) | リレ−検査回路 | |
JPH0334705Y2 (ja) | ||
JPH0827307B2 (ja) | プリント配線板の試験装置 | |
JPS58201075A (ja) | トランスフアリ−ドスイツチの特性測定回路 | |
JPS6057947A (ja) | 半導体測定装置 | |
JPH0532779Y2 (ja) | ||
KR980012185A (ko) | 웨이퍼의 전기적 테스트 장치 | |
JPH0737954A (ja) | コンタクト不良検出装置 | |
JPH0326973A (ja) | 集積回路検査装置の検査方法 | |
JPH05232176A (ja) | 導通試験装置 | |
JPH09211042A (ja) | 4線式抵抗測定方法および装置 | |
JPH10253715A (ja) | 半導体試験装置診断用回路および半導体試験方法 | |
JPS5932051B2 (ja) | 有極性コンデンサの極性判別装置 |