JPH05289105A

JPH05289105A - 液晶表示装置およびその製造方法

Info

Publication number: JPH05289105A
Application number: JP9405792A
Authority: JP
Inventors: Genshirou Kawachi; 玄士朗河内; Kikuo Ono; 記久雄小野; Takayuki Wakui; 陽行和久井; Koichi Abu; 恒一阿武; Nobutake Konishi; 信武小西; Takashi Suzuki; 隆鈴木
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-04-14
Filing date: 1992-04-14
Publication date: 1993-11-05

Abstract

(57)【要約】【目的】液晶表示装置用の薄膜半導体装置において、大
型化，高精細化に適し、高い製造歩留まりを実現できか
つ、簡略な製造工程で製造できる構造及び製造方法を提
供する。【構成】走査信号電極を表面に陽極酸化膜を形成したＴ
ａ電極１０とＡｌ電極１１の積層膜で構成し、外部接続
端子部は、上記陽極酸化膜をマスクとして上層のＡｌ電
極１１をエッチング除去することによりＴａ電極１０の
みを露出させた。また、ａ−Ｓｉ：Ｈ膜３０とゲートＳ
ｉＮ膜２２を同一のパターンに加工した。さらに、映像
信号電極１４と画素電極１３をＩＴＯとＴｉ電極の積層
膜で構成し１回のホト工程でパターニングする。この時
画素電極上の光の透過部分のＴｉ膜は保護ＳｉＮ膜２３
のパターンをマスクとして除去する構成とした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＯＡ機器等の画像，文字
情報の表示装置として用いられる、薄膜トランジスタア
クティブマトリックス方式の液晶表示装置の構造及び製
造方法に関する。

【０００２】

【従来の技術】ガラス等の絶縁基板上に薄膜トランジス
タ（以下ＴＦＴと記す）をマトリックス上に形成し、こ
れをスイッチング素子として用いるアクティブマトリッ
クス型の液晶表示装置は高画質のフラットパネルディス
プレイとして期待されている。現在、ＴＦＴアクティブ
マトリックス型ディスプレイにおいては、解決すべき課
題がいくつかある。

【０００３】第１の課題は、製造歩留まりの向上であ
る。特に走査信号配線と映像信号配線間のショート不良
が最大の不良原因であり、この不良の低減が課題となっ
ている。

【０００４】第２の課題は、工程数の低減である。特に
ホトリソグラフィ工程数の削減が強く求められている。

【０００５】第３の課題は、画面の高精細化，大型化に
対応できる低抵抗の走査信号配線の形成技術である。

【０００６】第４の課題は、信頼性の確保である。具体
的には画像品質の信頼性とともに配線の外部接続端子の
腐食等に対する信頼性等が課題としてあげられる。

【０００７】以上の課題に対して、従来から種々の提案
がなされている。

【０００８】まず第１の課題に対しては、例えば特開昭
61−133662号公報においてＴＦＴのゲート絶縁膜を、ゲ
ート電極の陽極酸化膜とＳｉＮ膜の２層構造として絶縁
膜のピンホール等による配線間ショートを防止する技術
が開示されている。（以下第１の従来技術と記す）。

【０００９】第２の課題に対して、ホトリソグラフィ工
程数の削減については数多くの提案がなされている。例
としては、例えば特開昭63−9977号公報において走査配
線を透明電極と金属膜の２層構造とし、走査配線を構成
する透明電極により画素電極を構成することにより走査
信号配線と画素電極のパターニングを１回で行いホト工
程を削減する方法が示されている。（以下第２の従来技
術と記す）また、他の例としては特開昭62−32651 号公報において
はＴＦＴを構成するゲート絶縁膜と半導体膜を１枚のホ
トマスクを用いて同一パターンに加工することにより、
ホトリソグラフィ工程数を削減する方法が示されてい
る。（以下第３の従来技術と記す）第３の課題に対しては、例えば特開平2−85826号公報に
おいてＡｌを走査配線とし、Ａｌ₂Ｏ₃膜をゲート絶縁膜
および層間絶縁膜として用いる例が示されている。低抵
抗のＡｌを走査配線として用いることにより高精細化，
大画面化により、走査配線の負荷が増大しても走査信号
の遅延を実用上問題無いレベルに押さえることができ
る。（以下第４の従来技術と記す）

【００１０】

【発明が解決しようとする課題】ＴＦＴアクティブマト
リックス型液晶表示装置を本格的に普及させるためには
上記の課題全てを同時に解決し、高画質化，低コスト
化，高信頼化を実現する必要が有る。しかしながら、上
記の各々の従来技術は、狙いとする各々の課題について
は効果があるが、各々の要素技術は互いにトレードオフ
の関係を有するものが多く、上記全ての課題を同時に満
足することはできない。また、上記の個々の技術を単に
組み合わせただけでは、新たな問題が発生し所望の効果
は得られない。以下このことを説明する。

【００１１】例えば、第１の従来技術と第２の従来技術
を組み合わせると、走査信号配線金属を透明電極の上で
陽極酸化する必要があるが、透明導電膜上で金属を陽極
酸化すると、材料の標準電位の違いから電池反応により
金属膜が溶失してしまう問題が有る。また、陽極酸化時
に選択酸化のためのレジストマスクを形成するために新
たにホトマスクが必要となるので第２の課題である工程
数の削減を達成することはできない。

【００１２】また、第２の従来技術では、活性層である
半導体膜がゲート電極の外にはみ出す構造となるので、
表示装置を構成したときにバックライトや外光がゲート
電極の外にはみだした半導体膜に当たり、半導体膜の光
電流によりＴＦＴのリーク電流が増加して画質が低下す
る。これを防止するためには半導体膜を薄膜化すること
が有効であるが、良く知られているようにプロセス上の
制約から、従来の逆スタガ型のＴＦＴで半導体膜を薄膜
化するためには、ＴＦＴのチャネル部を保護するための
チャネル保護膜を形成するためのホトマスクを１枚増や
す必要が有る。この点については例えば、フラットパネ
ルディスプレイ '９１(日経ＢＰ社1990)８８頁〜９６頁
に述べられている。従って、第２の従来技術では半導体
膜とゲート絶縁膜のマスクを統合して１枚ホトマスクを
削減できるものの、実用に耐えうる画質を保証するため
には、半導体膜を薄膜化することが必要なため、チャネ
ル保護膜を形成するために１枚ホトマスクが必要とな
り、結果的にはホトマスク削減による工程の簡略化は達
成できないという問題が有る。

【００１３】また、第３の従来技術と第４の従来技術を
組み合わせると、走査信号配線は透明電極と低抵抗配線
であるＡｌ電極の２層構造となるが、この場合走査信号
配線の外部接続端子部分にはＡｌ電極をそのまま用いる
かまたは、上層のＡｌを選択除去して、透明電極を外部
接続端子として用いることになる。

【００１４】配線の外部接続端子部分は、液晶封入等の
後工程以後も種々の溶剤等に曝されるためＡｌのような
活性な金属を用いると腐食されるという問題がある。ま
た、透明電極を端子部分に用いた場合、金属酸化物であ
る透明電極と配線金属のＡｌの接合においては、Ａｌが
透明電極中の酸素により酸化され界面に絶縁膜を形成す
るためコンタクトの信頼性が極めて悪いという問題があ
る。

【００１５】以上のような問題から、走査信号配線にＡ
ｌを用いる場合には端子部分の透明電極とのコンタクト
を良好に保つためにバリアメタルを間に挿入することが
よく行われている。しかしながらこの場合、バリアメタ
ルを加工するために新たにホトマスクが必要となる。従
って、第２の課題である工程数の削減を達成することは
できなくなる。以上述べたように、従来の技術の単なる
組合せでは上記の複数の課題を同時に解決することはで
きない。

【００１６】本発明の目的は、上記の諸課題を同時に解
決し、最小限のホトマスク数で高い信頼性と良好な画質
を有し、かつ低コストで製造できる液晶表示装置の構造
及びその製造方法を提供することにある。

【００１７】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明は以下の手段を講じたことを特徴とする。

【００１８】(１) 絶縁基板上に形成した走査信号電極
と、前記走査信号電極に交差するように形成された映像
信号電極と、前記走査信号電極と前記映像信号電極の交
差点付近に形成された薄膜トランジスタと、前記薄膜ト
ランジスタに接続された画素電極とからなり、前記画素
電極によって液晶を駆動する液晶表示装置において、前
記走査信号電極の外部との接続端部を除いて少なくとも
２種以上の導電膜の積層膜で構成し、かつ前記積層膜を
構成する最上層の導電膜の表面は全て前記最上層の導電
膜を構成する金属材料を母材とする絶縁膜によって被覆
した構造とし、外部との接続端部を前記積層膜を構成す
るＴａ等の接続性の良い金属層を露出する構成とした。

【００１９】上記構成とすることにより、以下の工程を
含むことを特徴とする液晶表示装置の製造方法を採用で
きるようにした。

【００２０】(ｉ) 絶縁基板上に２層以上の導電膜を順
次積層し、所定のパターンに加工して走査信号電極パタ
ーンを形成する工程。

【００２１】(ii) 前記走査信号電極パターンの一部の
表面及び側面に２層以上の各々の導電膜を構成する材料
を母材とする絶縁膜を形成する工程。

【００２２】(iii) 前記絶縁膜をマスクとして、前記
走査信号電極パターンを構成する２層以上の導電膜の
内、少なくとも最上層の導電膜を除去する工程。

【００２３】(iv) 基板全面にゲート絶縁膜，半導体膜
を形成する工程。

【００２４】(ｖ) 上記半導体膜に５ｋｅＶ以下のエネ
ルギーでリンを含むイオンビームを照射して半導体膜中
にリンを導入する工程。

【００２５】(vi) 前記ゲート絶縁膜，半導体膜を同一
パターンに加工する工程。

【００２６】(vii) 導電膜を堆積して所定のパターン
に加工し映像信号電極及びソース電極を形成する工程。

【００２７】(viii) 前記映像信号電極及びソース電極
のパターンをマスクとして半導体膜に５ｋｅＶ以下のエ
ネルギーでボロンを含むイオンビームを照射して半導体
膜中にボロンを導入する工程。

【００２８】

【作用】上記の様に、走査信号電極を少なくとも２種以
上の導電膜の積層膜で構成し、積層膜の最上層の導電膜
の表面を全て前記最上層の導電膜を構成する材料を母材
とする絶縁膜で被覆することにより、前記最上層の導電
膜が薬品等に曝されることがなくなるので耐腐食性を確
保できる。

【００２９】さらに、前記積層膜の側面にも積層膜を構
成する各導電膜を母材とする絶縁膜を形成し、かつこれ
らの絶縁膜を薄膜トランジスタのゲート絶縁膜として用
いることにより、走査信号電極と映像信号電極間の層間
絶縁耐圧を向上させることが出来るのでショート不良を
低減出来る。

【００３０】さらに、ゲート絶縁膜と半導体膜を同一の
パターンで形成し、かつソース，ドレインの金属電極と
接触する部分の半導体膜にはｎ型不純物を導入し、ＴＦ
Ｔのチャネル部分の半導体膜にはｎ型不純物，ｐ型不純
物の両方を導入することにより、ＴＦＴのチャネル部は
ｎ型の不純物とｐ型不純物を相互にコンペンセイトする
ことでチャネル部分の半導体膜は高抵抗となるので、従
来必要であったｎ型ａ−Ｓｉ膜のエッチングをすること
なしにソース，ドレイン電極を電気的に分離できる。従
来、ｎ型ａ−Ｓｉ膜と真性ａ−Ｓｉ膜の間の選択比が小
さいために、真性ａ−Ｓｉ膜を薄膜化することができな
かった。真性ａ−Ｓｉ膜を薄膜化するためには、先に述
べたようにホトマスクを１枚加えてＴＦＴのチャネル部
をＳｉＮ膜等で保護する必要があった。これに対して本
構造では、ｎ型ａ−Ｓｉ膜のエッチングが不要となる。
従って、チャネル部の保護膜を形成するためのホトマス
クを用いずに半導体膜を薄膜化することが可能となる。
従って、ゲート絶縁膜と半導体膜を同一のパターンで形
成しても光電流によるＴＦＴのオフ抵抗の低下を防止で
きるので、製造工程数を削減しつつ、良好な画質を実現
できることになる。

【００３１】

【実施例】図１は本発明の第１の実施例の液晶表示装置
の走査信号電極の端部の断面図である。図２は図１中、
Ａ−Ａ′面を矢印方向から見た断面図、図３は液晶表示
装置の全体構成を模式的に表した平面図である。

【００３２】ガラス基板１上にＴａ電極１０とＡｌ電極
１１が積層され走査信号電極１００を形成している。走
査信号電極１００の表面及び側面はＴa₂Ｏ₅膜２０とＡl
₂Ｏ₃膜２１によって被覆されている。ここで、Ａｌ₂Ｏ₃
膜２１は２層導電膜の上層膜であり、Ａｌ電極１１の表
面を必ず被覆するように形成した。また、上層膜である
Ａｌ電極１１は走査信号電極１００の端部より距離Ｘ以
上離れた位置から形成し（距離Ｘはこの例では１.０cm
とした。）、外部部材と接触する端部はＴａ電極１０が
露出する構成とした。本実施例によれば、腐食しやすい
Ａｌ電極を完全にＡｌ₂Ｏ₃膜で被覆しかつ外部部材と接
触する端部から排除し、外部部材との接続を容易にし、
かつ走査信号電極１００に低抵抗のＡｌ電極を使用でき
るので表示装置の高精細化，大型化が実現できる。外部
部材と確実に接続するためには最上層を形成しない端部
の長さＸを０.１cm 以上とすればよい。また、腐食しや
すいＡｌ電極の下層に耐腐食性の高いＴａ電極を配置
し、Ａｌ₂Ｏ₃膜とＡｌ電極の端面を一致させる構造と
し、Ａｌ₂Ｏ₃膜をマスクとして端部のＡｌ電極をエッチ
ング除去することで外部接続端子を形成して外部部材と
の接続を行う構成にすることにより、接続端子の金属加
工のためのホトマスクが不要となり工程数を削減でき
る。更に、Ａｌ電極を上層膜として用いることにより、
後の実施例でも説明するように、ＴＦＴのゲート絶縁膜
の一部として高品質のＡｌ₂Ｏ₃膜を利用できるのでＴＦ
Ｔの性能が向上し層間ショート不良を低減できる。

【００３３】図３は本願発明の液晶表示装置を情報処理
装置に用いたときの構成を示したものである。液晶表示
装置は先に述べたように、走査信号電極１００は２層以
上の導電膜から形成されており、走査信号電極１００の
走査駆動回路２０１との接続端子部は最上層の膜のない
構成（Ａｌで形成した膜のない構成）として走査駆動回
路２０１の信号線との接続を容易にしたもので、映像信
号電極１４はＴｉ等を用いて形成されており、信号駆動
回路２０２との接続は元来容易であり、接続端子部を同
じ導電膜で形成したものである。走査信号電極１００を
２層構造とした効果は前述の通りである。また走査駆動
回路２０１はパネル制御装置２０３からの信号に基づい
て走査電圧を走査信号電極１００に送りＴＦＴのゲート
をオンする。また信号駆動回路２０２はパネル制御装置
２０３からの信号に基づいて映像信号を映像信号電極１
４を介して液晶素子に映像信号を伝達する。前記パネル
制御装置２０３は外部入力手段２０４から入力された信
号に基づいて表示内容を決定する演算処理手段２０５及
び演算データ等を一時記憶したり、演算方法等記憶して
おくメモリ手段２０６等からなる入力部２０７からの情
報を映像信号に変換しそれぞれの信号を駆動回路に送信
する働きをする。本発明の液晶表示装置を情報処理装置
に用いることにより、表示画面が鮮明になり複雑な形状
の図も正確に表示できるという効果がある。

【００３４】図４は本発明の第２の実施例の液晶表示装
置の走査信号電極１００の端部の断面図である。図５は
図４−１中、Ａ−Ａ′面を矢印方向から見た断面図を示
す。本実施例では走査信号電極１００は２層のＴａ電極
１０とこれらによって挟持されたＡｌ電極１１の３層の
導電膜から構成される。第１の実施例と同様にこれらの
膜の表面及び側面はＴａ₂Ｏ₅膜２０とＡｌ₂Ｏ₃膜２１に
よって被覆され、最上層膜であるＴａ電極１０の表面は
全てＴａ₂Ｏ₅膜２０で被覆されている。また、上層膜の
Ｔａ電極とＡｌ電極は走査信号電極１００の端部より距
離１.０cm 以上離れた位置から形成し外部部材と接触す
る端部からＡｌ電極１１を排除した。本実施例によれ
ば、上記第１の実施例の場合と同様の効果に加えて、比
誘電率の大きいＴａ₂Ｏ₅膜をＴＦＴのゲート絶縁膜の一
部として利用できるのでＴＦＴの相互コンダクタンスが
向上する。

【００３５】図６は、上記の構造を有する走査信号電極
１００を用いて構成した第３の実施例の液晶表示装置の
単位画素の断面模式図である。

【００３６】ガラス基板１上にＴａ電極１０とＡｌ電極
１１からなる走査信号電極１００が形成され、これらの
表面及び側面はＡｌ₂Ｏ₃膜２１とＴａ₂Ｏ₅膜２０によっ
て被覆されている。これらの走査信号電極１００上にＳ
ｉＮ膜２２，ａ−Ｓｉ：Ｈ膜３０，ｎ型ａ−Ｓｉ：Ｈ膜
３１が形成され、さらにｎ型ａ−Ｓｉ：Ｈ膜３１上には
映像信号電極１４とソース電極１５が形成され、前記ソ
ース電極にはＩＴＯ膜からなる画素電極１３が接続され
ている。画素電極１３には、容量電極１６が接続され、
走査信号電極１００と前記容量電極１６により付加容量
を構成する。さらに、これら全体を保護ＳｉＮ膜２３で
被覆している。

【００３７】図７は上記の薄膜トランジスタ基板の走査
信号電極の外部接続端子の断面図である。ここでは、走
査信号電極１００のうち、上層のＡｌ電極１１の表面は
Ａｌ₂Ｏ₃膜２１によって被覆し、Ｔａ電極１０をＡｌ₂
Ｏ₃膜２１の外まで延在させ外部接続端子を構成してい
る。さらにＴａ電極１０はＩＴＯ電極１３で被覆した。

【００３８】図８〜図１２は上記第１の実施例の薄膜半
導体装置の製造工程を示す。図の右側は走査信号電極端
子部分の各工程での断面を示す。

【００３９】ガラス基板１上にＴａ膜１０，Ａｌ膜１１
をスパッタリングにより堆積しホトリソグラフィ技術を
用いて所定の形状にパターニングする（図８）。次に、
陽極酸化法によりＴａ膜，Ａｌ膜の表面及び側面にＴａ
₂Ｏ₅膜２０，Ａｌ₂Ｏ₃膜２１を形成する（図９）。次に
Ａｌ₂Ｏ₃膜２１をマスクとして走査信号電極端子部のＡ
ｌ膜１１をエッチング除去してＴａ電極１０を露出し、
続いてＩＴＯ膜をスパッタリングにより堆積しホトリソ
グラフィ技術を用いてパターニングして画素電極１３お
よび端子Ｔａの保護膜１３１を形成する(図１０)。次に
プラズマＣＶＤ法によりゲートＳｉＮ膜２２，ａ−Ｓ
ｉ：Ｈ膜３０，ｎ型ａ−Ｓｉ：Ｈ膜３１を堆積し、ａ−
Ｓｉ：Ｈ膜３０，ｎ型ａ−Ｓｉ：Ｈ膜３１を所定の形状
にパターニングし、続いて画素電極１３上および端子部
電極上のゲートＳｉＮ膜２２を除去する（図１１）。次
に、スパッタリングによりＴｉ膜を堆積し、所定の形状
にパターニングして映像信号電極１４とソース電極１５
および容量電極１６を得る。最後にプラズマＣＶＤによ
り保護ＳｉＮ膜２３を形成して薄膜半導体装置は完成す
る（図１２）。

【００４０】本実施例によれば、外部接続端子に耐腐食
性の高くＡｌに比べてＩＴＯとのコンタクトの良いＴａ
を使用できるので高い信頼性を確保できる。また、Ａｌ
₂Ｏ₃膜をマスクとして、外部接続端子部のＴａ電極を露
出するため、従来必要であった外部接続端子の金属加工
のためのホトマスクが不要となるので工程を削減できる
効果が有る。また、同時に走査信号電極に低抵抗のＡｌ
電極を使用できるので表示装置の高精細化，大型化が実
現できる。

【００４１】また、以上の例では走査信号電極にＴａと
Ａｌを用いて説明してきたが、本発明はこの組合せに限
らず、ＴａのかわりにＴｉ，Ｍｏ，Ｗやこれらを成分と
する合金を用いても同様に適用できる。また、Ａｌに限
らずＡｌ−ＳｉやＡｌ−Ｐｄ，Ａｌ−Ｔａ等の合金を用
いてもよい。

【００４２】図１３，図１４はそれぞれ、本発明の第４
の実施例の液晶表示装置の画素部の断面図および平面図
である。

【００４３】上記第３の実施例と同様に、ガラス基板１
上にＴａ電極１０とＡｌ電極１１からなる走査信号電極
１００が形成され、これらの表面及び側面はＴａ₂Ｏ₅膜
２０とＡｌ₂Ｏ₃膜２１によって被覆されている。これら
の走査信号電極１００上にＳｉＮ膜２２と、膜厚５０ｎ
ｍのａ−Ｓｉ：Ｈ膜３０が同一の平面形状に形成され、
さらにａ−Ｓｉ：Ｈ膜３０上には映像信号電極１４とソ
ース電極１５が形成され、前記ソース電極にはＩＴＯ膜
からなる画素電極１３が接続されている。画素電極１３
には、容量電極１６が接続され、走査信号電極１００と
前記容量電極１６により付加容量を構成する。さらに、
これら全体を保護ＳｉＮ膜２３で被覆している。

【００４４】図１５および図１６はそれぞれ、図１３中
のＡ−Ａ′断面およびＢ−Ｂ′断面でのａ−Ｓｉ：Ｈ膜
３０内の、³¹Ｐと¹¹Ｂの深さ方向の濃度分布を示す。ソ
ース電極１５とコンタクトするＢ−Ｂ′断面では、³¹Ｐ
のみが表面から指数関数的に減少する急峻な濃度プロフ
ァイルで導入されている。また、ＴＦＴのチャネル領域
であるＡ−Ａ′断面では、ほぼ等量の³¹Ｐと¹¹Ｂが導入
されている。

【００４５】以上の構成により本実施例では、第１に、
従来別々のホトマスクでパターニングしていた、ａ−Ｓ
ｉ：Ｈ膜３０とゲートＳｉＮ膜２２が１枚のホトマスク
で同一の形状にパターニングされるので、ホトリソグラ
フィ工程が１回少なくなり工程数が削減でき製造コスト
を低減でき、さらに歩留まりも向上する効果が有る。第
２に、ＴＦＴのチャネル領域は³¹Ｐと¹¹Ｂが相互に補償
されて高抵抗化されるため、従来必要であったｎ型ａ−
Ｓｉ：Ｈ膜のエッチングなしにソース電極とドレイン電
極が分離できるので、ａ−Ｓｉ：Ｈ膜３０の薄膜化が可
能となる。ａ−Ｓｉ：Ｈ膜３０の膜厚を６０ｎｍ以下と
することにより、光電流によるＴＦＴのオフ抵抗の低下
を防止でき、良好な画質を得ることができる。

【００４６】また、同時に、従来ａ−Ｓｉ：Ｈ膜３０を
薄膜化する際必要であったチャネル保護膜の形成が不要
になるので製造工程が簡略化できる。

【００４７】図１７〜図２４は上記の実施例の製造工程
を示す断面図である。

【００４８】ガラス基板１上にＴａ膜１０，Ａｌ膜１１
をスパッタリングにより堆積しホトリソグラフィ技術を
用いて所定の形状にパターニングする。次に、陽極酸化
法によりＴａ膜，Ａｌ膜の表面及び側面にＴａ₂Ｏ₅膜２
０，Ａｌ₂Ｏ₃膜２１を形成する（図１７）。次にスパッ
タリングによりＩＴＯ膜を１１０ｎｍ堆積し、パターニ
ングして画素電極１３とする（図１８）。次にプラズマ
ＣＶＤによりゲートＳｉＮ膜２２を４００ｎｍ，ａ−Ｓ
ｉ：Ｈ膜３０を５０ｎｍ形成する(図１９)。次にＰＨ₃
ガスの放電プラズマから引き出した、質量分離しないＰ
Ｈ+，ＰＨ₂+等のイオンを２ｋｅＶ程度の低エネルギー
で照射しａ−Ｓｉ：Ｈ膜３０にＰを導入する（図２
０）。このような質量分離しないイオンビームを用いる
不純物ドーピング技術は、例えば特開平2−199824 号公
報において磁気バケット型イオン源を用いた方法が開示
されている。次に、ホトリソグラフィ技術により、ゲー
トＳｉＮ膜２２と、ａ−Ｓｉ：Ｈ膜３０を同一の平面形
状に加工する（図２１）。次にＴｉ電極をスパッタリン
グにより形成し、パターニングして映像信号電極１４，
ソース電極１５および容量電極１６を得る（図２２）。
次に映像信号電極１４，ソース電極１５のパターンをマ
スクとして質量分離しないＢＨ+，Ｂ₂Ｈ₂+等のイオンを
２ｋｅＶ程度の低エネルギーで照射して、ａ−Ｓｉ：Ｈ
膜３０のチャネル領域にＢを導入する。これは、先に述
べた技術において放電ガスをＢ₂Ｈ₆等のＢを含むガスに
すれば容易に実現できる。最後に、保護ＳｉＮ膜を形成
して素子は完成する（図２３）。

【００４９】上記のような製造工程を採用することによ
り既に述べたように、従来ａ−Ｓｉ：Ｈ膜３０を薄膜化
する際必要であったチャネル保護膜の形成が不要になる
ので製造工程が簡略化できる。特に、不純物導入法とし
て質量分離しない低エネルギーのイオンビームを用いる
ことにより、大面積に効率良く不純物を導入することが
できるので生産効率を向上させることができる。

【００５０】図２５は本発明の第５の実施例の薄膜半導
体装置の画素部の断面図である。図２６，図２７はそれ
ぞれ、同じく第５の実施例の映像信号電極及び走査信号
電極の外部接続端子部の断面図である。図２８は同じく
第５の実施例の画素部の平面図である。

【００５１】本実施例においては、Ｔｉからなる映像信
号電極１４の下層に画素電極１３を構成するＩＴＯ電極
１３１を配置し、画素電極１３上の一部に映像信号電極
１４を構成するＴｉを配置して容量電極１６及びソース
電極１５とした。また、画素電極１３上のソース電極１
５および容量電極１６のパターンを保護ＳｉＮ膜２３の
パターンＰＡＳをマスクとして自己整合的に形成した。
また、画素電極１３のパターンの周辺部には映像信号電
極１４を構成するＴｉを延在した。このようにすること
により映像信号電極，画素電極，ソース電極および容量
電極をＩＴＯ電極とＴｉからなる同じ材料により構成で
き、１枚のホトマスクによりパターニングできるのでホ
ト工程数を削減できる。また、画素電極上に残るＴｉ
を、保護ＳｉＮ膜２３のパターンをマスクとして除去
し、画素電極上に残るＴｉを保護ＳｉＮ膜２３のパター
ンに対して自己整合的に形成することにより、ホト工程
数を削減できる。また、付加容量部の上部電極にＴｉと
ＩＴＯの２層電極を用いることにより、走査信号電極１
００によって作られる段差部分でのＩＴＯ電極の断切れ
を防止できる。

【００５２】図２９は本発明の第６の実施例の画素部の
平面図である。本実施例では、断面構造は上記第６の実
施例と同様であるが、保護ＳｉＮ膜２３のパターン端Ｐ
ＡＳを画素電極１３のパターンの外側に形成した点が特
徴である。このようにすることにより、Ｔｉ電極および
画素電極パターニング時に、例えば図３０に示すような
パターン不良ＤＥＦにより画素電極１３と映像信号電極
１４がショートした時にも、図３１のように保護ＳｉＮ
膜２３のパターンＰＡＳをマスクとして画素電極上の金
属電極のエッチングする時にＰＡＳの内側の不良パター
ンのＴｉ，ITOがエッチング除去されショート不良が解
消できる。このため、画素電極１３と映像信号電極１４
のショートによる表示欠陥を低減できる効果がある。

【００５３】図３２は本発明の第７の実施例の画素部の
平面図である。本実施例では断面構造は上記第６の実施
例と同様であるが、保護ＳｉＮ膜２３のパターン端ＰＡ
Ｓを走査信号電極１００の上にまで延長し、付加容量の
上部電極の一部のＴｉ電極を除去した点に特徴がある。
このようにしてＴｉ電極パターンの面積を縮小すること
により画素の開口率が向上する。Ｔｉ電極パターンは、
走査信号電極１００によって作られる段差部を少なくと
も一部で乗り越えていればよいから、このようにしても
ＩＴＯ電極の断切れによる不良は起こらない。

【００５４】図３３は本発明の第８の実施例の画素部の
断面図である。図３４，図３５はそれぞれ第８の実施例
の映像信号電極及び走査信号電極の外部接続端子部の断
面図である。図３６は同じく第８の実施例の画素部の平
面図である。図３３は図３６中のＹ−Ｙ′断面を示して
いる。

【００５５】本実施例では、上記第６の実施例と同様
に、映像信号電極１４の下層に画素電極１３を構成する
透明電極を配置し、画素電極１３上の一部に映像信号電
極１４を構成するＴｉを配置して容量電極１６及びソー
ス電極１５とした。また、画素電極１３上のソース電極
１５および容量電極１６のパターンを保護ＳｉＮ膜２３
のパターンをマスクとして自己整合的に形成した。ま
た、上記第２の実施例と同様にゲート絶縁膜２２とａ−
Ｓｉ：Ｈ膜３０を同一のパターン形状に加工した。さら
に、上記第１の実施例と同様に、走査信号電極をＴａ電
極１０とＡｌ電極１１の２層により構成し、その表面及
び側面をこれらの金属の陽極酸化膜で被覆した。また、
図２８に示すように走査信号電極１００の外部接続端子
部分では上層のＡｌ電極１１をＡｌ₂Ｏ₃膜２１の下層に
Ａｌ₂Ｏ₃膜２１に対して自己整合的に形成した。

【００５６】本実施例によれば、映像信号電極，画素電
極，ソース電極および容量電極をＩＴＯ電極とＴｉから
なる同じ材料により構成し、１枚のホトマスクによりパ
ターニングできるのでホト工程数を削減でき工程数が削
減できる。また、画素電極上に残るＴｉを、保護ＳｉＮ
膜２３のパターンをマスクとして除去し、画素電極上に
残るＴｉを保護ＳｉＮ膜２３のパターンに対して自己整
合的に形成することにより、ホト工程数を削減でき工程
数が削減できる。また、従来別々のホトマスクでパター
ニングしていた、ａ−Ｓｉ：Ｈ膜３０とゲートＳｉＮ膜
３１が１枚のホトマスクで同一の形状にパターニングさ
れているので、ホトリソグラフィ工程が１回少なくなり
工程数が削減でき製造コストを低減できる。さらに、外
部接続端子に耐腐食性の高いＴａを使用できるので高い
信頼性を確保できる。また、Ａｌ₂Ｏ₃膜をマスクとし
て、外部接続端子部のＴａ電極を露出するため、従来必
要であった外部接続端子金属加工のためのホトマスクが
不要となるので工程を削減でき製造コストを低減できる
効果が有る。

【００５７】以上から、従来９枚必要であったホトマス
クを５枚に低減されるので、工程数を大幅に削減でき
る。また、本実施例では保護ＳｉＮ膜２３のパターンに
対して自己整合的に映像信号電極のＴｉ電極をパターニ
ングしているので保護ＳｉＮ膜２３のエッチング断面に
はＴｉが露出する。従って、映像信号電極としては耐腐
食性の高いＴｉ，Ｗ，Ｍｏ等の高融点金属を用いること
が望ましい。

【００５８】図３７〜図４４は上記第８の実施例の製造
工程を示す断面図である。

【００５９】ガラス基板１上に、Ｔａ膜１０，Ａｌ膜１
１をスパッタリングにより堆積しホトリソグラフィ技術
を用いて所定の形状にパターニングする（図３７）。次
に、陽極酸化法によりＴａ膜，Ａｌ膜の表面及び側面に
Ｔａ₂Ｏ₅膜２０，Ａｌ₂Ｏ₃膜２１を形成し、次にＡｌ₂
Ｏ₃膜２１をマスクとして走査信号電極１００の外部接
続端子部（図示せず）のＡｌ膜１１をエッチング除去し
てＴａ電極１０を露出する（図３８）。次にプラズマＣ
ＶＤ法により、ゲートＳｉＮ膜２２，ａ−Ｓｉ：Ｈ膜３
０，チャネル保護ＳｉＮ膜２４を形成する（図３９）。
次に、チャネル保護ＳｉＮ膜２４を所定の形状にパター
ニングし、続いてＰＨ₃ガスの放電プラズマから引き出
した、質量分離しないＰＨ+，ＰＨ₂+ 等のイオンを２ｋ
ｅＶの低エネルギーで照射しａ−Ｓｉ：Ｈ膜３０にＰを
導入する（図４０）。次にゲートＳｉＮ膜２２と、ａ−
Ｓｉ：Ｈ膜３０を同一の平面形状にパターニングする
（図４１）。続いてＩＴＯ膜１３，１３０およびＴｉ膜
をスパッタリングにより堆積しパターニングして画素電
極１３，１５０および映像信号電極１４を形成する（図
４２）。次にプラズマＣＶＤにより保護ＳｉＮ膜２３を
形成し所定のパターンにパターニングする（図４３）。
続いて、保護ＳｉＮ膜２３のパターンをマスクとして画
素電極１３のＩＴＯ電極上のＴｉ電極をエッチング除去
し素子は完成する（図４４）。本製造方法によれば５枚
のホトマスクにより従来より短い工程で、信頼性が高
く，表示装置の大画面，高精細化に適した薄膜半導体装
置を提供することができる。

【００６０】上記実施例の変形として、図４３で保護Ｓ
ｉＮ膜２３を形成する代りに、例えば図４５に示すよう
にＰＩＱなどの有機絶縁膜２５をオフセット印刷等によ
って形成しても良い。その後、図４６に示すように、有
機絶縁膜２５のパターンをマスクとしてＴｉ膜１５０を
ウエットエッチングや等方性のドライエッチング等の方
法によりエッチングしてソース電極１５及び容量電極１
６を有機絶縁膜２５よりオーバーハングして形成する。
次に、熱処理により有機絶縁膜２５のオーバーハング部
を変形させてソース電極１５及び容量電極１６を形成す
るＴｉ膜の側面を被覆して図４７に示すような構造が得
られる。この例では、Ｔｉ膜２４の側壁が保護されるの
で、電極の腐食等が起こらなくなるので、Ｔｉの代りに
Ａｌ等の低抵抗材料を使用できるメリットがある。ま
た、保護膜のパターニングのためのホト工程が不要とな
るので工程数をさらに削減できる効果がある。

【００６１】図４８は本発明の液晶表示装置に係るＴＦ
Ｔ基板の等価回路である。ガラス基板１上に複数の走査
信号電極１０／１１と、これに直交する複数の映像信号
電極１４と、これらの電極に接続されたＴＦＴと、ＴＦ
Ｔに接続された液晶容量および付加容量とから構成され
る。走査信号電極１０／１１と映像信号電極１４のどち
らか一方の端部には外部部材の接続のための端子１４０
が設けられている。画像の表示は走査信号電極１０／１
１に順次パルス信号を印加し１行分のＴＦＴをオン状態
とし、その間に映像信号電極から画像信号を液晶層に印
加する。この操作を１行ごとに繰り返して画像を表示す
る。

【００６２】図４９は本発明の薄膜半導体装置により構
成した液晶表示装置の断面模式図を示す。液晶層５０６
を基準に下部のガラス基板１上には、走査信号電極１１
と映像信号電極１４とがマトリックス状に形成され、そ
の交点近傍に形成されたTFTを介してＩＴＯよりなる画
素電極１３を駆動する。液晶層５０６を挾んで対向する
対向ガラス基板５０８上にはＩＴＯよりなる対向電極５
１０及びカラーフィルター５０７，カラーフィルター保
護膜５１１，遮光用ブラックマトリックスパターンを形
成する遮光膜５１２が形成されている。図４９の中央部
は１画素部分の断面を、左側は一対のガラス基板１，５
０８の左側縁部分で外部引出端子の存在する部分の断面
を、右側は一対のガラス基板１，５０８の右側縁部分で
外部引出端子の存在しない部分の断面を示している。図
４９の左側，右側のそれぞれに示すシール材ＳＬは液晶
層５０６を封止するように構成されており、液晶封入口
（図示していない）を除くガラス基板１，５０８の縁全
体に沿って形成されている。シール剤は例えばエポキシ
樹脂で形成されている。対向ガラス基板５０８側の対向
電極５１０は少なくとも一個所において、銀ペースト材
ＳＩＬによってガラス基板１に形成された外部引出配線
に接続されている。この外部接続配線は走査信号配線１
１，ソース電極１５，映像信号配線１４のそれぞれと同
一製造工程で形成される。配向膜ＯＲＩ１，ＯＲＩ２，
画素電極１３，保護膜２３，カラーフィルター保護膜５
１１，ゲートＳｉＮ膜２１のそれぞれの層はシール材Ｓ
Ｌの内側に形成される。偏光板５０５はそれぞれ一対の
ガラス基板１，５０８の外側の表面に形成されている。

【００６３】液晶層５０６は液晶分子の向きを設定する
下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２の間に封入さ
れ、シール材ＳＬによってシールされている。下部配向
膜ＯＲＩ１はガラス基板１側の保護膜２３の上部に形成
される。対向ガラス基板５０８の内側の表面には、遮光
膜５１２，カラーフィルター５０７，カラーフィルター
保護膜５１１，対向電極５１０および上部配向膜ＯＲＩ
２が順次積層して設けられている。この液晶表示装置は
ガラス基板１側と対向ガラス基板５０８側の層を別々に
形成し、その後上下ガラス基板１，５０８を重ねあわ
せ、両者間に液晶５０６を封入することによって組立て
られる。バックライトＢＬからの光の透過を画素電極１
３部分で調節することによりＴＦＴ駆動型のカラー液晶
表示装置が構成される。

【００６４】本発明の液晶表示装置は、低抵抗のＡｌよ
りなる走査信号電極を使用できるので、大型化および高
精細化に好適である。また、簡略な製造工程で製造でき
るので、コストを大幅に低減でき安価な液晶表示装置を
提供することが可能となる。なお、先に説明した構造の
ＴＦＴにおいてソース，ドレインの金属電極と半導体膜
をオーミックにコンタクトするためには半導体膜中のｎ
型の不純物濃度は１０²¹ＡＴＯＭＳ／cm³以上とする必
要が有る。また同時に、チャネル領域のｎ型の不純物を
補償するためには同程度の濃度のｐ型不純物を導入する
必要が有る。水素化非晶質Ｓｉや水素化非晶質ＳｉＧｅ
等の材料においては、導電率制御のために不純物を導入
すると不純物濃度の１／２乗に比例して膜中の欠陥密度
が増加する。従って、これらのｎ型の不純物とｐ型不純
物を半導体膜中に均一に導入するとキャリア蓄積層とな
る半導体とゲート絶縁膜界面近くでの不純物濃度も１０
²¹ＡＴＯＭＳ／cm³程度の高濃度となってしまうので半
導体膜中の欠陥密度が増大しＴＦＴの特性が低下する。
そこで、導入するｎ型，ｐ型の不純物濃度を膜表面で１
０²¹ＡＴＯＭＳ／cm³以上，半導体とゲート絶縁膜界面
で１０¹⁹ＡＴＯＭＳ／cm³以下とする、即ち金属電極と
コンタクトする部分の不純物濃度を高くし、キャリア蓄
積層となる半導体とゲート絶縁膜界面近くでの不純物濃
度を低くすることにより、半導体膜と金属電極のオーミ
ックコンタクトを良好に保ちつつ界面近くの半導体膜中
の欠陥密度の増加を抑制できＴＦＴ特性の低下を防止で
きる。

【００６５】

【発明の効果】以上述べたように、本発明によれば、最
小限のホトリソグラフィ工程で、低抵抗の走査信号電極
と、走査信号電極の陽極酸化膜をゲート絶縁膜として有
するＴＦＴと、耐腐食性の高い外部接続端子を具備した
液晶表示装置が実現できるので、液晶表示装置の大型化
および高精細化および低コスト化を実現できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の走査信号電極の断面
図。

【図２】本発明の第１の実施例の走査信号電極の断面
図。

【図３】本発明の液晶表示装置を用いた情報処理装置の
概略構成図。

【図４】本発明の第２の実施例の走査信号電極の断面
図。

【図５】本発明の第２の実施例の走査信号電極の断面
図。

【図６】本発明の第３の実施例の画素断面図。

【図７】本発明の第３の実施例の走査信号電極の外部接
続端子部の断面図。

【図８】本発明の第１の実施例の製造工程を示す画素断
面図。

【図９】本発明の第１の実施例の製造工程を示す画素断
面図。

【図１０】本発明の第１の実施例の製造工程を示す画素
断面図。

【図１１】本発明の第１の実施例の製造工程を示す画素
断面図。

【図１２】本発明の第１の実施例の製造工程を示す画素
断面図。

【図１３】本発明の第４の実施例の画素断面図。

【図１４】本発明の第４の実施例の画素平面図。

【図１５】本発明の第４の実施例のＴＦＴのチャネル部
のａ−Ｓｉ：Ｈ膜中の不純物濃度分布。

【図１６】本発明の第２の実施例のＴＦＴのソース，ド
レイン部のａ−Ｓｉ：Ｈ膜中の不純物濃度分布。

【図１７】本発明の第４の実施例の製造工程を示す画素
断面図。

【図１８】本発明の第４の実施例の製造工程を示す画素
断面図。

【図１９】本発明の第４の実施例の製造工程を示す画素
断面図。

【図２０】本発明の第４の実施例の製造工程を示す画素
断面図。

【図２１】本発明の第４の実施例の製造工程を示す画素
断面図。

【図２２】本発明の第４の実施例の製造工程を示す画素
断面図

【図２３】本発明の第４の実施例の製造工程を示す画素
断面図。

【図２４】本発明の第４の実施例の製造工程を示す画素
断面図。

【図２５】本発明の第５の実施例の画素断面図。

【図２６】本発明の第５の実施例の映像信号電極の外部
接続端子部の断面図。

【図２７】本発明の第５の実施例の走査信号電極の外部
接続端子部の断面図。

【図２８】本発明の第５の実施例の画素平面図。

【図２９】本発明の第６の実施例の画素平面図。

【図３０】本発明の第６の実施例の効果の説明図。

【図３１】本発明の第６の実施例の効果の説明図。

【図３２】本発明の第７の実施例の画素平面図。

【図３３】本発明の第８の実施例の画素断面図。

【図３４】本発明の第８の実施例の映像信号電極の外部
接続端子部の断面図。

【図３５】本発明の第８の実施例の走査信号電極の外部
接続端子部の断面図。

【図３６】本発明の第８の実施例の画素平面図。

【図３７】本発明の第８の実施例の製造工程を示す画素
断面図。

【図３８】本発明の第８の実施例の製造工程を示す画素
断面図。

【図３９】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４０】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４１】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４２】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４３】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４４】本発明の第８の実施例の製造工程を示す画素
断面図。

【図４５】本発明の第９の実施例の製造工程を示す画素
断面図。

【図４６】本発明の第９の実施例の製造工程を示す画素
断面図。

【図４７】本発明の第９の実施例の製造工程を示す画素
断面図。

【図４８】本発明の液晶表示装置の等価回路図。

【図４９】本発明の液晶表示装置の断面模式図。

【符号の説明】

１…ガラス基板、１０…Ｔａ電極、１１…Ａｌ電極、１
３…画素電極、１４…映像信号電極、１５…ソース電
極、１６…容量電極、２０…Ｔａ₂Ｏ₅膜、２１…Ａｌ₂
Ｏ₃膜、２２…ゲートＳｉＮ膜、２３…保護ＳｉＮ膜、
２４…チャネル保護ＳｉＮ膜、２５…有機絶縁膜、３０
…ａ−Ｓｉ：Ｈ膜、３１…ｎ型ａ−Ｓｉ：Ｈ膜、１１０
…Ｃｒ電極、１３１…端子部保護膜、１４０…外部接続
端子、５０５…偏光板、５０６…液晶層、５０７…カラ
ーフィルター、５０８…対向ガラス基板、５１０…対向
電極、５１１…カラーフィルター保護膜、５１２…遮光
膜、ＰＡＳ…保護ＳｉＮ膜のパターン端、ＤＥＦ…欠陥
パターン、ＯＲＩ１…上部配向膜、ＯＲＩ２…下部配向
膜、ＳＬ…シール材、ＳＩＬ…銀ペースト材、ＢＬ…バ
ックライト。

───────────────────────────────────────────────────── フロントページの続き (72)発明者阿武恒一茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者小西信武茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内 (72)発明者鈴木隆茨城県日立市久慈町4026番地株式会社日立製作所日立研究所内

Claims

【特許請求の範囲】

【請求項１】絶縁基板上に形成した走査信号電極と、前
記走査信号電極に交差するように形成された映像信号電
極と、前記走査信号電極と前記映像信号電極の交差点付
近に形成された薄膜トランジスタと、前記薄膜トランジ
スタに接続された画素電極とからなり、前記画素電極に
よって液晶を駆動する液晶表示装置において、前記走査
信号電極は外部との接続端部以外は少なくとも２種以上
の導電膜の積層膜で形成され、かつ前記積層膜を構成す
る最上層の導電膜の表面は全て前記最上層の導電膜を構
成する金属材料を母材とする絶縁膜によって被覆され、
前記接続端部は前記積層膜の下層の導電膜で形成されて
いることを特徴とする液晶表示装置。
【請求項２】請求項１において、前記積層膜を構成する
最上層の導電膜は、前記走査信号電極の外部との接続端
部から０.１cm 以上離れた位置に存在することを特徴と
する液晶表示装置。
【請求項３】請求項１および２において、前記積層膜を
構成する各導電膜の側面は一部分を除いて前記積層膜を
構成する各金属を母材とする絶縁膜によって被覆されて
なることを特徴とする液晶表示装置。
【請求項４】請求項１および２において、前記積層膜を
構成する各導電膜の線幅は全て略等しいことを特徴とす
る液晶表示装置。
【請求項５】請求項１および２において、前記積層膜を
構成する導電膜のうちの１つはＡｌ膜、またはＡｌを成
分として含有する合金膜であることを特徴とする液晶表
示装置。
【請求項６】請求項５において、前記Ａｌ膜、またはＡ
ｌを成分として含有する合金膜は、前記積層膜を構成す
る最上層の導電膜であることを特徴とする液晶表示装
置。
【請求項７】請求項１および２において、前記積層膜を
構成する導電膜のうちの１つはＴａ，Ｔｉ，Ｍｏ，Ｗの
各金属膜、またはこれらの金属を成分とする合金膜であ
ることを特徴とする液晶表示装置。
【請求項８】請求項７において、前記Ｔａ，Ｔｉ，Ｍ
ｏ，Ｗの各金属膜、またはこれらの金属を成分とする合
金膜は、前記積層膜を構成する最下層の導電膜であるこ
とを特徴とする液晶表示装置。
【請求項９】請求項５において、前記Ａｌ膜、またはＡ
ｌを成分として含有する合金膜の下層には前記Ｔａ，Ｔ
ｉ，Ｍｏ，Ｗの各金属膜、またはこれらの金属を成分と
する合金膜が存在することを特徴とする液晶表示装置。
【請求項１０】請求項５において、前記Ａｌ膜、または
Ａｌを成分として含有する合金膜の上層および下層には
前記Ｔａ，Ｔｉ，Ｍｏ，Ｗの各金属膜、またはこれらの
金属を成分とする合金膜が存在することを特徴とする液
晶表示装置。
【請求項１１】請求項３において、前記積層膜を構成す
る各金属を母材とする各絶縁膜は薄膜トランジスタのゲ
ート絶縁膜の一部として用いられることを特徴とする液
晶表示装置。
【請求項１２】請求項３において、前記積層膜を構成す
る各金属を母材とする各絶縁膜は金属の酸化膜または窒
化膜であることを特徴とする液晶表示装置。
【請求項１３】請求項１１において、前記薄膜トランジ
スタを構成する半導体膜とゲート絶縁膜は同一の平面形
状であることを特徴とする液晶表示装置。
【請求項１４】請求項１１において、前記薄膜トランジ
スタを構成する半導体膜とゲート絶縁膜は前記走査信号
電極の一部のみを被覆することを特徴とする液晶表示装
置。
【請求項１５】絶縁基板上に形成した走査信号電極と、
前記走査信号電極上に形成された薄膜トランジスタのゲ
ート絶縁膜と、前記ゲート絶縁膜上に形成され、前記ゲ
ート絶縁膜と同一の平面形状を有する半導体膜と、前記
走査信号電極に交差するように形成された映像信号電極
と、前記薄膜トランジスタに接続された画素電極とから
なり、前記画素電極によって液晶を駆動する液晶表示装
置において、前記半導体膜のうち、前記薄膜トランジス
タのソース，ドレインの金属電極と接触する領域にはｎ
型またはｐ型のいずれかの不純物の一方のみが導入さ
れ、チャネル部にはｎ型およびｐ型の両方の不純物が導
入されていることを特徴とする液晶表示装置。
【請求項１６】請求項１５において、前記半導体膜は膜
厚６０ｎｍ以下の水素化非晶質Ｓｉ，水素化非晶質Ｓｉ
Ｇｅ，水素化非晶質Ｇｅのいずれかで構成されているこ
とを特徴とする液晶表示装置。
【請求項１７】請求項１５において、前記ｎ型およびｐ
型不純物の濃度は半導体膜の表面で１０²¹ＡＴＯＭＳ／
cm³以上，半導体膜とゲート絶縁膜の界面で１０¹⁹ATOM
S／cm³以下であることを特徴とする液晶表示装置。
【請求項１８】絶縁基板上に形成した走査信号電極と、
前記走査信号電極に交差するように形成された映像信号
電極と、前記走査信号電極と前記映像信号電極の交差点
付近に形成された薄膜トランジスタと、前記薄膜トラン
ジスタに接続された画素電極および付加容量と、前記各
構成要素を被覆するように形成された保護膜とからな
り、前記画素電極によって液晶を駆動する液晶表示装置
において、前記薄膜トランジスタのソース電極および前
記映像信号電極は、透明電極と前記透明電極上に形成し
た金属電極で構成し、前記走査信号電極と前記透明電極
および透明電極上に形成した金属電極とにより付加容量
を構成したことを特徴とする液晶表示装置。
【請求項１９】請求項１８において、前記付加容量を構
成する透明電極と透明電極上に形成した金属電極は前記
画素電極の一部であることを特徴とする液晶表示装置。
【請求項２０】請求項１９において、前記付加容量を構
成する透明電極のパターン端と透明電極上に形成した金
属電極のパターン端は、少なくとも一部において一致す
ることを特徴とする液晶表示装置。
【請求項２１】請求項１９において、前記透明電極およ
び透明電極上に形成した金属電極は走査信号電極の上層
に存在することを特徴とする液晶表示装置。
【請求項２２】請求項２０において、前記付加容量を構
成する透明電極上に形成した金属電極のパターンは前記
走査信号電極のパターンによって作られる段差を乗り越
えるように形成されていることを特徴とする液晶表示装
置。
【請求項２３】請求項１９において、前記保護膜は画素
電極内の一部において除去され、かつ前記保護膜が除去
された領域内には透明電極上の金属電極が存在しないこ
とを特徴とする液晶表示装置。
【請求項２４】請求項１９において、前記保護膜は画素
電極内の一部および画素電極外の一部の領域で除去さ
れ、かつ前記保護膜が除去された領域内には透明電極上
の金属電極が存在しないことを特徴とする液晶表示装
置。
【請求項２５】請求項２３および２４において、前記保
護膜が除去された領域内に付加容量の一部が形成されて
いることを特徴とする液晶表示装置。
【請求項２６】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に２層以上の導電膜を順次積層し、所
定のパターンに加工して走査信号電極パターンを形成す
る工程。 (２) 前記走査信号電極パターンの一部の表面及び側面
に２層以上の各々の導電膜を構成する材料を母材とする
絶縁膜を形成する工程。 (３) 前記絶縁膜をマスクとして、前記走査信号電極パ
ターンを構成する２層以上の導電膜の内、少なくとも最
上層の導電膜を除去する工程。
【請求項２７】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に第１の導電膜を積層し、所定のパタ
ーンに加工して走査信号電極パターンを形成する工程。 (２) 前記第１の導電膜で形成した走査信号電極パター
ン上の一部に第２の導電膜をメッキにより形成する工
程。 (３) 前記走査信号電極パターンの一部の表面及び側面
に上記２層の導電膜を構成する材料を母材とする絶縁膜
を形成する工程。
【請求項２８】請求項２６〜２７において、前記導電膜
を構成する材料を母材とする絶縁膜を陽極酸化法により
形成することを特徴とする液晶表示装置の製造方法。
【請求項２９】請求項２６〜２７において、前記導電膜
を構成する材料を母材とする絶縁膜をプラズマ酸化法ま
たはプラズマ窒化法により形成することを特徴とする液
晶表示装置の製造方法。
【請求項３０】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に２層以上の導電膜を順次積層し、所
定のパターンに加工して走査信号電極パターンを形成す
る工程。 (２) 前記走査信号電極パターンの一部の表面及び側面
に２層以上の各々の導電膜を構成する材料を母材とする
絶縁膜を形成する工程。 (３) 前記絶縁膜をマスクとして、前記走査信号電極パ
ターンを構成する２層以上の導電膜の内、少なくとも最
上層の導電膜を除去する工程。 (４) 基板全面にゲート絶縁膜，半導体膜を形成する工
程。 (５) 上記半導体膜に５ｋｅＶ以下のエネルギーでリン
を含むイオンビームを照射して半導体膜中にリンを導入
する工程。 (６) 前記ゲート絶縁膜，半導体膜を同一パターンに加
工する工程。 (７) 導電膜を堆積して所定のパターンに加工し映像信
号電極及びソース電極を形成する工程。 (８) 前記映像信号電極及びソース電極のパターンをマ
スクとして半導体膜に５ｋｅＶ以下のエネルギーでボロ
ンを含むイオンビームを照射して半導体膜中にボロンを
導入する工程。
【請求項３１】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に所定パターンの走査信号電極を形成
する工程。 (２) 基板全面にゲート絶縁膜及び半導体膜を順次形成
する工程。 (３) 前記半導体膜及びゲート絶縁膜をそれぞれ所定の
パターンに加工する工程。 (４) 基板全面に透明電極及び金属電極を順次形成する
工程。 (５) 前記透明電極及び金属電極を、映像信号電極、お
よび画素電極のパターンに加工する工程。 (６) 基板全面に保護絶縁膜を形成する工程。 (７) 前記保護絶縁膜を所定のパターンに加工する工
程。 (８) 前記保護絶縁膜パターンをマスクとして前記透明
電極上の金属電極を除去する工程。
【請求項３２】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に所定パターンの走査信号電極を形成
する工程。 (２) 基板全面にゲート絶縁膜及び半導体膜を順次形成
する工程。 (３) 前記半導体膜及びゲート絶縁膜をそれぞれ所定の
パターンに加工する工程。 (４) 基板全面に透明電極及び金属電極を順次形成する
工程。 (５) 前記透明電極及び金属電極を、映像信号電極、お
よび画素電極のパターンに加工する工程。 (６) 基板全面に保護絶縁膜のパターンを形成する工
程。 (７) 前記保護絶縁膜パターンをマスクとして前記透明
電極上の金属電極を除去し、さらに前記保護絶縁膜のオ
ーバーハングを形成する工程。 (８) 熱処理により前記保護絶縁膜を変形させて前記透
明電極上の金属電極の側面を被覆する工程。
【請求項３３】以下の工程を含むことを特徴とする液晶
表示装置の製造方法。 (１) 絶縁基板上に２層以上の導電膜を順次積層し、所
定のパターンに加工して走査信号電極パターンを形成す
る工程。 (２) 前記走査信号電極パターンの一部の表面及び側面
に２層以上の各々の導電膜を構成する材料を母材とする
絶縁膜を形成する工程。 (３) 前記絶縁膜をマスクとして、前記走査信号電極パ
ターンを構成する２層以上の導電膜の内、少なくとも最
上層の導電膜を除去する工程。 (４) 基板全面にゲート絶縁膜及び半導体膜を順次形成
する工程。 (５) 前記半導体膜及びゲート絶縁膜をそれぞれ所定の
パターンに加工する工程。 (６) 基板全面に透明電極及び金属電極を順次形成する
工程。 (７) 前記透明電極及び金属電極を、映像信号電極、お
よび画素電極のパターンに加工する工程。 (８) 基板全面に保護絶縁膜を形成する工程。 (９) 前記保護絶縁膜を所定のパターンに加工する工
程。 (10) 前記保護絶縁膜パターンをマスクとして前記透明
電極上の金属電極を除去する工程。
【請求項３４】絶縁基板上に形成した走査信号電極と、
前記走査信号電極に交差するように形成された映像信号
電極と、前記走査信号電極と前記映像信号電極の交差点
付近に形成された薄膜トランジスタと、前記薄膜トラン
ジスタに接続された画素電極とからなり、前記画素電極
によって液晶を駆動する液晶表示装置において、前記走
査信号電極が少なくとも２種以上の導電膜の積層膜で形
成され、かつ前記走査信号電極の出力端子が前記積層膜
を構成する最下層の導電膜で構成されていることを特徴
とする液晶表示装置。
【請求項３５】請求項３４において、前記積層膜は上層
がＡｌで、さらに、下層がＴａ，Ｔｉ，Ｍｏ，Ｗのうち
の少なくとも１つを用いて形成されていることを特徴と
する液晶表示装置。
【請求項３６】請求項３５において、前記積層膜を構成
する最上層の面は最上層を形成する金属を母材とする絶
縁膜で被覆され、各導電膜の側面は一部分を除いて前記
積層膜を構成する各金属を母材とする絶縁膜によって被
覆されていることを特徴とする液晶表示装置。
【請求項３７】外部入力部からの信号に基づいて演算処
理を行う演算手段と、前記演算手段で用いるデータ及び
演算処理結果を格納する記憶手段と、前記演算処理結果
及び入力信号を送信する送信手段，前記送信手段からの
信号に基づいて液晶表示部に送信する各種信号を生成す
るパネル制御手段，パネル制御手段からの信号に基づい
て液晶素子を駆動するＴＦＴの走査信号電極にオンオフ
信号を送信する走査駆動回路と、液晶素子に映像信号電
極を介して映像信号を与える信号駆動回路、及び複数の
走査信号電極と複数の映像信号電極をマトリクス状に配
置し、各々の交差部に設けたＴＦＴを有する液晶表示装
置とからなる情報処理装置において、前記液晶表示装置
は、前記走査信号電極が少なくとも２種以上の導電膜の
積層膜で形成され、かつ前記走査信号電極の出力端子が
前記積層膜を構成する最下層の導電膜で構成されている
ことを特徴とする情報処理装置。