JPH05268523A - ビデオカメラ - Google Patents

Abstract

(57)【要約】 【目的】フレーム静止画のぶれを減少するとともに、フ
レーム静止画と動画とでアナログ信号処理回路を共通化
する。 【構成】ＦＩＴＣＣＤ４１は、偶数ラインのフォトダイ
オード２３，２４，２７，２８の信号電荷を奇数ライン
のフォトダイオード２１，２２，２５，２６の信号電荷
の転送の直後に、垂直ＣＣＤ５１，５２，５３，５４に
転送するように構成されているので、この場合のぶれの
発生を押さえることができる。奇数ラインのフォトダイ
オードの信号電荷は、フィールドメモリ４８に記憶さ
れ、偶数ラインのフォトダイオードの信号電荷は、フィ
ールドメモリ４９に記憶され、加算器６１はフィールド
メモリ４８，４９からのデジタルデータを１Ｈ毎に加算
し、デジタル・アナログ変換器６２を介してアナログ信
号処理回路６３に供給する。これにより、フレーム静止
画と動画とアナログ信号処理回路を共通化することがで
きる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は動画及びフレーム静止画
を撮像するビデオカメラに係り、特にフレーム静止画の
ぶれを防止できるようにしたビデオカメラに関する。

【０００２】

【従来の技術】従来、単板式のビデオカメラにおいて
は、一般的に撮像素子としてＣＣＤ（Charge Coupled
Device ）を用いて、映像をフィールド毎に光電変換し
た映像信号に対して相関二重サンプリング（以下ＣＤＳ
と呼ぶ）を行い、このＣＤＳ処理された信号をアナログ
信号処理することによって、ビデオ出力を得る。

【０００３】図３はこのような従来のビデオカメラを示
すブロック図である。

【０００４】図３において、符号１はテレビジョン受像
機１０にビデオ信号を供給するビデオカメラである。こ
のビデオカメラ１は、インターライン型のＣＣＤ２と、
このＣＣＤ２からのデータにＣＤＳ処理を行うＣＤＳ回
路６と、このＣＤＳ回路６からのフィールド信号をアナ
ログ信号処理するアナログ信号処理回路７とから成る。

【０００５】ＣＣＤ２は、８個のフォトダイオード２
１，２２…２８をそれぞれ２個づつ用いた８画素の組合
わせを１単位とし、この単位を複数並べたものとなって
いる。

【０００６】フォトダイオード２１，２５上には、イエ
ロー（Ｙｅ）のフィルタが配置されている。フォトダイ
オード２２，２６上には、シアン（Ｃｙ）のフィルタが
配置されている。フォトダイオード２３，２８上には、
グリーン（Ｇ）のフィルタが配置されている。フォトダ
イオード２４，２７上には、マゼンタ（Ｍｇ）のフィル
タが配置されている。ここで、各フィルタＹｅ，Ｃｙ，
Ｍｇに対応するフォトダイオードから得られる信号Ｙ
ｅ，Ｃｙ，Ｍｇは、青をＢ、赤をＲとすると、Ｍｇ＝Ｒ
＋Ｂ、Ｙｅ＝Ｒ＋Ｇ、Ｃｙ＝Ｇ＋Ｂと表すことができ
る。フォトダイオード２１，２２…２８に蓄積された電
荷について説明すると、偶数フィールドでは、実線に示
すように、偶数フィールドのフィールドシフトパルスに
よって、偶数行目（以下偶数ラインと呼ぶ）のフォトダ
イオード２３，２４，２７，２８の電荷が上側の奇数行
目（以下奇数ラインと呼ぶ）のフォトダイオード２１，
２２，２５，２６の電荷とそれぞれ加算されてそれぞれ
垂直ＣＣＤ３１，３２，３３，３４へ一斉に転送され、
奇数フィールドでは、破線に示すように、奇数フィール
ドのフィールドシフトパルスによって、偶数ラインのフ
ォトダイオード２３，２４，２７，２８の電荷が下側の
奇数ラインのフォトダイオード２５，２６，２１，２２
とそれぞれ加算されてそれぞれ垂直ＣＣＤ３１，３２，
３３，３４へ一斉に転送される。垂直ＣＣＤ３１，３
２，３３，３４に転送された電荷は、１水平ライン毎に
水平ＣＣＤ４に転送され、出力バッファ５により画素信
号として１ＨずつＣＤＳ回路６に供給される。ＣＤＳ回
路６は、この画素信号に相関二重サンプリングを行うこ
とにより、偶数フィールドでは実線に示す奇数ラインの
画素信号にその下側の偶数ラインの画素信号を加算した
フィールド信号６１｛（Ｙｅ＋Ｇ），（Ｃｙ＋Ｍｇ）…
（Ｙｅ＋Ｍｇ），（Ｃｙ＋Ｇ）…｝を作成し、奇数フィ
ールドでは破線に示す偶数ラインの画素信号にその下側
の奇数ラインの画素信号を加算したフィールド信号６２
｛（Ｇ＋Ｙｅ），（Ｍｇ＋Ｃｙ）…（Ｍｇ＋Ｙｅ），
（Ｇ＋Ｃｙ）…｝を作成する。これにより、１ライン毎
に色差信号（２Ｂ−Ｇ）、（２Ｒ−Ｇ）を得ることが可
能になる。アナログ信号処理７は、このフィールド信号
をアナログ信号処理することによって、ビデオ信号を作
成しテレビジョン受像機１０に供給する。

【０００７】このような従来のビデオカメラにおいて
は、フレーム静止画を画面表示するには、ＣＤＳ回路６
からのフィールド信号６１，６２をデジタル変換し、メ
モリに１フレーム分のデータを格納して、この１フレー
ム分のデータを再生してアナログ変換し、アナログ信号
処理回路７を介してテレビジョン受像機１０にフレーム
静止画の映像信号を供給すればよい。しかしながら、フ
レーム静止画の映像信号では、フィールド信号７１，７
２の間の撮像時間が１／６０秒ずつずれているために、
フレーム静止画にすると動いている被写体がぶれてしま
う。

【０００８】このことに対応して、特開昭６０−１２５
０７９号公報に記載された電子スチルカメラのように、
フレームインターライン型のＣＣＤ（以下ＦＩＴＣＣＤ
と呼ぶ）の画素を水平方向で奇数ラインと偶数ラインに
分離して奇数ラインから奇数フィールド、偶数ラインか
らは偶数フィールドを構成して、１フレーム分のフレー
ム静止画像を得る方法もあるが、これでは、図３のよう
に、垂直２画素を使って色差を作るようなビデオカメラ
のアナログ信号処理回路では、処理が不可能であり、こ
のアナログ信号処理回路とは別に、フレーム静止画専用
のアナログ信号処理回路を設けなければならず、製造コ
ストがかなり増大してしまう。

【０００９】

【発明が解決しようとする課題】前記した従来のビデオ
カメラでは、ぶれの無いフレーム静止画面を得るには、
フレーム静止画専用のアナログ信号処理回路を設けなけ
ればならず、製造コストがかなり増大してしまう。

【００１０】そこで本発明は、フレーム静止画のぶれを
減少することができるとともに、フレーム静止画と動画
でアナログ信号処理回路を共通化することができるビデ
オカメラの提供を目的とする。

【００１１】

【課題を解決するための手段】本発明のビデオカメラ
は、所定方向に画素が並べられた奇数ラインと偶数ライ
ンとが交互に設けられ、動画を撮像する際に、偶数ライ
ンの画素の電荷にこの偶数ラインと隣接する２本の奇数
ラインの画素の電荷の内一方を切換えて加算して転送す
ることにより奇数及び偶数フィールドの画素信号を出力
し、フレーム静止画を撮像する際に、奇数ラインの画素
の電荷と偶数ラインの画素の電荷の内一方の電荷を転送
した直後に他方の電荷を転送することにより、奇数ライ
ンの画素からの画素信号と偶数ラインの画素からの画素
信号とを出力する固体撮像素子と、この固体撮像素子か
らの画素信号に相関二重サンプリングを行い、フィール
ド信号を作成する相関二重サンプリング回路と、フレー
ム静止画を撮像する際に、前記相関二重サンプリング回
路からのフィールド信号を、偶数ラインの画素信号から
作成された偶数ラインのフィールド信号と、奇数ライン
の画素信号から作成された奇数ラインのフィールド信号
とに分けて別々に記憶するメモリと、このメモリに記憶
した偶数ラインのフィールド信号に、前記メモリに記憶
した、偶数ラインと隣接する２本の奇数ラインのフィー
ルド信号の内一方を切換えて加算する加算器と、動画を
撮像する際には前記相関二重サンプリング回路からのフ
ィールド信号にアナログ処理を行ってビデオ信号を作成
し、フレーム静止画を撮像する際には前記加算器からの
フィールド信号にアナログ処理を行いビデオ信号を作成
するアナログ信号処理回路とを具備したことを特徴とす
る。

【００１２】

【作用】このような構成によれば、フレーム静止画を撮
像する際には前記奇数ラインの画素の電荷と前記偶数ラ
インの画素の電荷の内一方の電荷を転送した直後に他方
の電荷を転送するので、フレーム静止画のぶれを減少で
きるとともに、この際に、加算器は偶数ラインのフィー
ルド信号にこの偶数ラインの上側及び下側の奇数ライン
のフィールド信号の内一方を切換えて加算するので、ア
ナログ信号処理回路は、動画を撮像する際の前記相関二
重サンプリング回路からの前記フィールド信号と、フレ
ーム静止画を撮像する際の前記加算器からの前記フィー
ルド信号とに対して共通のアナログ処理を行うことがで
きる。

【００１３】

【実施例】以下、この発明の実施例を図面を参照して説
明する。

【００１４】図１は本発明に係るビデオカメラの一実施
例を示すフレーム静止画出力系統のブロック図である。

【００１５】図１において、符号４１は、フォトダイオ
ード２１，２２…２８を図３と同様の配列で並べられた
ＦＩＴＣＣＤである。奇数ラインのフォトダイオード２
１，２２，２５，２６の電荷は、奇数ラインのラインシ
フトパルスによって、実線に示すように、垂直ＣＣＤ５
１，５２，５３，５４に転送され、これら垂直ＣＣＤ５
１，５２，５３，５４が高速動作されることにより、さ
らに蓄積部４２へ転送される。この蓄積部４２へ転送直
後、破線に示すように、偶数ラインのラインシフトパル
スによって、偶数ラインのフォトダイオード２３，２
４，２７，２８の出力をそれぞれ垂直ＣＣＤ５１，５
２，５３，５４に転送し、これら垂直ＣＣＤ５１，５
２，５３，５４を高速動作することにより、蓄積部４２
へ転送する。この場合、偶数ラインのラインシフトパル
スは、この偶数ラインの転送動作が垂直ブランキング期
間内に行えるように設定している。

【００１６】蓄積部４２は、垂直ＣＣＤ５１，５２，５
３，５４からの１フィールド分の奇数ラインの画素信号
及び１フィールド分の偶数ラインの画素信号を一水平周
期毎に水平ＣＣＤ４３へ転送しバッファ４４よりＣＤＳ
回路４５に供給する。ＣＤＳ回路４５は、奇数ライン及
び偶数ライン画素信号のＣＤＳを行い、それぞれ奇数ラ
イン及び偶数ラインフィールド信号に変換してアナログ
・デジタル換器４６に供給する。アナログ・デジタル変
換器４６はＣＤＳ回路４５からの奇数ライン及び偶数ラ
インのフィールド信号をそれぞれ奇数ライン及び偶数ラ
インのデジタル信号に変換して切換えスイッチ４７のコ
モン端子ｃに導く。切換えスイッチ４７は、出力端子ａ
がフィールドメモリ４８の入力端子に接続され、出力端
子ｂがフィールドメモリ４９の入力端子に接続されてお
り、偶数ラインのデジタル信号の場合には端子ａを選択
してアナログ・デジタル変換器４６からの偶数ラインの
デジタル信号をフィールドメモリ４８に格納させ、奇数
ラインのデジタル信号の場合には端子ｂを選択してアナ
ログ・デジタル変換器４６からの偶数ラインのデジタル
信号をフィールドメモリ４９に格納させる。

【００１７】フィールドメモリ４８，４９は、偶数フィ
ールドのフィールド信号を作成する際に、フィールドメ
モリ４８を先にして、フィールドメモリ４８，４９の画
素のデジタルデータを記憶順に順次読出し、奇数フィー
ルドのフィールド信号を作成する際に、フィールドメモ
リ４９を先にして、フィールドメモリ４９，４８の画素
のデジタルデータを記憶順に順次読出す。加算器６１は
フィールドメモリ４８，４９からのデジタルデータを１
Ｈ毎に加算しデジタル・アナログ変換器６２に供給す
る。デジタル・アナログ変換器６２は、加算器６１から
のデジタル信号をアナログ信号に変換することにより偶
数及び奇数フィールドのフィールド信号をアナログ信号
処理回路６３に供給する。アナログ信号処理回路６３
は、このアナログ信号をアナログ信号処理することによ
って、ビデオ出力を作成しテレビジョン受像機１０に供
給する。

【００１８】このような実施例の動作を説明すると、フ
レーム静止画を撮像した場合には、奇数ラインのフォト
ダイオード２１，２２，２５，２６の電荷は、垂直ＣＣ
Ｄ５１，５２，５３，５４に転送され、蓄積部４２、水
平ＣＣＤ４３、バッファ回路４４を介して奇数ラインの
画素信号としてＣＤＳ回路４５に供給され、ＣＤＳ回路
４５によりＣＤＳ処理が行われ、アナログ・デジタル換
器４６によりデジタル信号に変換され切換えスイッチ４
７を介してフィールドメモリ４８に記憶される。これに
より、フィールドメモリ４８は、Ｙｅ，Ｃｙ、Ｙｅ，Ｃ
ｙ…Ｙｅ，Ｃｙのデータを記憶する。偶数ラインのフォ
トダイオード２３，２４，２７，２８の電荷は、フォト
ダイオード２１，２２，２５，２６の電荷の転送の直後
に、垂直ＣＣＤ５１，５２，５３，５４に転送され、蓄
積部４２、水平ＣＣＤ４３、バッファ回路４４を介して
偶数ラインの画素信号としてＣＤＳ回路４５に供給さ
れ、ＣＤＳ回路４５によりＣＤＳが行われ、アナログ・
デジタル換器４６によりデジタル信号に変換され切換え
スイッチ４７を介してフィールドメモリ４９に記憶され
る。これにより、フィールドメモリ４９は、Ｇ，Ｍｇ、
Ｇ，Ｍｇ…Ｇ，Ｍｇのデータを記憶する。

【００１９】このようにして、フィールドメモリ４８，
４９に一端記憶されたデータは、所定の待機時間を経
て、偶数フィールドでは、フィールドメモリ４８を先に
して、フィールドメモリ４８，４９の画素のデジタルデ
ータを記憶順に順次読出すことにより、デジタル・アナ
ログ変換器６２から偶数フィールドのフィールド信号
｛（Ｙｅ＋Ｇ），（Ｃｙ＋Ｍｇ）…（Ｙｅ＋Ｍｇ），
（Ｃｙ＋Ｇ）…｝が出力され、奇数フィールドでは、フ
ィールドメモリ４９を先にして、フィールドメモリ４
９，４８の画素のデジタルデータを記憶順に順次読出す
ことにより、デジタル・アナログ変換器６２から奇数フ
ィールドのフィールド信号｛（Ｇ＋Ｙｅ），（Ｍｇ＋Ｃ
ｙ）…（Ｍｇ＋Ｙｅ），（Ｇ＋Ｃｙ）…｝が出力され
る。これらフィールド信号はアナログ信号処理回路６３
でアナログ信号処理され、ビデオ信号としてテレビジョ
ン受像機１０に映像表示される。

【００２０】図２は図１のビデオカメラの動画出力系統
のブロック図である。

【００２１】図２において、動画出力系統では、ＣＤＳ
回路４５にアナログ信号処理回路６３を直接接続してい
る。即ち、アナログ信号処理回路６３の入力端子は、フ
レーム静止画を撮像する場合に、図１のデジタル・アナ
ログ変換器６２の出力端子に接続され、動画を撮像する
場合に、ＣＤＳ回路４５の出力端子に接続される。フォ
トダイオード２１，２２…２８に蓄積した電荷は、偶数
フィールドでは実線に示すように、偶数フィールドで
は、偶数ラインのフォトダイオード２３，２４，２７，
２８の電荷が上側の奇数ラインのフォトダイオード２
１，２２，２５，２６の電荷とそれぞれ合わせられてそ
れぞれ垂直ＣＣＤ５１，５２，５３，５４へ全画素分一
斉に転送され、奇数フィールドでは、偶数ラインのフォ
トダイオード２３，２４，２７，２８の電荷が下側の奇
数ラインのフォトダイオード２５，２６，２１，２２と
それぞれ合わせられてそれぞれ垂直ＣＣＤ５１，５２，
５３，５４へ全画素分一斉に転送される。垂直ＣＣＤ５
１，５２，５３，５４に転送された電荷は、蓄積部４２
を介して１水平ライン毎に水平ＣＣＤ４３に転送され、
出力バッファ４４により画素信号として１ＨずつＣＤＳ
回路４５に供給される。これにより、ＣＤＳ回路４５
は、この画素信号にＣＤＳ処理を行う。これによりＣＤ
Ｓ回路４５の出力は、偶数フィールドでは実線に示す奇
数ラインの画素信号にその下側の偶数ラインの画素信号
を合わせたフィールド信号７１｛（Ｙｅ＋Ｇ），（Ｃｙ
＋Ｍｇ）…（Ｙｅ＋Ｍｇ），（Ｃｙ＋Ｇ）…｝となり、
奇数フィールドでは破線に示す偶数ラインの画素信号に
その下側の奇数ラインの画素信号を合わせたフィールド
信号７２｛（Ｇ＋Ｙｅ），（Ｍｇ＋Ｃｙ）…（Ｍｇ＋Ｙ
ｅ），（Ｇ＋Ｃｙ）…｝となる。これにより、１ライン
毎に色差信号（２Ｂ−Ｇ）、（２Ｒ−Ｇ）が発生するこ
とになる。アナログ信号処理６３は、このフィールド信
号をアナログ信号処理することによって、ビデオ信号を
作成しテレビジョン受像機１０に供給する。

【００２２】このような系統において、動画のフィール
ド信号７１，７２が従来のビデオカメラと同様に作成さ
れ、アナログ信号処理回路６３でアナログ信号処理さ
れ、ビデオ信号としてテレビジョン受像機１０に映像表
示される。

【００２３】このような実施例によれば、偶数ラインの
フォトダイオード２３，２４，２７，２８の電荷は、奇
数ラインのフォトダイオード２１，２２，２５，２６の
電荷の転送の直後に、垂直ＣＣＤ５１，５２，５３，５
４に転送されるので、この場合の時間的なずれは、従来
例のフィールド信号７１，７２の間の撮像時間のずれよ
りも十分小さくなり、ぶれの発生を押さえることができ
る。また、デジタル・アナログ変換器６２の奇数及び偶
数フィールドのフィールド信号は、図２のＣＤＳ回路４
５とフィールド信号７１｛（Ｙｅ＋Ｇ），（Ｃｙ＋Ｍ
ｇ）…（Ｙｅ＋Ｍｇ），（Ｃｙ＋Ｇ）…｝及びフィール
ド信号７２｛（Ｇ＋Ｙｅ），（Ｍｇ＋Ｃｙ）…（Ｍｇ＋
Ｙｅ），（Ｇ＋Ｃｙ）…｝と同じ処理が行える信号とな
るので、アナログ信号処理回路６３のフレーム静止画と
動画の共通化が図れる。これにより製造コストを余り上
昇させることなくビデオカメラの高画質化を図ることが
できる。

【００２４】

【発明の効果】以上説明したように本発明によれば、フ
レーム静止画のぶれを減少できるとともに、フレーム静
止画と動画で信号処理回路を共通化することができるの
で、製造コストを余り上昇させることなくビデオカメラ
の高画質化を図ることが可能となる。

【図面の簡単な説明】

【図１】本発明に係るビデオカメラの一実施例を示すフ
レーム静止画出力系統のブロック図。

【図２】図１のビデオカメラの動画出力系統のブロック
図。

【図３】従来のビデオカメラを示すブロック図。

【符号の説明】

４１ ＦＩＴＣＣＤ ４５ ＣＤＳ回路 ４８，４９ フィールドメモリ ６１ 加算器 ６３ アナログ信号処理回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 所定方向に画素が並べられた奇数ライン
   と偶数ラインとが交互に設けられ、動画を撮像する際
   に、偶数ラインの画素の電荷にこの偶数ラインと隣接す
   る２本の奇数ラインの画素の電荷の内一方を切換えて加
   算して転送することにより奇数及び偶数フィールドの画
   素信号を出力し、フレーム静止画を撮像する際に、奇数
   ラインの画素の電荷と偶数ラインの画素の電荷の内一方
   の電荷を転送した直後に他方の電荷を転送することによ
   り、奇数ラインの画素からの画素信号と偶数ラインの画
   素からの画素信号とを出力する固体撮像素子と、 この固体撮像素子からの画素信号に相関二重サンプリン
   グを行い、フィールド信号を作成する相関二重サンプリ
   ング回路と、 フレーム静止画を撮像する際に、前記相関二重サンプリ
   ング回路からのフィールド信号を、偶数ラインの画素信
   号から作成された偶数ラインのフィールド信号と、奇数
   ラインの画素信号から作成された奇数ラインのフィール
   ド信号とに分けて別々に記憶するメモリと、 このメモリに記憶した偶数ラインのフィールド信号に、
   前記メモリに記憶した、偶数ラインと隣接する２本の奇
   数ラインのフィールド信号の内一方を切換えて加算する
   加算器と、 動画を撮像する際には前記相関二重サンプリング回路か
   らのフィールド信号にアナログ処理を行ってビデオ信号
   を作成し、フレーム静止画を撮像する際には前記加算器
   からのフィールド信号にアナログ処理を行いビデオ信号
   を作成するアナログ信号処理回路とを具備したことを特
   徴とするビデオカメラ。