JPH05218767A - Variable gain amplifier circuit - Google Patents
Variable gain amplifier circuitInfo
- Publication number
- JPH05218767A JPH05218767A JP1343092A JP1343092A JPH05218767A JP H05218767 A JPH05218767 A JP H05218767A JP 1343092 A JP1343092 A JP 1343092A JP 1343092 A JP1343092 A JP 1343092A JP H05218767 A JPH05218767 A JP H05218767A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- variable gain
- gain amplifier
- exp
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、可変利得増幅回路に関
し、特に、自動利得制御回路に用いられる可変利得増幅
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a variable gain amplifier circuit, and more particularly to a variable gain amplifier circuit used in an automatic gain control circuit.
【0002】[0002]
【従来の技術】従来の可変利得増幅回路としては、図2
に示すような可変利得増幅回路が知られている。図2に
示すように、従来の可変利得増幅回路では、トランジス
タQ9〜Q14、負荷抵抗R3,R4及び定電流源I2で構成
される双差動形式の回路が一般的に用いられている。2. Description of the Related Art A conventional variable gain amplifier circuit is shown in FIG.
A variable gain amplifier circuit as shown in (1) is known. As shown in FIG. 2, in a conventional variable gain amplifier circuit, a bi-differential type circuit composed of transistors Q9 to Q14, load resistors R3 and R4, and a constant current source I2 is generally used.
【0003】次に、上述の如く構成された図2に示す従
来の可変利得増幅回路の動作について説明する。入力信
号vi2は、バイアス電圧V3を重畳して、トランジスタ
Q9,Q10で構成される差動増幅回路に入力される。ト
ランジスタQ10におけるコレクタ電流i10は、下記数式
1で表わされる。Next, the operation of the conventional variable gain amplifier circuit shown in FIG. 2 configured as described above will be described. The input signal vi2 is superimposed on the bias voltage V3 and is input to the differential amplifier circuit composed of the transistors Q9 and Q10. The collector current i10 in the transistor Q10 is expressed by the following mathematical formula 1.
【0004】[0004]
【数1】i10=I2/(1+exp(vi2/VT)) 但し、VTは、トランジスタのサーマル電圧である。## EQU1 ## i10 = I2 / (1 + exp (vi2 / VT)) where VT is the thermal voltage of the transistor.
【0005】次に、トランジスタQ14におけるコレクタ
電流i14を求める。トランジスタQ14のベース電位をV
b1,トランジスタQ13のベース電位をVb2とすると、ト
ランジスタQ14におけるコレクタ電流i14は、下記数式
2で表わされる。Next, the collector current i14 in the transistor Q14 is obtained. The base potential of the transistor Q14 is V
If b1 and the base potential of the transistor Q13 are Vb2, the collector current i14 in the transistor Q14 is expressed by the following mathematical formula 2.
【0006】[0006]
【数2】i14=i10/(1+exp((Vb2−Vb1)/VT)) この数式2を数式1に代入すると、トランジスタQ14に
おけるコレクタ電流i14は、下記数式3で表わされる。## EQU2 ## i14 = i10 / (1 + exp ((Vb2-Vb1) / VT)) Substituting this equation 2 into the equation 1, the collector current i14 in the transistor Q14 is expressed by the following equation 3.
【0007】[0007]
【数3】 i14={I2/(1+exp((Vb2−Vb1)/VT))}/(1+exp(vi2/VT)) また、入力信号vi2がVTに対して十分小さいときに
は、数式1は、下記数式4で近似できる。I14 = {I2 / (1 + exp ((Vb2-Vb1) / VT))} / (1 + exp (vi2 / VT)) When the input signal vi2 is sufficiently smaller than VT, Formula 1 is It can be approximated by Equation 4.
【0008】[0008]
【数4】i10=gm×vi2+I2/2 ここで、gmは、トランジスタQ9,Q10の相互コンダ
クタンスである。## EQU00004 ## i10 = gm.times.vi2 + I2 / 2 where gm is the mutual conductance of the transistors Q9 and Q10.
【0009】従って、図2に示す可変利得増幅回路の出
力電圧Voは、下記数式5で表わされる。Therefore, the output voltage Vo of the variable gain amplifier circuit shown in FIG. 2 is expressed by the following equation 5.
【0010】[0010]
【数5】 Vo=RL×i14 ={RL/(1+exp((Vb2−Vb1)/VT))}×(gm×vi2+I2/2) ここで、RLは、可変利得増幅回路の出力に対する負荷
抵抗である。更に、数式5は、下記数式6で表わされ
る。Vo = RL × i14 = {RL / (1 + exp ((Vb2-Vb1) / VT))} × (gm × vi2 + I2 / 2) where RL is a load resistance for the output of the variable gain amplifier circuit. is there. Further, Equation 5 is expressed by Equation 6 below.
【0011】[0011]
【数6】 Vo=RL×gm×vi2/(1+exp((Vb2−Vb1)/VT)) +RL×Io/2(1+exp((Vb2−Vb1)/VT)) ここで、Ioは、図2に示す可変利得増幅回路の出力電
流である。数式6において、出力電圧Voの交流成分vo
は、下記数式7で表わされる。## EQU6 ## Vo = RL × gm × vi2 / (1 + exp ((Vb2-Vb1) / VT)) + RL × Io / 2 (1 + exp ((Vb2-Vb1) / VT)) where Io is shown in FIG. It is the output current of the variable gain amplifier circuit shown. In Equation 6, the AC component vo of the output voltage Vo
Is expressed by Equation 7 below.
【0012】[0012]
【数7】 vo=RL×gm×vi2/(1+exp((Vb2−Vb1)/VT)) 従って、図2に示す可変利得増幅回路の利得Aは、下記
数式8で表わされる。Vo = RL × gm × vi2 / (1 + exp ((Vb2-Vb1) / VT)) Therefore, the gain A of the variable gain amplifier circuit shown in FIG. 2 is expressed by the following formula 8.
【0013】[0013]
【数8】 A=RL×gm/(1+exp((Vb2−Vb1)/VT)) この数式8より、図2に示す可変利得増幅回路の利得A
は、(Vb2−Vb1)を変化させることによって制御できる
ことがわかる。## EQU8 ## A = RL × gm / (1 + exp ((Vb2-Vb1) / VT)) From this equation 8, the gain A of the variable gain amplifier circuit shown in FIG.
Can be controlled by changing (Vb2-Vb1).
【0014】また、出力電圧Voの直流成分Vo’は、下
記数式9で表わされる。The DC component Vo 'of the output voltage Vo is expressed by the following equation 9.
【0015】[0015]
【数9】 Vo’=RL×(Io/2)/(1+exp((Vb2−Vb1)/VT))Vo ′ = RL × (Io / 2) / (1 + exp ((Vb2-Vb1) / VT))
【0016】数式9より出力電圧Voの直流成分Vo’
も、(Vb2−Vb1)の変化に伴って変化することがわか
る。図3は、上述の直流成分Vo’の変化を防ぐために
考えられた従来の可変利得増幅回路の他の例を示す回路
図である。図3に示す可変利得増幅回路は、図2で示し
た双差動形式の可変利得増幅回路に、可変利得増幅回路
の負荷を共通とした2つの差動増幅回路を付加したもの
である。From the equation (9), the DC component Vo 'of the output voltage Vo
It can be seen that also changes with (Vb2-Vb1). FIG. 3 is a circuit diagram showing another example of a conventional variable gain amplifier circuit that is conceived in order to prevent the above-described change of the DC component Vo ′. The variable gain amplifier circuit shown in FIG. 3 is obtained by adding two differential amplifier circuits having a common load to the variable gain amplifier circuit to the variable gain amplifier circuit of the bi-differential type shown in FIG.
【0017】次に、上述の如く構成された図3に示す従
来の可変利得増幅回路の動作について説明する。入力信
号Vi3は、バイアス電圧V4を重畳して、トランジスタ
Q15,Q16及び定電流源I3で構成される差動増幅回路
に入力される。ここで、トランジスタQ16におけるコレ
クタ電流i16は、下記数式10で表わされる。Next, the operation of the conventional variable gain amplifier circuit shown in FIG. 3 configured as described above will be described. The input signal Vi3 is superimposed on the bias voltage V4 and is input to a differential amplifier circuit including transistors Q15 and Q16 and a constant current source I3. Here, the collector current i16 in the transistor Q16 is expressed by the following mathematical formula 10.
【0018】[0018]
【数10】i16=I3/(1+exp(vi3/VT)) 次に、トランジスタQ20におけるコレクタ電流i20を求
める。トランジスタQ19のベース電位をVc2,トランジ
スタQ20のベース電位をVc1とすると、コレクタ電流i
20は、下記数式11で表わされる。I16 = I3 / (1 + exp (vi3 / VT)) Next, the collector current i20 in the transistor Q20 is obtained. Assuming that the base potential of the transistor Q19 is Vc2 and the base potential of the transistor Q20 is Vc1, the collector current i
20 is represented by the following mathematical formula 11.
【0019】[0019]
【数11】i20=i16/(1+exp((Vc2−Vc1)/VT)) この数式11を数式10に代入すると、トランジスタQ
20におけるコレクタ電流i20は、下記数式12で表わさ
れる。[Equation 11] i20 = i16 / (1 + exp ((Vc2-Vc1) / VT))
The collector current i20 at 20 is expressed by Equation 12 below.
【0020】[0020]
【数12】 i20={I3/(1+exp((Vc2−Vc1)/VT))}/(1+exp(vi3/VT)) また、入力信号Vi3がVTに対して十分小さいときに
は、数式10は、下記数式13で近似できる。I20 = {I3 / (1 + exp ((Vc2-Vc1) / VT))} / (1 + exp (vi3 / VT)) Further, when the input signal Vi3 is sufficiently smaller than VT, Formula 10 is as follows. It can be approximated by Expression 13.
【0021】[0021]
【数13】i16=gm×vi3+I3/2 ここで、gmは、トランジスタQ15,Q16の相互コンダ
クタンスである。I16 = gm × vi3 + I3 / 2 where gm is the transconductance of the transistors Q15 and Q16.
【0022】一方、トランジスタQ22,Q21及び定電流
源I5で構成される差動増幅回路にも、上述と同様に、
Vc1及びVc2が入力されることにより、トランジスタQ
22におけるコレクタ電流i22は、下記数式14で表わさ
れる。On the other hand, the differential amplifier circuit composed of the transistors Q22 and Q21 and the constant current source I5 has the same structure as described above.
By inputting Vc1 and Vc2, the transistor Q
The collector current i22 at 22 is expressed by the following formula 14.
【0023】[0023]
【数14】i22=I5/(1+exp((Vc1−Vc2)/VT)) トランジスタQ22,Q21で構成される差動増幅回路と本
可変利得増幅回路とは、負荷抵抗R5,R6を共通に接続
しているため、負荷抵抗R6を流れる電流i6は、トラン
ジスタQ20のコレクタ電流i20とトランジスタQ22のコ
レクタ電流i22との和になる。I22 = I5 / (1 + exp ((Vc1-Vc2) / VT)) The differential amplifier circuit composed of the transistors Q22 and Q21 and the variable gain amplifier circuit are connected to the load resistors R5 and R6 in common. Therefore, the current i6 flowing through the load resistor R6 is the sum of the collector current i20 of the transistor Q20 and the collector current i22 of the transistor Q22.
【0024】従って、図3に示す可変利得増幅回路の出
力電圧Voは、下記数式15で表わされる。Therefore, the output voltage Vo of the variable gain amplifier circuit shown in FIG. 3 is expressed by the following equation 15.
【0025】[0025]
【数15】 Vo=(i22+i20)RL ={(gm×vi3+I3/2)/(1+exp((Vc2−Vc1)/VT)) +I5/(1+exp((Vc1−Vc2)/VT))}×RL ={RL×gm×vi3/(1+exp((Vc2−Vc1)/VT))} +{(I3/2)/(1+exp((Vc2−Vc1)/VT)) +I5/(1+exp((Vc1−Vc2)/VT))}×RL ここで、I2/2=I5とすると、図3に示す可変利得増
幅回路の出力電圧Voは、下記数式16で表わされる。## EQU15 ## Vo = (i22 + i20) RL = {(gm × vi3 + I3 / 2) / (1 + exp ((Vc2-Vc1) / VT)) + I5 / (1 + exp ((Vc1-Vc2) / VT))} × RL = {RL × gm × vi3 / (1 + exp ((Vc2-Vc1) / VT))} + {(I3 / 2) / (1 + exp ((Vc2-Vc1) / VT)) + I5 / (1 + exp ((Vc1-Vc2)) / VT))} × RL where I2 / 2 = I5, the output voltage Vo of the variable gain amplifier circuit shown in FIG.
【0026】[0026]
【数16】 Vo=RL×gm×vi3/(1+exp((Vc2−Vc1)/VT))+(I3/2)×RL また、数式15における出力電圧Voの交流成分voは、
下記数式17で表わされる。Vo = RL × gm × vi3 / (1 + exp ((Vc2-Vc1) / VT)) + (I3 / 2) × RL In addition, the AC component vo of the output voltage Vo in Expression 15 is
It is expressed by the following mathematical formula 17.
【0027】[0027]
【数17】 vo=RL×gm×vi3/(1+exp((Vc2−Vc1)/VT)) 従って、図3に示す可変利得増幅回路の利得Aは、下記
数式18で表わされる。Vo = RL × gm × vi3 / (1 + exp ((Vc2-Vc1) / VT)) Therefore, the gain A of the variable gain amplifier circuit shown in FIG. 3 is expressed by the following formula 18.
【0028】[0028]
【数18】 A=RL×gm/(1+exp((Vc2−Vc1)/VT)) この数式18より、図3に示す可変利得増幅回路の利得
Aは、(Vc2−Vc1)を変化させることによって制御でき
ることがわかる。A = RL × gm / (1 + exp ((Vc2-Vc1) / VT)) From this formula 18, the gain A of the variable gain amplifier circuit shown in FIG. 3 can be obtained by changing (Vc2-Vc1). You can see that it can be controlled.
【0029】また、図3に示す可変利得増幅回路の出力
電圧Voの直流成分Vo’は、下記数式19で表わされ
る。The DC component Vo 'of the output voltage Vo of the variable gain amplifier circuit shown in FIG.
【数19】Vo’=RL×(I3/2) この数式19より、図3に示す可変利得増幅回路の出力
電圧Voの直流成分Vo’は、(Vc2−Vc1)が変化しても
その影響を受けず一定電圧を保つことがわかる。Vo ′ = RL × (I3 / 2) From this equation 19, the influence of the DC component Vo ′ of the output voltage Vo of the variable gain amplifier circuit shown in FIG. 3 even if (Vc2-Vc1) changes It can be seen that a constant voltage is maintained without being affected.
【0030】[0030]
【発明が解決しようとする課題】しかしながら、上述し
た従来の可変利得増幅回路では、図2に示した可変利得
増幅回路における出力の直流成分Vo’は、数式9で示
したように利得の制御電圧(Vb2−Vb1)の変化に伴って
変化してしまう。そして、例えば上述した従来の可変利
得増幅回路を自動利得制御回路として用いた場合は、そ
の可変利得増幅回路の出力の直流成分Vo’は、最大利
得時、即ち(Vc2−Vc1)<<−VTのときにおいては、
下記数式20で表わされる。However, in the above-mentioned conventional variable gain amplifier circuit, the DC component Vo 'of the output in the variable gain amplifier circuit shown in FIG. It changes with the change of (Vb2-Vb1). When the conventional variable gain amplifier circuit described above is used as an automatic gain control circuit, the DC component Vo 'of the output of the variable gain amplifier circuit is at the maximum gain, that is, (Vc2-Vc1) <<-VT. When,
It is expressed by the following mathematical formula 20.
【0031】[0031]
【数20】Vo’≒RL×(Io/2) また、その可変利得増幅回路の出力の直流成分Vo’
は、最小利得時、即ち(Vc2−Vc1)>>VTのときにお
いては、下記数式21で表わされる。## EQU20 ## Vo'≈RL × (Io / 2) Also, the DC component Vo 'of the output of the variable gain amplifier circuit.
At the minimum gain, that is, (Vc2-Vc1) >> VT, is expressed by the following equation 21.
【0032】[0032]
【数21】Vo’≒0[Equation 21] Vo'≈0
【0033】従って、上述した従来の可変利得増幅回路
の出力の直流成分Vo’は、0〜RL×(Io/2)までの
範囲において変動することを見込む必要がある。このこ
とは、次段の回路が直流電圧信号を直接的に入力しなけ
ればならない回路である場合には、その回路におけるバ
イアス電圧の設定に大きな制約を受けるという問題点と
なる。Therefore, it is necessary to expect that the DC component Vo 'of the output of the above-mentioned conventional variable gain amplifier circuit varies in the range of 0 to RL x (Io / 2). This poses a problem that, when the circuit of the next stage is a circuit which must directly input the DC voltage signal, the setting of the bias voltage in the circuit is greatly restricted.
【0034】この問題点を解決するために、図3に示す
ように、図2に示す可変利得増幅回路に差動増幅回路を
2組付加した回路が考えられている。しかし、この従来
の回路は、可変利得増幅回路における定電流源の電流値
と同じ電流を差動増幅回路に流す必要があるため、消費
電力が大きくなるという問題点と、回路を構成するため
の素子が多数必要となるという問題点がある。To solve this problem, as shown in FIG. 3, a circuit in which two sets of differential amplifier circuits are added to the variable gain amplifier circuit shown in FIG. 2 has been considered. However, this conventional circuit needs to flow the same current as the current value of the constant current source in the variable gain amplifying circuit to the differential amplifying circuit, which causes a problem that power consumption increases and a circuit for configuring the circuit. There is a problem that many elements are required.
【0035】本発明はかかる問題点に鑑みてなされたも
のであって、回路を構成するために必要である素子が少
数でよく、かつ、消費電力が少なく利得の変動による出
力の直流成分の変動が生じない可変利得増幅回路を提供
することを目的とする。The present invention has been made in view of the above problems, and it requires only a small number of elements to form a circuit, consumes less power, and changes in the DC component of the output due to changes in the gain. It is an object of the present invention to provide a variable gain amplifier circuit that does not occur.
【0036】[0036]
【課題を解決するための手段】本発明に係る可変利得増
幅回路は、対称的に接続された第1及び第2のトランジ
スタを有する第1の差動増幅回路と、この第1の差動増
幅回路における第1の出力部に接続され更に対称的に接
続された第3及び第4のトランジスタを有する第2の差
動増幅回路と、前記第1の差動増幅回路における第2の
出力部に接続され更に対称的に接続された第5及び第6
のトランジスタを有する第3の差動増幅回路と、前記第
2及び第3の差動増幅回路における第1の出力部に共通
に接続されたエミッタと共通バイアスされたベースと第
1及び第2の負荷抵抗の双方に接続されたコレクタとを
夫々有する第7及び第8のトランジスタとを有し、前記
第3及び第5のトランジスタの各ベースは相互に接続さ
れて本回路における第1の利得を制御する電圧を入力
し、前記第4及び第6のトランジスタの各ベースは相互
に接続されて本回路における第2の利得を制御する電圧
を入力することを特徴とする。A variable gain amplifier circuit according to the present invention includes a first differential amplifier circuit having first and second transistors symmetrically connected to each other, and the first differential amplifier circuit. A second differential amplifier circuit having third and fourth transistors connected symmetrically to the first output section of the circuit, and a second output section of the first differential amplifier circuit. Fifth and sixth connected and further symmetrically connected
A third differential amplifier circuit having a transistor, an emitter commonly connected to the first output section of the second and third differential amplifier circuits, a commonly biased base, and first and second A seventh and an eighth transistor each having a collector connected to both load resistors, and the bases of the third and fifth transistors are connected together to provide a first gain in the circuit. A voltage to be controlled is inputted, and respective bases of the fourth and sixth transistors are connected to each other so that a voltage for controlling the second gain in the circuit is inputted.
【0037】[0037]
【作用】本発明に係る可変利得増幅回路においては、第
3,第5のトランジスタ及び第4,第6のトランジスタ
におけるベースに印加する電圧を変化させて本可変利得
増幅回路の利得を変動させても、負荷抵抗に流れる電流
の直流成分は、共通バイアスされたベースを夫々有する
第7及び第8のトランジスタの定電圧源作用等により一
定値を保つ。従って、出力電圧の直流成分は、利得を変
動させても一定値を保つことができる。更に、本発明に
係る可変利得増幅回路は、差動増幅回路等を付加せずに
出力電圧の直流成分を一定値に保つことができるため、
回路を構成する素子が少数でよく、かつ、消費電力が少
ない可変利得増幅回路とすることができる。In the variable gain amplifier circuit according to the present invention, the voltage applied to the bases of the third, fifth and fourth and sixth transistors is changed to change the gain of the variable gain amplifier circuit. Also, the DC component of the current flowing through the load resistance is maintained at a constant value by the action of the constant voltage source of the seventh and eighth transistors each having a common biased base. Therefore, the DC component of the output voltage can maintain a constant value even if the gain is changed. Furthermore, the variable gain amplifier circuit according to the present invention can maintain the DC component of the output voltage at a constant value without adding a differential amplifier circuit or the like.
A variable gain amplifier circuit with a small number of elements constituting the circuit and low power consumption can be obtained.
【0038】[0038]
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。Embodiments of the present invention will now be described with reference to the accompanying drawings.
【0039】図1は、本発明の実施例に係る可変利得増
幅回路を示す回路図である。図1に示すように、本実施
例に係る可変利得増幅回路において、トランジスタQ
1,Q2及び定電流源I1で構成される差動増幅回路に
は、入力信号vi1がバイアス電圧V1を重畳して入力さ
れる。トランジスタQ3,Q4の共通エミッタは、トラン
ジスタQ1のコレクタに接続され、トランジスタQ5,Q
6の共通エミッタは、トランジスタQ2のコレクタに接続
されている。トランジスタQ3,Q6のベースは、共通に
接続されて本実施例に係る可変利得増幅回路の制御電圧
Va1が印加され、トランジスタQ4,Q5のベースは、共
通に接続されて本実施例に係る可変利得増幅回路の制御
電圧Va2が印加される。トランジスタQ3,Q6のコレク
タは、本実施例に係る可変利得増幅回路の負荷抵抗R
1,R2に夫々接続され、トランジスタQ4,Q5のコレク
タは、トランジスタQ7,Q8の共通に接続されているエ
ミッタに更に共通に接続されている。また、トランジス
タQ7,Q8のベースは、共通に定電圧源V2が印加さ
れ、トランジスタQ7,Q8のコレクタは、夫々負荷抵抗
R1,R2に接続されている。FIG. 1 is a circuit diagram showing a variable gain amplifier circuit according to an embodiment of the present invention. As shown in FIG. 1, in the variable gain amplifier circuit according to the present embodiment, the transistor Q
The input signal vi1 is input with the bias voltage V1 superimposed on the differential amplifier circuit composed of 1, Q2 and the constant current source I1. The common emitters of the transistors Q3 and Q4 are connected to the collector of the transistor Q1 and are connected to the transistors Q5 and Q4.
The common emitter of 6 is connected to the collector of transistor Q2. The bases of the transistors Q3 and Q6 are connected in common and the control voltage Va1 of the variable gain amplifier circuit according to the present embodiment is applied, and the bases of the transistors Q4 and Q5 are connected in common and the variable gain according to the present embodiment is connected. The control voltage Va2 of the amplifier circuit is applied. The collectors of the transistors Q3 and Q6 are load resistors R of the variable gain amplifier circuit according to this embodiment.
The collectors of the transistors Q4 and Q5 are respectively connected to 1 and R2, and are further commonly connected to the commonly connected emitters of the transistors Q7 and Q8. A constant voltage source V2 is commonly applied to the bases of the transistors Q7 and Q8, and the collectors of the transistors Q7 and Q8 are connected to load resistors R1 and R2, respectively.
【0040】次に、上述の如く構成された本実施例に係
る可変利得増幅回路の動作について説明する。トランジ
スタQ1,Q2のコレクタ電流i1,i2は、夫々下記数式
22,数式23で表わされる。Next, the operation of the variable gain amplifier circuit according to this embodiment having the above-described structure will be described. The collector currents i1 and i2 of the transistors Q1 and Q2 are expressed by the following formulas 22 and 23, respectively.
【0041】[0041]
【数22】i1=I1/(1+exp(−vi1/VT))[Equation 22] i1 = I1 / (1 + exp (-vi1 / VT))
【0042】[0042]
【数23】i2=I1/(1+exp(vi1/VT)) ここで、VTは、トランジスタのサーマル電圧である。
次に、トランジスタQ3,Q4,Q5,Q6のコレクタ電流
i3,i4,i5,i6は、夫々下記数式24〜数式27で
表わされる。I2 = I1 / (1 + exp (vi1 / VT)) where VT is the thermal voltage of the transistor.
Next, collector currents i3, i4, i5, i6 of the transistors Q3, Q4, Q5, Q6 are expressed by the following formulas 24 to 27, respectively.
【0043】[0043]
【数24】i3=i1/(1+exp((Va2−Va1)/VT))[Expression 24] i3 = i1 / (1 + exp ((Va2-Va1) / VT))
【0044】[0044]
【数25】i4=i1/(1+exp((Va1−Va2)/VT))## EQU25 ## i4 = i1 / (1 + exp ((Va1-Va2) / VT))
【0045】[0045]
【数26】i5=i2/(1+exp((Va1−Va2)/VT))[Equation 26] i5 = i2 / (1 + exp ((Va1-Va2) / VT))
【0046】[0046]
【数27】i6=i2/(1+exp((Va2−Va1)/VT)) 数式24〜数式27に数式22,数式23を代入する
と、コレクタ電流i3,i4,i5,i6は、夫々下記数式
28〜数式31で表わされる。I6 = i2 / (1 + exp ((Va2-Va1) / VT)) Substituting the expressions 22 and 23 into the expressions 24 to 27, the collector currents i3, i4, i5 and i6 are respectively expressed by the following expression 28 ~ Represented by Equation 31.
【0047】[0047]
【数28】 i3={I1/(1+exp((Va2−Va1)/VT))}/(1+exp(−vi1/VT))I3 = {I1 / (1 + exp ((Va2-Va1) / VT))} / (1 + exp (-vi1 / VT))
【0048】[0048]
【数29】 i4={I1/(1+exp((Va1−Va2)/VT))}/(1+exp(−vi1/VT))I4 = {I1 / (1 + exp ((Va1-Va2) / VT))} / (1 + exp (-vi1 / VT))
【0049】[0049]
【数30】 i5={I1/(1+exp((Va1−Va2)/VT))}/(1+exp(vi1/VT))I5 = {I1 / (1 + exp ((Va1-Va2) / VT))} / (1 + exp (vi1 / VT))
【0050】[0050]
【数31】 i6={I1/(1+exp((Va2−Va1)/VT))}/(1+exp(vi1/VT)) また、入力信号Vi1がVTに対して十分小さいときに
は、数式22及び数式23は、夫々下記数式32,数式
33で近似できる。I6 = {I1 / (1 + exp ((Va2-Va1) / VT))} / (1 + exp (vi1 / VT)) Further, when the input signal Vi1 is sufficiently smaller than VT, the equations 22 and 23 are Can be approximated by the following formulas 32 and 33, respectively.
【0051】[0051]
【数32】i1=−gm×vi1+I1/2[Equation 32] i1 = -gm × vi1 + I1 / 2
【0052】[0052]
【数33】i2=gm×vi1+I1/2 ここで、gmは、トランジスタQ1,Q2の相互コンダク
タンスである。また、トランジスタQ7,Q8のコレクタ
電流i7,i8は、下記数式34で表わされる。I2 = gm × vi1 + I1 / 2 where gm is the mutual conductance of the transistors Q1 and Q2. The collector currents i7 and i8 of the transistors Q7 and Q8 are represented by the following formula 34.
【0053】[0053]
【数34】 i7=i8 =(i4+i5)/2 ={{I1/(1+exp((Va1−Va2)/VT))}/(1+exp(−vi1/VT)) +{I1/(1+exp((Va1−Va2)/VT))}/(1+exp(vi1/VT))} /2 =(I1/2)/(1+exp((Va1−Va2)/VT))I7 = i8 = (i4 + i5) / 2 = {{I1 / (1 + exp ((Va1-Va2) / VT))} / (1 + exp (-vi1 / VT)) + {I1 / (1 + exp ((Va1) −Va2) / VT))} / (1 + exp (vi1 / VT))} / 2 = (I1 / 2) / (1 + exp ((Va1-Va2) / VT))
【0054】従って、本実施例に係る可変利得増幅回路
の出力電圧Vo1,Vo2は、負荷抵抗R1,R2に流れる電
流が夫々i3+i7及びi6+i8となるため、夫々下記数
式35,数式36で表わされる。Therefore, the output voltages Vo1 and Vo2 of the variable gain amplifier circuit according to this embodiment are expressed by the following equations 35 and 36, respectively, because the currents flowing through the load resistors R1 and R2 are i3 + i7 and i6 + i8, respectively.
【0055】[0055]
【数35】 Vo1={(gm×vi1+I1/2)/(1+exp((Va2−Va1)/VT)) +(I1/2)/(1+exp((Va1−Va2)/VT))}×R1Vo1 = {(gm × vi1 + I1 / 2) / (1 + exp ((Va2-Va1) / VT)) + (I1 / 2) / (1 + exp ((Va1-Va2) / VT))} × R1
【0056】[0056]
【数36】 Vo2={(−gm×vi1+I1/2)/(1+exp((Va2−Va1)/VT)) +(I1/2)/(1+exp((Va1−Va2)/VT))}×R2 数式35及び数式36を整理すると、夫々下記数式37
及び数式38で表わされる。Vo2 = {(-gm * vi1 + I1 / 2) / (1 + exp ((Va2-Va1) / VT)) + (I1 / 2) / (1 + exp ((Va1-Va2) / VT))} * R2 When Formula 35 and Formula 36 are arranged, the following Formula 37 is obtained.
And Equation 38.
【0057】[0057]
【数37】 Vo1=I1×R1/2 +vi1×RL×gm/(1+exp((Va2−Va1)/VT))Vo1 = I1 × R1 / 2 + vi1 × RL × gm / (1 + exp ((Va2-Va1) / VT))
【0058】[0058]
【数38】 Vo2=I1×R1/2 +(−vi1)×RL×gm)/(1+exp((Va2−Va1)/VT)) 従って、本実施例に係る可変利得増幅回路の利得Aは、
下記数式39で表わされる。Vo2 = I1 * R1 / 2 + (-vi1) * RL * gm) / (1 + exp ((Va2-Va1) / VT)) Therefore, the gain A of the variable gain amplifying circuit according to the present embodiment is
It is expressed by the following mathematical formula 39.
【0059】[0059]
【数39】 A=RL×gm/(1+exp((Va2−Va1)/VT)) この数式39より、本実施例に係る可変利得増幅回路の
利得Aは、制御電圧(Va2−Va1)を変化させることによ
って制御できることがわかる。A = RL × gm / (1 + exp ((Va2-Va1) / VT)) From this equation 39, the gain A of the variable gain amplifier circuit according to the present embodiment changes the control voltage (Va2-Va1). It can be seen that the control can be performed by
【0060】以上により、本実施例に係る可変利得増幅
回路の出力電圧の直流成分は、制御電圧(Va2−Va1)が
変化してもその影響を受けず一定電圧を保つことができ
る。従って、本実施例に係る可変利得増幅回路の出力電
圧の直流成分は、利得を変動させても一定電圧を保つこ
とができる。As described above, the DC component of the output voltage of the variable gain amplifier circuit according to this embodiment is not affected by the change of the control voltage (Va2-Va1) and can be maintained at a constant voltage. Therefore, the DC component of the output voltage of the variable gain amplifier circuit according to the present embodiment can maintain a constant voltage even if the gain is changed.
【0061】[0061]
【発明の効果】以上説明したように本発明に係る可変利
得増幅回路によれば、利得を変動させても負荷抵抗に流
れる電流の直流成分は一定値を保つため、出力電圧の直
流成分は、利得を変動させても一定値を保つことができ
る。更に、本発明に係る可変利得増幅回路は、差動増幅
回路等を付加せずに出力電圧の直流成分を一定値に保つ
ことができるため、回路を構成する素子が少数でよく、
かつ、消費電力が少ない可変利得増幅回路とすることが
できる。従って、本発明に係る可変利得増幅回路を自動
利得制御回路に用いた場合は、次段の回路が直流電圧信
号を直接的に入力しなければならない回路であっても、
その回路におけるバイアス電圧の設定が容易にできる。As described above, according to the variable gain amplifier circuit of the present invention, the DC component of the current flowing through the load resistance maintains a constant value even if the gain is changed, so that the DC component of the output voltage is A constant value can be maintained even if the gain is changed. Further, the variable gain amplifier circuit according to the present invention can maintain the direct current component of the output voltage at a constant value without adding a differential amplifier circuit or the like, so that the number of elements constituting the circuit can be small,
In addition, a variable gain amplifier circuit with low power consumption can be obtained. Therefore, when the variable gain amplifier circuit according to the present invention is used for the automatic gain control circuit, even if the circuit at the next stage has to directly input the DC voltage signal,
The bias voltage in the circuit can be easily set.
【図1】本発明の実施例に係る可変利得増幅回路を示す
回路図である。FIG. 1 is a circuit diagram showing a variable gain amplifier circuit according to an embodiment of the present invention.
【図2】従来の可変利得増幅回路の一例を示す回路図で
ある。FIG. 2 is a circuit diagram showing an example of a conventional variable gain amplifier circuit.
【図3】従来の可変利得増幅回路の他の例を示す回路図
である。FIG. 3 is a circuit diagram showing another example of a conventional variable gain amplifier circuit.
I1 ;定電流源 Q1,Q2,Q3,Q4,Q5,Q6 ;トランジスタ R1,R2 ;抵抗 V1,V2, ;バイアス電圧 I1; constant current source Q1, Q2, Q3, Q4, Q5, Q6; transistor R1, R2; resistance V1, V2; bias voltage
Claims (1)
ンジスタを有する第1の差動増幅回路と、この第1の差
動増幅回路における第1の出力部に接続され更に対称的
に接続された第3及び第4のトランジスタを有する第2
の差動増幅回路と、前記第1の差動増幅回路における第
2の出力部に接続され更に対称的に接続された第5及び
第6のトランジスタを有する第3の差動増幅回路と、前
記第2及び第3の差動増幅回路における第1の出力部に
共通に接続されたエミッタと共通バイアスされたベース
と第1及び第2の負荷抵抗の双方に接続されたコレクタ
とを夫々有する第7及び第8のトランジスタとを有し、
前記第3及び第5のトランジスタの各ベースは相互に接
続されて本回路における第1の利得を制御する電圧を入
力し、前記第4及び第6のトランジスタの各ベースは相
互に接続されて本回路における第2の利得を制御する電
圧を入力することを特徴とする可変利得増幅回路。1. A first differential amplifier circuit having first and second transistors symmetrically connected to each other, and further symmetrically connected to a first output section of the first differential amplifier circuit. Second with third and fourth transistors connected
And a third differential amplifier circuit having fifth and sixth transistors connected symmetrically to the second output section of the first differential amplifier circuit, and A second differential amplifier circuit having an emitter commonly connected to the first output section, a commonly biased base, and a collector connected to both the first and second load resistors; 7 and an 8th transistor,
The bases of the third and fifth transistors are connected to each other to input a voltage for controlling the first gain in the circuit, and the bases of the fourth and sixth transistors are connected to each other to form a book. A variable gain amplifier circuit, wherein a voltage for controlling a second gain in the circuit is input.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1343092A JPH05218767A (en) | 1992-01-28 | 1992-01-28 | Variable gain amplifier circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1343092A JPH05218767A (en) | 1992-01-28 | 1992-01-28 | Variable gain amplifier circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05218767A true JPH05218767A (en) | 1993-08-27 |
Family
ID=11832924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1343092A Pending JPH05218767A (en) | 1992-01-28 | 1992-01-28 | Variable gain amplifier circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05218767A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028859A (en) * | 2010-07-20 | 2012-02-09 | Sumitomo Electric Ind Ltd | Variable gain differential amplifier circuit |
EP2566049A2 (en) | 2011-08-29 | 2013-03-06 | Semiconductor Components Industries, LLC | Voltage controlled variable gain amplifier circuit |
CN111030623A (en) * | 2019-12-25 | 2020-04-17 | 武汉邮电科学研究院有限公司 | Adjustable gain amplifier for calibrating direct current offset |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200612A (en) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | Gain controller |
JPS61219208A (en) * | 1985-03-25 | 1986-09-29 | Hitachi Ltd | Variable-gain amplifier |
JPH02211708A (en) * | 1989-02-10 | 1990-08-23 | Mitsubishi Electric Corp | Variable gain amplifier |
-
1992
- 1992-01-28 JP JP1343092A patent/JPH05218767A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58200612A (en) * | 1982-05-19 | 1983-11-22 | Hitachi Ltd | Gain controller |
JPS61219208A (en) * | 1985-03-25 | 1986-09-29 | Hitachi Ltd | Variable-gain amplifier |
JPH02211708A (en) * | 1989-02-10 | 1990-08-23 | Mitsubishi Electric Corp | Variable gain amplifier |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028859A (en) * | 2010-07-20 | 2012-02-09 | Sumitomo Electric Ind Ltd | Variable gain differential amplifier circuit |
US8816772B2 (en) | 2010-07-20 | 2014-08-26 | Sumitomo Electric Industries, Ltd. | Differential amplifier with function of variable gain and optical receiver implemented with the same |
EP2566049A2 (en) | 2011-08-29 | 2013-03-06 | Semiconductor Components Industries, LLC | Voltage controlled variable gain amplifier circuit |
US8922279B2 (en) | 2011-08-29 | 2014-12-30 | Semiconductor Components Industries, Llc | Voltage controlled variable gain amplifier circuit |
CN111030623A (en) * | 2019-12-25 | 2020-04-17 | 武汉邮电科学研究院有限公司 | Adjustable gain amplifier for calibrating direct current offset |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766394A (en) | Operational amplifier circuit having wide operating range | |
US5493205A (en) | Low distortion differential transconductor output current mirror | |
US5475343A (en) | Class AB complementary output stage | |
GB2344902A (en) | Level shift circuit with feedback | |
JP2002510888A (en) | Wide dynamic range variable gain amplifier | |
US5668502A (en) | Amplifier stage having a switchable gain and reduced distortion | |
US5294893A (en) | Differential output amplifier input stage with rail-to-rail common mode input range | |
US5162751A (en) | Amplifier arrangement | |
JPH11122059A (en) | Differential amplifier | |
US4451800A (en) | Input bias adjustment circuit for amplifier | |
JPH04227106A (en) | High-frequency cross-junction folded cascode circuit | |
US5128564A (en) | Input bias current compensation for a comparator | |
US5952882A (en) | Gain enhancement for operational amplifiers | |
GB2064908A (en) | Complementary symmetry fet amplifier | |
JPH05218767A (en) | Variable gain amplifier circuit | |
US5446414A (en) | Simple high speed precision transconductance amplifier circuits | |
US6441645B2 (en) | Low voltage bipolar drive circuits | |
US5444361A (en) | Wideband linear and logarithmic signal conversion circuits | |
US6700362B2 (en) | Switchable current source | |
JPH03214808A (en) | Voltage comparing circuit | |
US5498952A (en) | Precise current generator | |
JPH0464205B2 (en) | ||
JP3114927B2 (en) | Current supply circuit and filter circuit using the same | |
KR900006434B1 (en) | Gain control circuit | |
JP3317240B2 (en) | Gain control amplifier |