Nothing Special   »   [go: up one dir, main page]

JPH05206678A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPH05206678A
JPH05206678A JP1327892A JP1327892A JPH05206678A JP H05206678 A JPH05206678 A JP H05206678A JP 1327892 A JP1327892 A JP 1327892A JP 1327892 A JP1327892 A JP 1327892A JP H05206678 A JPH05206678 A JP H05206678A
Authority
JP
Japan
Prior art keywords
hole
signal
holes
ground
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1327892A
Other languages
English (en)
Inventor
Sakae Yokogawa
横川栄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1327892A priority Critical patent/JPH05206678A/ja
Publication of JPH05206678A publication Critical patent/JPH05206678A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 スルーホール部分のクロストーク雑音を減少
させ、特性インピーダンスの安定化を図る。 【構成】 信号スルーホール11のまわりに5個以上
(図では8個)の接地スルーホール12を設ける。 【効果】 信号スルーホール11相互の、および信号ス
ルーホール11と信号配線13との間のクロストーク雑
音が減少し、スルーホール部分の特性インピーダンスが
安定化される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層配線基板に利用さ
れ、特に、多層セラミック配線基板のスルーホールの配
線構造に関する。
【0002】
【従来の技術】超大型コンピュータ等に用いられる多層
配線セラミック基板内の配線は、従来、クロストーク係
数の低減および特性インピーダンスの安定化のため、配
線構造は直交した2層の信号線層ペアを接地層または電
源層ではさんだストリップ構造をとるのが一般的であ
る。
【0003】従来、スルーホール部分については前述の
配線部分のように特に遮蔽構造ではなく、図3のように
信号スルーホール21のまわりたかだか上下左右4個程
度の接地スルーホール22が配置されている構造を有し
ていた。
【0004】
【発明が解決しようとする課題】前述した従来の多層配
線セラミック基板のように、スルーホール部分が遮蔽構
造となっていない構造でも、これまではこの部分の距離
が短いこともあり特に問題になっていなかった。しか
し、近年の配線基板の高密度化による配線間隙の減少、
基板厚の増大、およびクロックサイクルの高速化によっ
て、スルーホール部分の線路特性が問題となりつつあ
る。
【0005】すなわち、従来の図3のような、信号スル
ーホール21のまわりの4個程度の接地スルーホール2
2では、他の信号スルーホールおよび層内の信号配線2
3との相互のクロストーク雑音が大きく、また特性イン
ピーダンスの不安定さによって信号波形の乱れを生じる
課題が生じてきた。
【0006】本発明の目的は、前記の課題を解決するこ
とにより、スルーホール部分のクロストーク雑音を減少
させ、特性インピーダンスの安定化を図った多層配線基
板を提供することにある。
【0007】
【課題を解決するための手段】本発明は、信号配線を接
続する信号スルーホールと、この信号スルーホールのま
わりに配置された複数の接地スルーホールまたは電源ス
ルーホールから構成された遮蔽スルーホールとを有する
多層配線基板において、前記遮蔽スルーホールの個数は
5個以上であることを特徴とする。
【0008】また、本発明は、前記遮蔽スルーホールの
直径は前記信号スルーホールの直径よりも小であること
ができる。
【0009】また、本発明は、前記多層配線基板は多層
セラミック配線基板であることが好ましい。
【0010】
【作用】信号スルーホールのまわりに配置される遮蔽ス
ルーホールの個数とクロストーク雑音の関係を調べた結
果、遮蔽を十分にするには遮蔽スルーホールの個数は5
個以上必要なことが判明した(図2参照)。
【0011】さらに、信号配線と信号スルーホールの間
隔、および信号スルーホール同士の間隔が小さい場合に
は、遮蔽スルーホールの直径を信号スルーホールの直径
よりも小さくすることで、遮蔽スルーホールの個数を容
易に増やすことができ、遮蔽効果を上げることができ
る。
【0012】また、多層配線基板としては、多層セラミ
ック基板において最も効果的である。
【0013】
【実施例】以下、本発明の実施例について図面を参照し
て説明する。
【0014】図1は本発明の一実施例におけるスルーホ
ールの配線構造を示す図である。
【0015】本実施例は、信号配線13を接続する信号
スルーホール11と、信号スルーホール11のまわりに
配置された複数の遮蔽スルーホールとを有する多層配線
セラミック基板において、本発明の特徴とするところ
の、前記遮蔽スルーホールは、8個の接地スルーホール
12から構成されている。
【0016】そして、信号スルーホール11の直径は
0.25mmであるのに対し、接地スルーホール12の
直径は0.1mmで、各接地スルーホール12は、信号
スルーホール11のまわりに、信号スルーホールを中心
とする円周上に等間隔に配置される。
【0017】図2は図1の構造において、接地スルーホ
ール12の個数とクロストークの関係を示す特性図であ
る。
【0018】図2から明らかなように、接地スルーホー
ル12の個数が5個以上であれば、クロストーク量は何
もない場合に対して半分以下に減少し、その効果を上げ
ることができる。
【0019】次に、本実施例の製造方法について説明す
る。
【0020】初めに、アルミナの粉体と固形化のための
バインダーとの混合粉に分散剤および可塑剤等の有機溶
剤とを加えて混合し十分に攪拌しスラリー化する。バイ
ンダーとしてはセルロース系(メチルセルロースおよび
エチルセルロース)、ポリビニルアルコール、アクリル
系、ならびにポリビニルブチラール等が主に用いられ
る。分散剤としては非イオン系界面活性剤が、可塑剤と
してはジブチルフタレート、ジオクチルフタレートおよ
びグリセリン等が用いられる。
【0021】セラミックグリーンシートを作成する方法
にはいくつかあるが、ここでは薄いシートを形成するの
に適しているドクターブレード法によっている。この方
法は前記のスラリーをドクターブレードと呼ばれるナイ
フと連続したフィルムとのギャップによってキャスティ
ングを行い、熱風乾燥させフィルム上にグリーンシート
を形成する方法である。この方法では、シート厚は約
0.03〜1mmの間で可能である。本実施例では約
0.1mmとし、キャスティングの幅は約160mmと
した。この連続シートを約150mm□の大きさに切り
方形のグリーンシートとする。
【0022】前述の方法で製造されたシートは、この後
の工程での位置合わせのために金属製の枠に張り付け
る。以降枠と突き当てピンとの突き合わせによって位置
合わせを行う。位置合わせの方法にはこの他にもシート
に空けた穴とガイドピンによる方法があるが、本方法に
比べてシートの収縮の影響を受けやすくずれが起こりや
すい。
【0023】次に、シートにスルーホール孔を、ピンと
金型の組み合わせで形成する。このとき空けるべき孔の
様子を示した図が図1である。シート全体のスルーホー
ル数は信号スルーホール11が計約1000個、直径は
0.25mmである。各信号スルーホール11ごとに8
個ずつの接地スルーホール12を有している。接地スル
ーホール12は計約8000個、直径は配線との間隙を
考慮し0.1mmと信号スルーホール11より小さくし
た。信号スルーホール11間のピッチをここでは従来基
板と同様に2.55mmとしているが、接地スルーホー
ル12と信号配線13との間隙が小さくなるため、信頼
性を考慮するとピッチを多少大きめにするのもよい。な
おここで述べた数値は基板焼成後の値である。セラミッ
ク基板においては通常焼き上がり後10〜15%程度の
収縮が起こるため、実際にシートに空ける際の大きさは
ここで述べた数値に対して収縮率に応じた拡大率をかけ
る必要がある。
【0024】スルーホール形成の後、厚膜印刷法で全て
のスルーホール中への導体ペーストの埋め込みと、シー
ト表面の所定の信号配線13のパターン形成とを行う。
印刷のペースト材料にはセラミックの焼成温度を考慮
し、融点の高いタングステン(W)やモリブデン(M
o)を用いる。この際信号配線13と接地スルーホール
12との間の間隙が従来基板に比べ減少しており、十分
な位置合わせを行いずれを生じさせないことが重要であ
る。
【0025】こうして製造された印刷後のセラミックグ
リーンシートを、積層工程にて正確に140mm□に切
断し、ずれの無いように積層する。積層シート枚数はこ
こでは基板一枚あたり80枚としている。
【0026】この後さらに、熱プレス法により複数シー
トの一体化形成を行い積層体にする。プレスの条件は圧
力150kg/cm2 、温度100℃、時間約1時間で
ある。この工程で大きさ約140mm□、厚さ約7mm
の生積層基板ができあがる。
【0027】最後に、1500℃程度で生積層基板の脱
バインダー焼成を行い多層配線セラミック基板を得る。
【0028】本発明による前記構造の多層配線セラミッ
ク基板のクロストーク雑音は、図2に示すように低減さ
れ、MHZ オーダーの信号であれば相互にまったく問題
にならない程度まで低下している。またインピーダンス
特性はスルーホール部分が配線部分と同程度に安定化し
ている。信号スルーホール11と接地スルーホール12
の直径および相互位置を適当な値とすれば、回路上要求
される特性インピーダンス例えば40Ωおよび50Ωは
問題なく実現できる。
【0029】なお、以上の説明は、遮蔽スルーホール
が、接地スルーホールであるとしたけれども、これは電
源が正電源の場合であって、電源が負電源の場合には接
地スルーホールの代わりに電源スルーホールが用いら
れ、その効果は同様である。
【0030】また、多層配線基板としては多層セラミッ
ク配線基板を取り上げたけれども、多層プリント配線基
板でも同様である。
【0031】
【発明の効果】以上説明したように、本発明は、信号ス
ルーホールのまわりに遮蔽スルーホールを5個以上設け
ることにより、信号伝搬の際のクロストーク特性の改善
や特性インピーダンスの安定化を図ることができる効果
がある。
【図面の簡単な説明】
【図1】本発明の一実施例のスルーホール構造を示す
図。
【図2】接地スルーホールの個数に対するクロストーク
雑音の関係を示す特性図。
【図3】従来例のスルーホール構造を示す図。
【符号の説明】
11、21 信号スルーホール 12、22 接地スルーホール 13、23 信号配線

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 信号配線を接続する信号スルーホール
    と、この信号スルーホールのまわりに配置された複数の
    接地スルーホールまたは電源スルーホールから構成され
    た遮蔽スルーホールとを有する多層配線基板において、 前記遮蔽スルーホールの個数は5個以上であることを特
    徴とする多層配線基板。
  2. 【請求項2】 前記遮蔽スルーホールの直径は前記信号
    スルーホールの直径よりも小である請求項1記載の多層
    配線基板。
  3. 【請求項3】 前記多層配線基板は多層セラミック配線
    基板である請求項1または請求項2記載の多層配線基
    板。
JP1327892A 1992-01-28 1992-01-28 多層配線基板 Pending JPH05206678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1327892A JPH05206678A (ja) 1992-01-28 1992-01-28 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1327892A JPH05206678A (ja) 1992-01-28 1992-01-28 多層配線基板

Publications (1)

Publication Number Publication Date
JPH05206678A true JPH05206678A (ja) 1993-08-13

Family

ID=11828738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1327892A Pending JPH05206678A (ja) 1992-01-28 1992-01-28 多層配線基板

Country Status (1)

Country Link
JP (1) JPH05206678A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998027793A1 (en) * 1996-12-16 1998-06-25 Telefonaktiebolaget Lm Ericsson Connector assembly, and associated method, for radio frequency circuit device
GB2343298A (en) * 1998-10-29 2000-05-03 Hewlett Packard Co Circuit board via connections
US6392164B1 (en) 1998-10-16 2002-05-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
US6700789B2 (en) 2002-01-07 2004-03-02 Kyocera Corporation High-frequency wiring board
JP2005108893A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 配線基板
US7372143B2 (en) 2003-06-09 2008-05-13 Fujitsu Limited Printed circuit board including via contributing to superior characteristic impedance
JP2008524845A (ja) * 2004-12-17 2008-07-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルーコネクションを含む高周波用多層プリント回路基板
JP2008311682A (ja) * 2008-09-16 2008-12-25 Kyocera Corp 配線基板
JP2009004809A (ja) * 2008-09-16 2009-01-08 Kyocera Corp 配線基板
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
US8319345B2 (en) 2009-09-11 2012-11-27 Hitachi, Ltd. Semiconductor packaging substrate and semiconductor device
JP2014505909A (ja) * 2010-06-07 2014-03-06 ジェイソン・エイ・サリヴァン 電源、メモリ、相互接続、及びledに関連する小型化技法、システム、及び装置
JP2016100579A (ja) * 2014-11-26 2016-05-30 京セラサーキットソリューションズ株式会社 配線基板
US9606577B2 (en) 2002-10-22 2017-03-28 Atd Ventures Llc Systems and methods for providing a dynamically modular processing unit
US9961788B2 (en) 2002-10-22 2018-05-01 Atd Ventures, Llc Non-peripherals processing control module having improved heat dissipating properties
CN108076580A (zh) * 2016-11-15 2018-05-25 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
US10285293B2 (en) 2002-10-22 2019-05-07 Atd Ventures, Llc Systems and methods for providing a robust computer processing unit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214489A (ja) * 1985-07-12 1987-01-23 大倉電気株式会社 プリント配線板の高周波接続線
JPH01119096A (ja) * 1987-10-31 1989-05-11 Mitsumi Electric Co Ltd シールド板内蔵の回路基板
JPH02226801A (ja) * 1989-02-28 1990-09-10 Nec Corp 分布定数型伝送線路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6214489A (ja) * 1985-07-12 1987-01-23 大倉電気株式会社 プリント配線板の高周波接続線
JPH01119096A (ja) * 1987-10-31 1989-05-11 Mitsumi Electric Co Ltd シールド板内蔵の回路基板
JPH02226801A (ja) * 1989-02-28 1990-09-10 Nec Corp 分布定数型伝送線路

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998027793A1 (en) * 1996-12-16 1998-06-25 Telefonaktiebolaget Lm Ericsson Connector assembly, and associated method, for radio frequency circuit device
GB2335083A (en) * 1996-12-16 1999-09-08 Ericsson Telefon Ab L M Connector assembly, and associated method,for radio frequency circuit device
GB2335083B (en) * 1996-12-16 2001-11-28 Ericsson Telefon Ab L M Connector assembly, and associated method,for radio frequency circuit device
US6392164B1 (en) 1998-10-16 2002-05-21 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
US6870264B2 (en) 1998-10-16 2005-03-22 Matsushita Electric Industrial Co., Ltd. Multi-level circuit substrate, method for manufacturing same and method for adjusting a characteristic impedance therefor
GB2343298A (en) * 1998-10-29 2000-05-03 Hewlett Packard Co Circuit board via connections
GB2343298B (en) * 1998-10-29 2003-03-12 Hewlett Packard Co Microcircuit shielded controlled impedance gatling gun via
US6700789B2 (en) 2002-01-07 2004-03-02 Kyocera Corporation High-frequency wiring board
US9606577B2 (en) 2002-10-22 2017-03-28 Atd Ventures Llc Systems and methods for providing a dynamically modular processing unit
US11751350B2 (en) 2002-10-22 2023-09-05 Atd Ventures, Llc Systems and methods for providing a robust computer processing unit
US10849245B2 (en) 2002-10-22 2020-11-24 Atd Ventures, Llc Systems and methods for providing a robust computer processing unit
US10285293B2 (en) 2002-10-22 2019-05-07 Atd Ventures, Llc Systems and methods for providing a robust computer processing unit
US9961788B2 (en) 2002-10-22 2018-05-01 Atd Ventures, Llc Non-peripherals processing control module having improved heat dissipating properties
US7372143B2 (en) 2003-06-09 2008-05-13 Fujitsu Limited Printed circuit board including via contributing to superior characteristic impedance
JP2005108893A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 配線基板
JP2008524845A (ja) * 2004-12-17 2008-07-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド スルーコネクションを含む高周波用多層プリント回路基板
JP2009021511A (ja) * 2007-07-13 2009-01-29 Ricoh Co Ltd プリント配線基板および電子装置
JP2009004809A (ja) * 2008-09-16 2009-01-08 Kyocera Corp 配線基板
JP2008311682A (ja) * 2008-09-16 2008-12-25 Kyocera Corp 配線基板
US8319345B2 (en) 2009-09-11 2012-11-27 Hitachi, Ltd. Semiconductor packaging substrate and semiconductor device
EP2577421A4 (en) * 2010-06-07 2016-07-20 Jason A Sullivan TECHNIQUES, SYSTEMS AND APPARATUS FOR MINIATURIZATION RELATING TO POWER SUPPLIES, MEMORIES, INTERCONNECTIONS AND LEDS
JP2014505909A (ja) * 2010-06-07 2014-03-06 ジェイソン・エイ・サリヴァン 電源、メモリ、相互接続、及びledに関連する小型化技法、システム、及び装置
JP2016100579A (ja) * 2014-11-26 2016-05-30 京セラサーキットソリューションズ株式会社 配線基板
CN108076580A (zh) * 2016-11-15 2018-05-25 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置
CN108076580B (zh) * 2016-11-15 2021-01-22 中兴通讯股份有限公司 一种隔离信号过孔间串扰的方法及装置

Similar Documents

Publication Publication Date Title
JPH05206678A (ja) 多層配線基板
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JP2001035747A (ja) 積層セラミックコンデンサ
JP2822811B2 (ja) 多層配線基板の配線構造
JP2508414B2 (ja) 多層配線基板
JP2970652B1 (ja) 積層セラミック部品およびその製造方法
JP2599519B2 (ja) グリーンシート及び多層セラミック回路基板の製造方法
JPH0575263A (ja) 多層セラミツクス基板の製造方法
JP2001196253A (ja) 積層型電子部品の製造方法
JPS59132698A (ja) 多層セラミツク回路基板の製造方法
JPH0823168A (ja) 多層配線セラミック基板及びその製造方法
JPH07273447A (ja) セラミック回路基板及びその製造方法
JP2002076628A (ja) ガラスセラミック基板の製造方法
JP2917837B2 (ja) セラミックス基板の製造方法
JPS6130099A (ja) 多層配線基板
JPH07202428A (ja) 多層回路基板の製造方法
JPH04219993A (ja) 多層セラミック基板およびその製造方法
JP2005243704A (ja) 連結セラミック配線基板およびその製造方法
JPH10294561A (ja) 高脱バインダ性多層配線基板およびその製法
JP2515165B2 (ja) 多層配線基板の製造方法
JPH1041138A (ja) 積層型インピーダンス素子及びその製造方法
JPS58171896A (ja) 湿式多層セラミツク基板およびその製造方法
JPH0516199B2 (ja)
JPH01295492A (ja) 回路配線基板の製造方法
JP2710430B2 (ja) パターン形成方法