Nothing Special   »   [go: up one dir, main page]

JPH05160819A - Data transfer equipment - Google Patents

Data transfer equipment

Info

Publication number
JPH05160819A
JPH05160819A JP3319203A JP31920391A JPH05160819A JP H05160819 A JPH05160819 A JP H05160819A JP 3319203 A JP3319203 A JP 3319203A JP 31920391 A JP31920391 A JP 31920391A JP H05160819 A JPH05160819 A JP H05160819A
Authority
JP
Japan
Prior art keywords
circuit
data
serial interface
serial
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3319203A
Other languages
Japanese (ja)
Inventor
Kunio Nakase
邦夫 中瀬
Koichiro Honda
浩一郎 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3319203A priority Critical patent/JPH05160819A/en
Publication of JPH05160819A publication Critical patent/JPH05160819A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To eliminate the need for simultaneous changeover of all serial interface circuits and for a fault detection means testing all the serial interface circuits at a desired period. CONSTITUTION:Test data are inputted from changeover circuits 1301-130n to parallel serial conversion circuits 1201-120n, the test data received by parallel serial conversion circuits 2201-220n are compared by a comparator circuit 230, a fault detection circuit 240 specifies a faulty serial interface circuit to inform it to a fault display circuit 270 as a fault detection means. Furthermore, the fault display circuit 270 informs the faulty serial interface circuit to a data division circuit 170 and a data edit circuit 280 to allow them to be closed. The data division circuit 170 re-distributes input data in the transmission unit able to be sent by the normal serial interface circuit and inputs the divided data to each serial interface circuit separately.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は複数のシリアルインタフ
ェース回路を用いてデータ転送を実施するデータ転送装
置に関し、特に、シリアルインタフェース回路の障害処
理に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transfer device for carrying out data transfer using a plurality of serial interface circuits, and more particularly to fault handling of serial interface circuits.

【0002】[0002]

【従来の技術】図5はデータ転送装置の従来例のブロッ
ク図、図6は代替回路が設けられたデータ転送装置の従
来例のブロック図である。
2. Description of the Related Art FIG. 5 is a block diagram of a conventional example of a data transfer device, and FIG. 6 is a block diagram of a conventional example of a data transfer device provided with an alternative circuit.

【0003】従来のデータ転送装置は、図5に示す如
く、送信データ発生回路100、データ分割回路11
0、並直列変換回路120から成る送信回路15と、直
並列変換回路220、データ編集回路210、データ受
信回路200から成る受信回路25から構成されてい
る。
As shown in FIG. 5, a conventional data transfer apparatus includes a transmission data generation circuit 100 and a data division circuit 11.
0, a transmission circuit 15 including a parallel-serial conversion circuit 120, a serial-parallel conversion circuit 220, a data editing circuit 210, and a receiving circuit 25 including a data receiving circuit 200.

【0004】このデータ転送装置は、送信データ発生回
路100にて生成された送信データは、データ線100
−1を通ってデータ分割回路110に転送され、データ
の送信単位に分割される。分割単位はシリアルインタフ
ェース回路上で取扱い易い単位が選ばれ、一般的には、
8バイト、16バイト等の単位に分割されていた。
In this data transfer device, the transmission data generated by the transmission data generation circuit 100 is the data line 100.
It is transferred to the data division circuit 110 through -1 and divided into data transmission units. The division unit is selected so that it can be easily handled on the serial interface circuit.
It was divided into units such as 8 bytes and 16 bytes.

【0005】分割されたデータは、データ毎にデータ線
110−1〜110−nにより並直列変換回路120に
送られ、シリアルデータに変換された後、シリアルイン
タフェース120−1〜120−nを経て、受信回路2
5へ送出される。
The divided data is sent to the parallel-serial conversion circuit 120 by the data lines 110-1 to 110-n for each data, converted into serial data, and then passed through the serial interfaces 120-1 to 120-n. , Receiver circuit 2
5 is sent.

【0006】シリアルインタフェース120−1〜12
0−n上を転送されてきたデータは、受信回路25の直
並列変換回路220で受信され、本回路にて並列データ
に復元された後、データ線220−1〜220−nを通
ってデータ編集回路210へ送られる。データ編集回路
により、分割される前のデータ構造に戻され、データ受
信回路200へ送られる。
Serial interfaces 120-1 to 12
The data transferred on 0-n is received by the serial-parallel conversion circuit 220 of the receiving circuit 25, restored to parallel data by this circuit, and then passed through the data lines 220-1 to 220-n. It is sent to the editing circuit 210. The data editing circuit restores the data structure before division and sends it to the data receiving circuit 200.

【0007】すなわち、送受信回路15から受信回路2
5へのデータ転送は、複数のシリアルインタフェース回
路を経て実施されていた。
That is, the transmitting / receiving circuit 15 to the receiving circuit 2
The data transfer to 5 was carried out via a plurality of serial interface circuits.

【0008】また、シリアルインタフェース回路の障害
発生時には、図6に示す代替回路410へ全シリアルイ
ンタフェース回路が一斉に切り換えられるようになって
いた。
Further, when a failure occurs in the serial interface circuits, all the serial interface circuits can be switched all at once to the alternative circuit 410 shown in FIG.

【0009】[0009]

【発明が解決しようとする課題】上述した従来のデータ
転送装置では、シリアルインタフェース回路の一つに故
障が発生すると、送信回路15から受信回路25へのデ
ータ転送ができなくなる。このため、全てのシリアルイ
ンタフェース回路を閉塞し、切り替え回路400と代替
回路410により、全てのシリアルインタフェース回路
を代替回路に切り替えることにより、障害の復旧を図っ
ている。
In the above-mentioned conventional data transfer device, when one of the serial interface circuits fails, data transfer from the transmission circuit 15 to the reception circuit 25 cannot be performed. Therefore, all the serial interface circuits are closed, and the switching circuit 400 and the alternative circuit 410 switch all the serial interface circuits to the alternative circuits to recover from the failure.

【0010】このため、一部のシリアルインタフェース
回路の故障でも、全てのシリアルインタフェース回路を
閉塞することになり、無駄が生じる。
Therefore, even if some of the serial interface circuits fail, all of the serial interface circuits will be blocked, and waste will occur.

【0011】また、高速化を図る場合、分割転送するシ
リアルインタフェース回路数を増やしてその転送能力を
向上させる方法が一般的であるが、シリアルインタフェ
ース回路毎に障害検出回路を設けると極めて高価になる
欠点がある。
Further, in order to increase the speed, a general method is to increase the number of serial interface circuits for division transfer to improve the transfer capability, but it is extremely expensive to provide a failure detection circuit for each serial interface circuit. There are drawbacks.

【0012】さらに、シリアルインタフェース回路が故
障した場合、全ての回路が閉塞されると、該インタフェ
ース回路を用いての障害情報の採取ができなくなり、障
害情報を採取するために専用のインタフェース回路を設
ける必要が生じる。これも高価なシリアルインタフェー
ス回路を増やす要因となり、装置がさらに高価になる。
Further, if all the circuits are blocked when the serial interface circuit fails, it becomes impossible to collect the fault information using the interface circuit, and a dedicated interface circuit is provided to collect the fault information. The need arises. This also increases the number of expensive serial interface circuits, which makes the device more expensive.

【0013】本発明の目的は、障害時に全シリアルイン
タフェース回路を一斉に予備のシリアルインタフェース
回路に切り替える必要がないデータ転送装置を提供する
ことである。
An object of the present invention is to provide a data transfer device which does not need to switch all the serial interface circuits to the spare serial interface circuits all at once in the event of a failure.

【0014】[0014]

【課題を解決するための手段】本発明のデータ転送装置
は、所定の試験タイミングを発生するタイミング発生手
段と、各シリアルインタフェース回路を試験する試験デ
ータを発生する試験データ発生手段と、所定の試験タイ
ミングに前記試験データを所定のシリアルインタフェー
ス回路に送出する試験データ送出手段と、シリアルイン
タフェース回路から試験データを受信する受信手段と、
受信された試験データの内容を相互に比較して障害で検
出する比較手段を含む障害検出手段を有する、また、本
発明のデータ転送装置には、常時分割転送に供される所
定数のシリアルインタフェース回路の他に、設けられた
予備のシリアルインタフェース回路と、障害が検出され
たシリアルインタフェース回路を特定する障害回路特定
手段と、障害が検出されたシリアルインタフェース回路
を予備のシリアルインタフェース回路に切り替える切替
手段を有するデータ転送装置、および障害が検出された
シリアルインタフェース回路を特定する障害回路特定手
段と、障害回路特定手段により特定されたシリアルイン
タフェース回路を閉塞する閉塞手段と、閉塞されたシリ
アルインタフェース回路で転送されることになっていた
データを他の正常に動作しているシリアルインタフェー
ス回路に振り分ける再配分手段を有するデータ転送装置
も含まれ、さらに、障害情報を採取する手段と、障害回
路特定手段と、障害になったシリアルインタフェース回
路を除くシリアルインタフェース回路の内の一つを選択
して前記障害情報を送出する手段と、障害情報を受信す
る手段を有するデータ転送装置も含まれる。
A data transfer apparatus according to the present invention comprises a timing generating means for generating a predetermined test timing, a test data generating means for generating test data for testing each serial interface circuit, and a predetermined test. Test data sending means for sending the test data to a predetermined serial interface circuit at a timing; receiving means for receiving the test data from the serial interface circuit;
The data transfer apparatus according to the present invention has a predetermined number of serial interfaces that are provided for constant division transfer, having failure detection means including comparison means for comparing the contents of received test data with each other and detecting a failure. In addition to the circuit, a spare serial interface circuit provided, a fault circuit identifying unit that identifies the serial interface circuit in which a fault is detected, and a switching unit that switches the serial interface circuit in which the fault is detected to the spare serial interface circuit. And a fault circuit specifying means for specifying a serial interface circuit in which a fault is detected, a blocking means for blocking the serial interface circuit identified by the fault circuit specifying means, and a transfer by the blocked serial interface circuit Other normal data that was supposed to be It also includes a data transfer device having a redistribution means for allocating to operating serial interface circuits, and further includes means for collecting failure information, failure circuit identification means, and serial interface circuits excluding the serial interface circuit that has failed. Also included is a data transfer device having means for selecting one of the above and transmitting the failure information, and means for receiving the failure information.

【0015】[0015]

【作用】障害検出は、所定の試験タイミングで試験デー
タを各シリアルインタフェース回路に送出し、受信され
た試験データを相互に比較して、その良否を検出するの
で、障害発生を即時に検出できる。
In the fault detection, the test data is sent to each serial interface circuit at a predetermined test timing, the received test data are compared with each other, and the quality thereof is detected, so that the occurrence of the fault can be immediately detected.

【0016】また、障害が検出されると、障害表示回路
が、予備シリアルインタフェース回路があるときは障害
になったシリアルインタフェース回路を予備に切替え、
予備がないときは他の正常に動作しているシリアルイン
タフェース回路に対して、障害になったシリアルインタ
フェース回路に送出されることになっていた送信データ
を再配分手段で振り分けて送信させるので、データ転送
が連続して行われる。
Further, when a failure is detected, the failure display circuit switches the failed serial interface circuit to a spare if there is a spare serial interface circuit,
When there is no spare, the redistribution means distributes and transmits the transmission data that was supposed to be sent to the failed serial interface circuit to other normally operating serial interface circuits. Transfers are continuous.

【0017】さらに、障害が検出され、障害回路として
特定されたシリアルインタフェース回路の障害情報が収
集され障害情報受信回路に正常なシリアル回路を介して
受信されるので、障害対策に供することができる。
Further, since a failure is detected and the failure information of the serial interface circuit identified as the failure circuit is collected and received by the failure information receiving circuit via the normal serial circuit, it is possible to provide countermeasures against the failure.

【0018】[0018]

【実施例】次に、本発明の実施例について図面を参照し
て説明する。
Embodiments of the present invention will now be described with reference to the drawings.

【0019】図1は、本発明のデータ転送装置の第1の
実施例のブロック図である。
FIG. 1 is a block diagram of a first embodiment of a data transfer apparatus of the present invention.

【0020】送信回路10は、送信データ発生回路10
0、データ分割回路110、並直列変換回路1201
120n 、切換回路1301 〜130n 、試験データ発
生回路140、タイミング発生回路150から構成され
ている。
The transmission circuit 10 includes a transmission data generation circuit 10
0, data division circuit 110, parallel-serial conversion circuit 120 1 ~
120 n , switching circuits 130 1 to 130 n , test data generating circuit 140, and timing generating circuit 150.

【0021】受信回路20は、データ受信回路200、
データ編集回路210、直並列変換回路220、比較回
路230、障害検出回路240から構成されている。
The receiving circuit 20 is a data receiving circuit 200,
It is composed of a data editing circuit 210, a serial / parallel conversion circuit 220, a comparison circuit 230, and a failure detection circuit 240.

【0022】送信データ発生回路の100、データ分割
回路110、並直列変換回路120 1 〜120n 、デー
タ受信回路200、データ編集回路210、直並列変換
回路2201 〜220n は従来の回路と同一である。切
替回路1301 〜130nは転送データと試験データと
を切り替えて出力する。試験データ発生回路140は試
験データを発生する回路である。タイミング発生回路1
50は、所定の周期で信号を発生し、切替回路1301
〜130n の切替動作を起動する。比較回路230は受
信したシリアルインタフェース回路毎の試験データを相
互比較してその結果を出力する。障害検出回路240は
比較回路230の出力によって障害になっているシリア
ルインタフェース回路を特定する。
Transmission data generation circuit 100, data division
Circuit 110, parallel-serial conversion circuit 120 1 ~ 120n , Day
Data receiving circuit 200, data editing circuit 210, serial-parallel conversion
Circuit 2201 ~ 220n Is the same as the conventional circuit. Off
Replacement circuit 1301 ~ 130nIs transfer data and test data
To switch and output. The test data generation circuit 140
This is a circuit that generates test data. Timing generation circuit 1
The switching circuit 130 generates a signal at a predetermined cycle.1 
~ 130n The switching operation of is started. The comparison circuit 230 receives
The test data for each serial interface circuit
The results are compared and output. The fault detection circuit 240
Syria obstructed by the output of the comparison circuit 230
Interface circuit.

【0023】通常のデータ転送では、送信データ発生回
路100からのデータが、データ線100−1を経由し
てデータ分割回路110に転送され、データ分割回路1
10で分割されたデータは、データ線110−1を経由
して切替回路130に転送される。切替回路1301
130n に送られたデータは、データ線130−1〜1
30−nを経由して並直列変換回路1201 〜120n
に送られる。並直列変換回路1201 〜120n に送ら
れたデータは、受信回路20内の直並列変換回路220
1 〜220n とを1対1に接続しているシリアルインタ
フェース120−1〜120−nを経由して受信回路2
0にデータを転送する。シリアルインタフェース120
1 〜120n 上を転送されてきたデータは、受信回路2
0内の直並列変換回路2201 〜220n で受信され、
データ線220−1〜220−nを経由してデータ編集
回路210に送られ、データ編集回路210に送られた
データは、送信回路10内のデータ分割回路110で分
割される前のデータの形にされ、データ線210−1を
経由してデータ受信回路200に転送される。
In normal data transfer, the data from the transmission data generating circuit 100 is transferred to the data dividing circuit 110 via the data line 100-1, and the data dividing circuit 1
The data divided by 10 is transferred to the switching circuit 130 via the data line 110-1. Switching circuit 130 1 ~
The data sent to 130 n are data lines 130-1 to 130-1.
Parallel-serial conversion circuits 120 1 to 120 n via 30- n
Sent to. The data sent to the parallel / serial conversion circuits 120 1 to 120 n is transferred to the serial / parallel conversion circuit 220 in the reception circuit 20.
Receiving circuit 2 via serial interfaces 120-1 to 120-n that connect 1 to 220 n in a one-to- one relationship
Transfer data to 0. Serial interface 120
The data transferred over 1 to 120 n is received by the receiving circuit 2.
The serial / parallel conversion circuits 220 1 to 220 n in 0 receive the
The data sent to the data editing circuit 210 via the data lines 220-1 to 220-n, and the data sent to the data editing circuit 210 has a shape of the data before being divided by the data dividing circuit 110 in the transmitting circuit 10. And is transferred to the data receiving circuit 200 via the data line 210-1.

【0024】試験を起動するパトロール機能が動作する
と、送信回路10内のタイミング発生回路150から信
号線150−1でパトロール動作を指示された切替回路
1301 〜130n は、入力データを切替え、試験デー
タ発生回路140からの試験データをデータ線140−
1を経由して受け取り並直列変換回路1201 〜120
n に転送する。並直列変換回路1201 〜120n に送
られたデータは、受信回路20内の直並列変換回路22
1 〜220n とを1対1に接続しているシリアルイン
タフェース回路1〜nを経由して受信回路20に転送さ
れる。シリアルインタフェース回路1〜n上を転送され
てきたデータは、受信回路20内の直並列変換回路22
1 〜220n で受信され、データ線220−1〜22
0−nを経由してデータ編集回路210に転送されると
共に比較回路230にもデータが転送され、比較回路2
30によって相互に比較され、比較した結果が信号線2
30−1で障害検出回路240に転送される。障害検出
回路240で転送された結果から障害の発生が検出され
る。
When the patrol function for activating the test is operated, the switching circuits 130 1 to 130 n instructed to perform the patrol operation by the signal generation line 150-1 from the timing generation circuit 150 in the transmission circuit 10 switch the input data and execute the test. The test data from the data generating circuit 140 is transferred to the data line 140-
1 through 120. Parallel-serial conversion circuits 120 1 to 120
transfer to n . The data sent to the parallel / serial conversion circuits 120 1 to 120 n is transferred to the serial / parallel conversion circuit 22 in the reception circuit 20.
0 1 to 220 n are transferred to the receiving circuit 20 via the serial interface circuits 1 to n which are connected to each other in a one-to- one relationship. The data transferred on the serial interface circuits 1 to n is transferred to the serial / parallel conversion circuit 22 in the reception circuit 20.
0 1 to 220 n and data lines 220-1 to 22
The data is transferred to the data editing circuit 210 via 0-n and also to the comparison circuit 230.
30 are compared with each other, and the comparison result is the signal line 2
In step 30-1, it is transferred to the fault detection circuit 240. The occurrence of a failure is detected from the result transferred by the failure detection circuit 240.

【0025】図2は、本発明のデータ転送装置の第2の
実施例のブロック図である。
FIG. 2 is a block diagram of the second embodiment of the data transfer apparatus of the present invention.

【0026】送信回路11は、送信データ発生回路10
0、データ分割回路110、マトリクススイッチ回路1
60、並直列変換回路1201 〜120n から構成され
ている。
The transmission circuit 11 is a transmission data generation circuit 10
0, data division circuit 110, matrix switch circuit 1
60, parallel-serial conversion circuits 120 1 to 120 n .

【0027】受信回路21は、データ受信回路200、
データ編集回路210、直並列変換回路2201 〜22
n 、マトリクススイッチ回路250、障害検出回路2
60、障害表示回路270から構成されている。
The receiving circuit 21 is a data receiving circuit 200,
Data editing circuit 210, serial / parallel conversion circuits 220 1 to 22
0 n , matrix switch circuit 250, fault detection circuit 2
60 and a failure display circuit 270.

【0028】マトリックスイッチ回路250は、データ
分割回線110と並直列変換回路1201 〜120n
120m の中間に介在するスイッチング回路で、障害に
なったシリアルインタフェース回路が特定されると予備
シリアルインタフェース回路に切り替えを行う。マトリ
ックススイッチ回路250は、直並列変換回路220 1
〜220n 、220m とデータ編集回路210との中間
に介在して障害になったシリアルインタフェース回路が
特定されると予備のシリアルインタフェース回路220
m への切り替えを行う。障害検出回路260は障害にな
ったシリアルインタフェース回路があると障害を発見
し、かつ、その回路を特定する。障害表示回路270
は、障害になったシリアルインタフェース回路が特定さ
れるとマトリクススイッチ回路160、250にそのシ
リアルインタフェース回路を通知し切替を指示する。
The matrix switch circuit 250 uses the data
Split line 110 and parallel-serial conversion circuit 1201 ~ 120n ,
In the middle of 120m, a switching circuit intervenes in the middle
When the serial interface circuit that became
Switch to the serial interface circuit. Matri
The x-switch circuit 250 includes a serial-parallel conversion circuit 220. 1 
~ 220n , 220m Between the data editing circuit 210 and
Interfering with the serial interface circuit
If specified, the spare serial interface circuit 220
m Switch to. The fault detection circuit 260 fails
Found a failure if there was a serial interface circuit
And specify the circuit. Fault display circuit 270
Identifies the faulty serial interface circuit.
The matrix switch circuits 160 and 250,
Notify the real interface circuit and instruct switching.

【0029】図3は本発明のデータ転送装置の第3の実
施例のブロック図である。
FIG. 3 is a block diagram of a third embodiment of the data transfer apparatus of the present invention.

【0030】このデータ転送装置は、第1の実施例に示
す障害検出手段としての構成要素が含まれている。した
がって、送信回路12は、送信データ発生回路100
と、データ分割回路170と、切替回路1301 〜13
n と、並直列変換回路120 1 〜120n と、試験デ
ータ発生回路140と、タイミング発生回路150を有
している。受信回路22は、データ受信回路200と、
直並列変換回路2201〜220n と、データ編集回路
280と、比較回路230と、障害検出回路240と、
障害表示回路270を有している。
This data transfer device is shown in the first embodiment.
A component as a failure detection means is included. did
Therefore, the transmission circuit 12 is the transmission data generation circuit 100.
A data division circuit 170 and a switching circuit 130.1 ~ 13
0n And the parallel-serial conversion circuit 120 1 ~ 120n And the test data
Data generation circuit 140 and timing generation circuit 150
is doing. The receiving circuit 22 includes a data receiving circuit 200,
Serial-parallel conversion circuit 2201~ 220n And the data editing circuit
280, a comparison circuit 230, a failure detection circuit 240,
It has a fault display circuit 270.

【0031】データ分割回路170は、データ分割回路
110の機能の外に、障害になったシリアルインタフェ
ース回路を指定した切替指示を受信すると当該シリアル
インタフェース回路を閉塞し、データの分割を正常なシ
リアルインタフェース回路で送信できる送信単位に再配
分して入力させる機能を有する。またデータ編集回路2
80はデータ編集回路210の機能の外に、障害になっ
たシリアルインタフェース回路を指定した切替指示を受
信すると当該シリアルインタフェース回路を閉塞して再
配分されて送信されてくるデータを受信するように編集
する機能を有する。障害表示回路270は、障害検出回
路240から障害になったシリアルインタフェース回路
を指定した障害通知を受信すると、送信回路12のデー
タ分割回路170および受信回路22のデータ編集回路
280に対して障害になったシリアルインタフェース回
路を指定した切替指示を出力する。
In addition to the function of the data division circuit 110, the data division circuit 170 closes the serial interface circuit when it receives a switching instruction designating the faulty serial interface circuit and divides the data normally. It has the function of redistributing and inputting into transmission units that can be transmitted by the circuit. In addition, the data editing circuit 2
In addition to the function of the data editing circuit 210, the reference numeral 80 is edited so that when a switching instruction designating a faulty serial interface circuit is received, the serial interface circuit is blocked and redistributed data is received. Have the function to When the fault display circuit 270 receives the fault notification designating the faulty serial interface circuit from the fault detection circuit 240, the fault display circuit 270 becomes a fault to the data division circuit 170 of the transmission circuit 12 and the data editing circuit 280 of the reception circuit 22. The switching instruction specifying the serial interface circuit is output.

【0032】送信データ発生回路100からのデータ
は、データ線100−1を経由してデータ分割回路17
0に転送され、データ分割回路170で分割されたデー
タは、データ線110−1〜110−nを経由して、並
直列変換回路1201 〜120 n に転送される。並直列
変換回路1201 〜120n に転送されたデータは、シ
リアルインタフェース120−1〜120−nを経由し
て受信回路22内の直並列変換回路2201 〜220n
に転送される。直並列変換回路2201 〜220 n で受
信されたデータはデータ線220−1〜220−nを経
由してデータ編集回路280に転送されると共に障害検
出回路260に転送され、障害検出回路260で転送さ
れてきた試験データにより障害が検出される。障害が検
出されると信号線260−1を経由して障害表示回路2
70に通知される。障害を通知された障害表示回路27
0は、送信回路12に対して信号線270−2を経由し
て障害を通知すると同時にデータ編集回路280に対し
ても信号線270−1を経由して通知し、障害の発生し
たシリアルインタフェース回路を切り離し、データ分割
回路170に指示して他の正常に動作しているシリアル
インタフェース回路に、障害の発生したシリアルインタ
フェース回路で転送すべきデータを含め送信データを再
配分して転送させる。
Data from the transmission data generation circuit 100
Is the data division circuit 17 via the data line 100-1.
Data transferred to 0 and divided by the data division circuit 170.
Data through the data lines 110-1 to 110-n.
Serial conversion circuit 1201 ~ 120 n Transferred to. Average series
Conversion circuit 1201 ~ 120n Data transferred to the
Via the real interfaces 120-1 to 120-n
Serial-parallel conversion circuit 220 in the receiving circuit 221 ~ 220n 
Transferred to. Serial-parallel conversion circuit 2201 ~ 220 n Received by
The received data passes through the data lines 220-1 to 220-n.
Therefore, the data is transferred to the data editing circuit 280 and the failure is detected.
It is transferred to the output circuit 260 and transferred to the failure detection circuit 260.
The failure is detected by the received test data. Fault detected
When issued, the fault display circuit 2 is routed through the signal line 260-1.
70 is notified. Fault display circuit 27 notified of a fault
0 through the signal line 270-2 to the transmission circuit 12
To notify the data editing circuit 280 at the same time
Even if a notification occurs via the signal line 270-1 and a failure occurs,
Separate the serial interface circuit and divide the data
Instruct the circuit 170 to use another serial that is operating normally.
In the interface circuit, the serial interface
Retransmission data including data to be transferred by the face circuit
Allocate and transfer.

【0033】図4は、本発明のデータ転送装置の第4の
実施例のブロック図である。
FIG. 4 is a block diagram of a fourth embodiment of the data transfer apparatus of the present invention.

【0034】送信回路13は、送信データ発生回路10
0、データ分割回路110、並直列変換回路1201
120n 、切替回路1301 〜130n 、障害情報収集
回路180、パス選択回路190から構成されている。
The transmission circuit 13 is the transmission data generation circuit 10
0, data division circuit 110, parallel-serial conversion circuit 120 1 ~
120 n , switching circuits 130 1 to 130 n , fault information collection circuit 180, and path selection circuit 190.

【0035】受信回路23は、データ受信回路200、
データ編集回路210、直並列変換回路2201 〜22
n 、障害検出回路260、障害表示回路270、切替
回路290、障害情報受信回路300から構成されてい
る。障害情報収集回路180は、障害通知を受信するこ
とにより障害種別を調査して出力する。パス選択回路1
90は、障害通知を受信することにより、正常なシリア
ルインタフェース回路を指定してその切替開始を切り替
えて障害情報収集回路180の出力を接続させる。切替
回路290は、障害表示回路270の指示により送信回
路13からの障害情報のみを選択して通知させる。障害
情報受信回路300は選択回路290を通知した障害情
報を編集し受信する回路である。
The receiving circuit 23 is a data receiving circuit 200,
Data editing circuit 210, serial / parallel conversion circuits 220 1 to 22
0 n , a failure detection circuit 260, a failure display circuit 270, a switching circuit 290, and a failure information receiving circuit 300. The fault information collection circuit 180 investigates and outputs the fault type by receiving the fault notification. Path selection circuit 1
Upon receiving the fault notification, 90 designates a normal serial interface circuit, switches its switching start, and connects the output of the fault information collecting circuit 180. The switching circuit 290 selects and notifies only the failure information from the transmission circuit 13 according to the instruction from the failure display circuit 270. The fault information receiving circuit 300 is a circuit that edits and receives the fault information notified by the selection circuit 290.

【0036】送信データ発生回路100からのデータ
が、データ線100−1を用いてデータ分割回路110
に転送され、データ分割回路110で分割されたデータ
は、データ線110−1〜110−nを経由し、切替回
路1301 〜130n を経由して並直列変換回路120
1 〜120n に転送される。並直列変換回路1201
120n に転送されたデータは、シリアルインタフェー
ス120−1〜120−nを経由して受信回路23内の
直並列変換回路2201 〜220n に転送される。直並
列変換回路2201 〜220n で受信されたデータはデ
ータ線220−1〜220−nを経由してデータ編集回
路210に転送すると共に障害検出回路260にデータ
を転送し、障害検出回路260で転送されてきたデータ
の障害を検出する。障害が検出されると信号線260−
1を介して障害表示回路270に通知する。障害を通知
された障害表示回路270は、送信回路13に対して信
号線270−2を経由して障害の発生を通知すると共に
データ編集回路210に対して信号線270−1を経由
して障害の発生を通知し、障害の発生したシリアルイン
タフェース回路を切り離させる。送信回路13は、障害
情報収集回路180で障害情報を収集し、パス選択回路
190で受信回路23からの障害の発生通報を受信する
と、信号線190−1を介して正常に動作しているシリ
アルインタフェース回路を指定して、その切替回路13
0の入力を切り替え、障害情報収集回路180は障害情
報をデータ線180−1を経由して受信回路23に正常
に動作するシリアルインタフェース回路を介して転送す
る。障害情報を転送された受信回路23は、障害表示回
路270からの信号線270−1によって切替回路29
0を起動させ、送信回路13からの障害情報を障害情報
受信回路300に受信させる。
The data from the transmission data generating circuit 100 is sent to the data dividing circuit 110 using the data line 100-1.
Data transferred to the parallel division conversion circuit 120 via the data lines 110-1 to 110-n and the switching circuits 130 1 to 130 n.
1 to 120 n . Parallel-serial conversion circuit 120 1 ~
The data transferred to 120 n is transferred to the serial-parallel conversion circuits 220 1 to 220 n in the receiving circuit 23 via the serial interfaces 120-1 to 120-n. The data received by the serial-parallel conversion circuits 220 1 to 220 n is transferred to the data editing circuit 210 via the data lines 220-1 to 220-n and also transferred to the failure detection circuit 260, and the failure detection circuit 260 is transferred. Detects a failure in the data transferred in. When a fault is detected, the signal line 260-
The failure display circuit 270 is notified via 1. The failure display circuit 270 notified of the failure notifies the transmission circuit 13 of the occurrence of the failure via the signal line 270-2 and notifies the data editing circuit 210 of the failure via the signal line 270-1. Is notified and the faulty serial interface circuit is disconnected. When the transmission circuit 13 collects the failure information in the failure information collection circuit 180 and receives the failure occurrence notification from the reception circuit 23 in the path selection circuit 190, the serial circuit operating normally via the signal line 190-1. The interface circuit is designated and the switching circuit 13
The input of 0 is switched, and the failure information collection circuit 180 transfers the failure information to the reception circuit 23 via the data line 180-1 via the serial interface circuit which operates normally. The reception circuit 23 to which the failure information has been transferred is switched to the switching circuit 29 by the signal line 270-1 from the failure display circuit 270.
0 is activated and the fault information receiving circuit 300 receives the fault information from the transmitting circuit 13.

【0037】[0037]

【発明の効果】以上説明したように本発明は、所望のタ
イミングで全シリアルインタフェース回路の試験が行わ
れるので、シリアルインタフェース回路毎に高価な障害
検出回路を設ける必要がなくなり、安価で信頼性の高い
シリアルインタフェース回路を構成することができ、ま
た、通常の動作に影響を与えることなく、シリアルイン
タフェース回路の正常性がチェックできるチェック機構
を安価に設けることができ、障害検出により予備シリア
ルインタフェース回路を有するときは障害になった回路
を予備へ切替え、あるいは障害になった回路によって転
送されることになっていたデータを他の正常なシリアル
インタフェース回路に再配分するので、一部のシリアル
インタフェース回路が故障であっても、全てのシリアル
インタフェース回路を閉塞することなく、最小の投資に
より回路の動作の継続が可能なシリアルインタフェース
回路を構築することができる効果がある。
As described above, according to the present invention, since all serial interface circuits are tested at a desired timing, it is not necessary to provide an expensive fault detection circuit for each serial interface circuit, which is inexpensive and reliable. A high serial interface circuit can be configured, and a check mechanism that can check the normality of the serial interface circuit without affecting normal operation can be provided at low cost, and a standby serial interface circuit can be detected by fault detection. When it has, the failed circuit is switched to the spare, or the data that was supposed to be transferred by the failed circuit is redistributed to another normal serial interface circuit, so that some serial interface circuits Even if it fails, all serial interface Without closing the, there is an effect that it is possible to construct a serial interface circuit capable of continuing the operation of the circuit with minimal investment.

【0038】また、シリアルインタフェース回路が故障
した場合でも、故障したシリアルインタフェース回路を
限定することにより、必要最小限の投資で障害情報を採
取できるシリアルインタフェース回路を構築することが
できる効果がある。
Further, even if the serial interface circuit fails, by limiting the failed serial interface circuit, it is possible to construct a serial interface circuit capable of collecting the failure information with a minimum required investment.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のデータ転送装置の第1の実施例のブロ
ック図である。
FIG. 1 is a block diagram of a first embodiment of a data transfer device of the present invention.

【図2】本発明のデータ転送装置の第2の実施例のブロ
ック図である。
FIG. 2 is a block diagram of a second embodiment of a data transfer device of the present invention.

【図3】本発明のデータ転送装置の第3の実施例のブロ
ック図である。
FIG. 3 is a block diagram of a third embodiment of a data transfer device of the present invention.

【図4】本発明のデータ転送装置の第4の実施例のブロ
ック図である。
FIG. 4 is a block diagram of a fourth embodiment of the data transfer apparatus of the present invention.

【図5】データ転送装置の従来例のブロック図である。FIG. 5 is a block diagram of a conventional example of a data transfer device.

【図6】従来のデータ転送装置の代替回路を含むブロッ
ク図である。
FIG. 6 is a block diagram including an alternative circuit of a conventional data transfer device.

【符号の説明】[Explanation of symbols]

1〜n シリアルインタフェース回路 10、11、12、13 送信回路 100 送信データ発生回路 100−1 データ線 110 データ分割回路 110−1 データ線 1201 〜120n 並直列変換回路 120−1〜120−n シリアルインタフェース 1301 〜130n 切替回路 130−1〜130−n データ線 140 試験データ発生回路 140−1 データ線 150 タイミング発生回路 150−1 信号線 160 マトリックススイッチ回路 160−1〜160−n 170 データ分割回路 170−1〜170−n データ線 180 障害情報収集回路 180−1 データ線 190 バス選 190−1 信号線 20、21、22、23 受信回路 200 データ受信回路 210、280 データ編集回路 210−1、280−1 データ線 2201 〜220n 直並列変換回路 220−1〜220−n データ線 230 比較回路 230−1 信号線 240 障害検出回路 250 マトリックススイッチ回路 250−1〜250−n データ線 260 障害検出回路 260−1 信号線 270 障害表示回路 270−1、270−2 信号線 290 切替回路 290−1 データ線 300 障害情報受信回路1 to n Serial interface circuit 10, 11, 12, 13 Transmission circuit 100 Transmission data generation circuit 100-1 Data line 110 Data division circuit 110-1 Data line 120 1 to 120 n Parallel-serial conversion circuit 120-1 to 120-n Serial interface 130 1 to 130 n switching circuit 130-1 to 130-n data line 140 test data generation circuit 140-1 data line 150 timing generation circuit 150-1 signal line 160 matrix switch circuit 160-1 to 160-n 170 data Dividing circuit 170-1 to 170-n Data line 180 Fault information collecting circuit 180-1 Data line 190 Bus selection 190-1 Signal line 20, 21, 22, 23 Reception circuit 200 Data reception circuit 210, 280 Data editing circuit 210- 1,280-1 data line 20 1 to 220 n serial-parallel conversion circuits 220-1 to 220-n the data line 230 comparator circuit 230-1 a signal line 240 the fault detection circuit 250 matrix switch circuits 250-1 to 250-n data lines 260 fault detection circuit 260-1 Signal line 270 Fault display circuit 270-1, 270-2 Signal line 290 Switching circuit 290-1 Data line 300 Fault information receiving circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 送信データ発生回路、データ分割回路、
並直列変換回路を含む送信回路と、直並列変換回路、デ
ータ編集回路、データ受信回路、障害検出回路を含む受
信回路を有し、複数のシリアルインタフェース回路によ
りデータを分割して転送するデータ転送装置において、 所定の試験タイミングを発生するタイミング発生手段
と、 各シリアルインタフェース回路を試験する試験データを
発生する試験データ発生手段と、 所定の試験タイミングに前記試験データを各シリアルイ
ンタフェース回路に送出する試験データ送出手段と、 各シリアルインタフェース回路から試験データを受信す
る受信手段と、 受信された試験データの内容を相互に比較して障害を検
出する比較手段を含む障害検出手段を有することを特徴
とするデータ転送装置。
1. A transmission data generation circuit, a data division circuit,
A data transfer device having a transmission circuit including a parallel-serial conversion circuit and a reception circuit including a serial-parallel conversion circuit, a data editing circuit, a data receiving circuit, and a failure detection circuit, and dividing and transferring data by a plurality of serial interface circuits , A timing generation means for generating a predetermined test timing, a test data generation means for generating test data for testing each serial interface circuit, and a test data for sending the test data to each serial interface circuit at a predetermined test timing. Data having a failure detecting means including a sending means, a receiving means for receiving test data from each serial interface circuit, and a comparing means for comparing the contents of the received test data with each other to detect a failure. Transfer device.
【請求項2】 送信データ発生回路、データ分割回路、
並直列変換回路を含む送信回路と、直並列変換回路、デ
ータ編集回路、データ受信回路、障害検出回路を含む受
信回路を有し、複数のシリアルインタフェース回路によ
りデータを分割して転送するデータ転送装置において、 常時分割転送に供される所定数のシリアルインタフェー
ス回路の他に設けられた予備のシリアルインタフェース
回路と、 障害が検出されたシリアルインタフェース回路を特定す
る障害回路特定手段と、 障害が検出されたシリアルインタフェース回路を予備の
シリアルインタフェース回路に切り換える切換手段を有
することを特徴とするデータ転送装置。
2. A transmission data generation circuit, a data division circuit,
A data transfer device having a transmission circuit including a parallel-serial conversion circuit and a reception circuit including a serial-parallel conversion circuit, a data editing circuit, a data receiving circuit, and a failure detection circuit, and dividing and transferring data by a plurality of serial interface circuits , A spare serial interface circuit provided in addition to the predetermined number of serial interface circuits that are always used for division transfer, fault circuit identification means for identifying the serial interface circuit in which a fault has been detected, and a fault has been detected. A data transfer device comprising switching means for switching a serial interface circuit to a spare serial interface circuit.
【請求項3】 送信データ発生回路、データ分割回路、
並直列変換回路を含む送信回路と、直並列変換回路、デ
ータ編集回路、データ受信回路、障害検出回路を含む受
信回路を有し、複数のシリアルインタフェース回路によ
りデータを分割して転送するデータ転送装置において、 障害が検出されたシリアルインタフェース回路を特定す
る障害回路特定手段と、 障害回路特定手段により特定されたシリアルインタフェ
ース回路を閉塞する閉塞手段と、 閉塞されたシリアルインタフェース回路で転送されるこ
とになっていたデータを他の正常に動作しているシリア
ルインタフェース回路に振り分ける再配分手段を有する
ことを特徴とするデータ転送装置。
3. A transmission data generation circuit, a data division circuit,
A data transfer device having a transmission circuit including a parallel-serial conversion circuit and a reception circuit including a serial-parallel conversion circuit, a data editing circuit, a data receiving circuit, and a failure detection circuit, and dividing and transferring data by a plurality of serial interface circuits In the above, the failure circuit identifying means for identifying the serial interface circuit in which the failure is detected, the blocking means for blocking the serial interface circuit identified by the failure circuit identifying means, and the blocked serial interface circuit are used for transfer. A data transfer device having redistribution means for allocating the existing data to another normally operating serial interface circuit.
【請求項4】 送信データ発生回路、データ分割回路、
並直列変換回路を含む送信回路と、直並列変換回路、デ
ータ編集回路、データ受信回路、障害検出回路を含む受
信回路を有し、複数のシリアルインタフェース回路によ
りデータを分割して転送するデータ転送装置において、 障害情報を採取する手段と、 障害が検出されたシリアルインタフェース回路を特定す
る障害回路特定手段と、 障害になったシリアルインタフェース回路が特定された
とき該回路を除くシリアルインタフェース回路の内の一
つを選択して前記障害情報を送出する手段と、 障害情報を受信する手段を有することを特徴とするデー
タ転送装置。
4. A transmission data generation circuit, a data division circuit,
A data transfer device having a transmission circuit including a parallel-serial conversion circuit and a reception circuit including a serial-parallel conversion circuit, a data editing circuit, a data receiving circuit, and a failure detection circuit, and dividing and transferring data by a plurality of serial interface circuits , A failure circuit identifying means for identifying the serial interface circuit in which the failure is detected, and one of the serial interface circuits excluding the circuit when the failed serial interface circuit is identified. A data transfer device comprising: means for selecting one of the failure information and transmitting the failure information; and means for receiving the failure information.
JP3319203A 1991-12-03 1991-12-03 Data transfer equipment Pending JPH05160819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3319203A JPH05160819A (en) 1991-12-03 1991-12-03 Data transfer equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3319203A JPH05160819A (en) 1991-12-03 1991-12-03 Data transfer equipment

Publications (1)

Publication Number Publication Date
JPH05160819A true JPH05160819A (en) 1993-06-25

Family

ID=18107564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3319203A Pending JPH05160819A (en) 1991-12-03 1991-12-03 Data transfer equipment

Country Status (1)

Country Link
JP (1) JPH05160819A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003131815A (en) * 2001-10-22 2003-05-09 Fujitsu Media Device Kk Data transfer system of serial interface
JP2005510817A (en) * 2001-11-21 2005-04-21 インターディジタル テクノロジー コーポレイション Hybrid parallel / serial bus interface
JP2005510800A (en) * 2001-11-21 2005-04-21 インターディジタル テクノロジー コーポレイション User equipment (UE) with hybrid parallel / serial bus interface

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003131815A (en) * 2001-10-22 2003-05-09 Fujitsu Media Device Kk Data transfer system of serial interface
JP2005510817A (en) * 2001-11-21 2005-04-21 インターディジタル テクノロジー コーポレイション Hybrid parallel / serial bus interface
JP2005510800A (en) * 2001-11-21 2005-04-21 インターディジタル テクノロジー コーポレイション User equipment (UE) with hybrid parallel / serial bus interface
US7752482B2 (en) 2001-11-21 2010-07-06 Interdigital Technology Corporation Hybrid parallel/serial bus interface

Similar Documents

Publication Publication Date Title
JPH05160819A (en) Data transfer equipment
US5784274A (en) System and method for monitoring errors occurring in data processed by a duplexed communication apparatus
JPH0561704A (en) System for access from duplex part standby system to single part
US5809221A (en) Apparatus and method for detecting and bypassing faulty switches in a digital matrix switch
US5963545A (en) Fault evaluating system for transmission apparatus
JPH096943A (en) Fault diagnosing method for image processor
JP2826774B2 (en) Data transfer device
JP2581419B2 (en) Transmission device and protection method using transmission device
JP3063870B2 (en) Communication device
JP2000286828A (en) Monitoring switching method for redundant part of transmitter and its unit
JPH0259833A (en) Data processor
JP2656563B2 (en) Multiplexing / separating device
JP2698449B2 (en) Failure notification unit
KR0174001B1 (en) Path selector of high level data link control procedure frame
JPH0414939A (en) Wire communication system
JP2735473B2 (en) Multiplexer line backup method
JPH0250243A (en) Data processor
JPH06161911A (en) Data transfer system
JPH0432342A (en) Fault data collection system
JPH04359327A (en) Faulty data gathering system for information processing system
JPH07312612A (en) Hw bus data collision detecting circuit
JPS60109957A (en) Centralized supervisory system
JPH06132920A (en) Switching circuit for transmitting device of redundant constitution
KR20020033248A (en) A method and a device of testing protective path for exchanger
JPS6375854A (en) Trouble processing system for information processing system